JPH0517285A - 多層レジスト成膜方法 - Google Patents
多層レジスト成膜方法Info
- Publication number
- JPH0517285A JPH0517285A JP17228391A JP17228391A JPH0517285A JP H0517285 A JPH0517285 A JP H0517285A JP 17228391 A JP17228391 A JP 17228391A JP 17228391 A JP17228391 A JP 17228391A JP H0517285 A JPH0517285 A JP H0517285A
- Authority
- JP
- Japan
- Prior art keywords
- layer resist
- resist
- lower layer
- upper layer
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000007740 vapor deposition Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000006116 polymerization reaction Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 15
- 238000002156 mixing Methods 0.000 abstract description 5
- 239000002904 solvent Substances 0.000 abstract description 3
- 238000004090 dissolution Methods 0.000 abstract 1
- 239000000178 monomer Substances 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- ANSXAPJVJOKRDJ-UHFFFAOYSA-N furo[3,4-f][2]benzofuran-1,3,5,7-tetrone Chemical compound C1=C2C(=O)OC(=O)C2=CC2=C1C(=O)OC2=O ANSXAPJVJOKRDJ-UHFFFAOYSA-N 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 1
- HLBLWEWZXPIGSM-UHFFFAOYSA-N 4-Aminophenyl ether Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1 HLBLWEWZXPIGSM-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229920002396 Polyurea Polymers 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 レジスト相互のミキシングを防止するように
した多層レジスト成膜方法を提供すること。 【構成】 半導体装置製造工程におけるレジスト成膜方
法において、基板１に下層レジスト２を塗布した後、こ
れを蒸着重合装置内に入れ、下層レジスト２上に上層レ
ジスト３を成膜させ、上層レジスト３を露光現像してパ
ターンニングをし、次に、これをマスクとして下層レジ
スト２をパターンニングすることで、上層レジスト３、
下層レジスト２ともにパターンニングする。下層レジス
ト２上に上層レジスト３を蒸着重合により成膜されるた
め、従来のように上層レジストの溶剤が下層レジスト表
面を溶解することはなくなる。
した多層レジスト成膜方法を提供すること。 【構成】 半導体装置製造工程におけるレジスト成膜方
法において、基板１に下層レジスト２を塗布した後、こ
れを蒸着重合装置内に入れ、下層レジスト２上に上層レ
ジスト３を成膜させ、上層レジスト３を露光現像してパ
ターンニングをし、次に、これをマスクとして下層レジ
スト２をパターンニングすることで、上層レジスト３、
下層レジスト２ともにパターンニングする。下層レジス
ト２上に上層レジスト３を蒸着重合により成膜されるた
め、従来のように上層レジストの溶剤が下層レジスト表
面を溶解することはなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体製造工程におけ
る多層レジスト成膜方法に関するものである。
る多層レジスト成膜方法に関するものである。
【０００２】
【従来の技術】近年のＬＳＩの微細化技術の進展に伴
い、レジストの解像力の向上が要求され、電子線、Ｘ
線、イオンビーム等のリソグラフィー技術の開発や、２
層レジスト、３層レジストプロセスの開発が行われてい
る。従来から、レジストの解像力を向上する方法とし
て、２層レジストプロセスが使用されてきた（第２８回
半導体専門講習会予稿集、１３９頁、１９８７年な
ど）。２層レジストプロセスとは図３（ａ）〜図３
（ｅ）に示すように基板２１に下層レジスト２２を塗布
後、上層レジスト２３を塗布する。その後、これを露光
して上層レジスト２３を現像して、そのレジストパター
ンマスクとし、次いで下層レジスト２１のパターンニン
グを行う方法である。この方法を行うことで、露光部分
のレジスト膜厚を薄くすることができるので、微細パタ
ーンの形成ができる。
い、レジストの解像力の向上が要求され、電子線、Ｘ
線、イオンビーム等のリソグラフィー技術の開発や、２
層レジスト、３層レジストプロセスの開発が行われてい
る。従来から、レジストの解像力を向上する方法とし
て、２層レジストプロセスが使用されてきた（第２８回
半導体専門講習会予稿集、１３９頁、１９８７年な
ど）。２層レジストプロセスとは図３（ａ）〜図３
（ｅ）に示すように基板２１に下層レジスト２２を塗布
後、上層レジスト２３を塗布する。その後、これを露光
して上層レジスト２３を現像して、そのレジストパター
ンマスクとし、次いで下層レジスト２１のパターンニン
グを行う方法である。この方法を行うことで、露光部分
のレジスト膜厚を薄くすることができるので、微細パタ
ーンの形成ができる。
【０００３】
【発明が解決しようとする課題】前記ＬＳＩ作製のため
に２層レジストプロセスを適用する際に、下層レジスト
２２上に上層レジスト２３を塗布すると、上層レジスト
２３の溶剤が下層レジスト２２表面を溶解するため、上
層レジスト２３の成膜が困難になるという問題があっ
た。
に２層レジストプロセスを適用する際に、下層レジスト
２２上に上層レジスト２３を塗布すると、上層レジスト
２３の溶剤が下層レジスト２２表面を溶解するため、上
層レジスト２３の成膜が困難になるという問題があっ
た。
【０００４】そこで本発明の目的は、前記した従来技術
の問題点を改良して、レジスト相互のミキシングを防止
するようにした多層レジストの成膜方法を提供すること
である。
の問題点を改良して、レジスト相互のミキシングを防止
するようにした多層レジストの成膜方法を提供すること
である。
【０００５】
【課題を解決するための手段】本発明の上記目的は次の
構成によって達成される。すなわち、半導体装置製造工
程におけるレジスト成膜方法において、レジスト層を少
なくとも２層構造で形成し、かつ、上層レジストを蒸着
重合法により成膜する多層レジスト成膜方法である。
構成によって達成される。すなわち、半導体装置製造工
程におけるレジスト成膜方法において、レジスト層を少
なくとも２層構造で形成し、かつ、上層レジストを蒸着
重合法により成膜する多層レジスト成膜方法である。
【０００６】本発明の多層レジスト成膜方法は、図１に
示すように基板１に下層レジスト２を塗布した後、これ
を蒸着重合装置内に入れ、下層レジスト２上に上層レジ
スト３を蒸着重合法により成膜させ、上層レジスト３を
露光現像してパターンニングをし、次に、これをマスク
として下層レジスト２をパターンニングすることで、上
層レジスト３、下層レジスト２ともにパターンニングす
る方法である。
示すように基板１に下層レジスト２を塗布した後、これ
を蒸着重合装置内に入れ、下層レジスト２上に上層レジ
スト３を蒸着重合法により成膜させ、上層レジスト３を
露光現像してパターンニングをし、次に、これをマスク
として下層レジスト２をパターンニングすることで、上
層レジスト３、下層レジスト２ともにパターンニングす
る方法である。
【０００７】このとき、上層レジスト３として蒸着重合
に用いられる高分子化合物は蒸着重合法で成膜可能な高
分子化合物であれば、特に制限が無い。例えばピロメリ
ット酸二無水物（以下、ＰＭＤＡと記す。構造式
（１））および４，４’−ジアミノジフェニルエーテル
（以下、ＯＤＡと言う。構造式（２））によるポリイミ
ド（構造式（３））、表１記載の各モノマーの組み合わ
せにより反応式（４）、（５）、（６）によりそれぞれ
作製されるポリユリア、ポリアミド、ポリアゾチメン等
が用いられる。
に用いられる高分子化合物は蒸着重合法で成膜可能な高
分子化合物であれば、特に制限が無い。例えばピロメリ
ット酸二無水物（以下、ＰＭＤＡと記す。構造式
（１））および４，４’−ジアミノジフェニルエーテル
（以下、ＯＤＡと言う。構造式（２））によるポリイミ
ド（構造式（３））、表１記載の各モノマーの組み合わ
せにより反応式（４）、（５）、（６）によりそれぞれ
作製されるポリユリア、ポリアミド、ポリアゾチメン等
が用いられる。
【０００８】
【化１】
【０００９】
【表１】
【００１０】
【化２】
【００１１】
【化３】
【００１２】前記ポリマー（例えば、ポリイミドの場合
はＰＭＤＡとＯＤＡ）を蒸着重合装置に入れ、同装置内
で重合反応を行うことで上層レジスト３が得られる。
はＰＭＤＡとＯＤＡ）を蒸着重合装置に入れ、同装置内
で重合反応を行うことで上層レジスト３が得られる。
【００１３】下層レジスト２成膜後、基板１を例えば図
２に示すような蒸着重合装置（真空、第３２巻、第６
号、１９８９、５３２頁）等を用いる。基板１は蒸着重
合装置内の中央上部に保持され、蒸着重合用モノマーは
蒸発源５にセットされる。その後、装置内の圧力を約１
×１０-5ｔｏｒｒに減圧する。減圧完了後にハロゲンラ
ンプ６により蒸発源５を加熱する。モノマーは基板１に
向けて蒸発する。そして基板１に蒸着するときには、前
記モノマー成分は重合し、均一に成膜された上層レジス
ト３が形成される。ここで仕切板７はモノマーの混合防
止のために用いられ、シャッタ９は蒸着速度を調節し、
レートモニタ１０は蒸着速度を制御するため、蒸発量を
モニタする。また、基板１上に成膜された上層レジスト
３の膜厚は膜厚モニタ１１で検知できる。なお、この装
置の両端にはモノマー回収トラップ１２と排気系１３お
よび仕切・取り出し槽１４が接続している。
２に示すような蒸着重合装置（真空、第３２巻、第６
号、１９８９、５３２頁）等を用いる。基板１は蒸着重
合装置内の中央上部に保持され、蒸着重合用モノマーは
蒸発源５にセットされる。その後、装置内の圧力を約１
×１０-5ｔｏｒｒに減圧する。減圧完了後にハロゲンラ
ンプ６により蒸発源５を加熱する。モノマーは基板１に
向けて蒸発する。そして基板１に蒸着するときには、前
記モノマー成分は重合し、均一に成膜された上層レジス
ト３が形成される。ここで仕切板７はモノマーの混合防
止のために用いられ、シャッタ９は蒸着速度を調節し、
レートモニタ１０は蒸着速度を制御するため、蒸発量を
モニタする。また、基板１上に成膜された上層レジスト
３の膜厚は膜厚モニタ１１で検知できる。なお、この装
置の両端にはモノマー回収トラップ１２と排気系１３お
よび仕切・取り出し槽１４が接続している。
【００１４】
【作用】本発明の方法により、下層レジスト上に上層レ
ジストを蒸着重合により成膜されるため、従来のように
上層レジストの溶剤が下層レジスト表面を溶解すること
がなく、上層レジストは下層レジストとミキシングする
ことがなくなる。
ジストを蒸着重合により成膜されるため、従来のように
上層レジストの溶剤が下層レジスト表面を溶解すること
がなく、上層レジストは下層レジストとミキシングする
ことがなくなる。
【００１５】
【実施例】本発明の実施例を以下に説明する。まず、図
１に示すように基板１をレジストスピンコーター（図示
せず。）内に置き、下層レジスト２を塗布焼成する（図
１（ｂ））。下層レジスト２の成膜条件は、塗布膜厚
１．５μｍ程度、ベーク温度１３０℃程度である。使用
するレジストとして、例えば、ノボラック樹脂をベース
としたポリマーである日立化成（株）製ＲＧ−３９００
Ｂ（商標名）などがある。
１に示すように基板１をレジストスピンコーター（図示
せず。）内に置き、下層レジスト２を塗布焼成する（図
１（ｂ））。下層レジスト２の成膜条件は、塗布膜厚
１．５μｍ程度、ベーク温度１３０℃程度である。使用
するレジストとして、例えば、ノボラック樹脂をベース
としたポリマーである日立化成（株）製ＲＧ−３９００
Ｂ（商標名）などがある。
【００１６】上層レジスト３形成用のモノマー（図２の
蒸発源５）はＰＭＤＡとＯＤＡである。図２の装置内の
基板１上の蒸発源５にＰＭＤＡを１ｇ、ＯＤＡを１ｇ、
感光基としてポリメチルイソプロペニルケトン１ｇを配
置し、圧力１×１０-5ｔｏｒｒに減圧する。その後、蒸
発源５を１３０℃に加熱し、重合反応を２５分間進行さ
せ、膜厚０．５μｍのポリイミドの膜を得た。膜厚は反
応時間を変更することによって、コントロールできた。
このときの着膜レートは２００Å／ｍｉｎであった。
蒸発源５）はＰＭＤＡとＯＤＡである。図２の装置内の
基板１上の蒸発源５にＰＭＤＡを１ｇ、ＯＤＡを１ｇ、
感光基としてポリメチルイソプロペニルケトン１ｇを配
置し、圧力１×１０-5ｔｏｒｒに減圧する。その後、蒸
発源５を１３０℃に加熱し、重合反応を２５分間進行さ
せ、膜厚０．５μｍのポリイミドの膜を得た。膜厚は反
応時間を変更することによって、コントロールできた。
このときの着膜レートは２００Å／ｍｉｎであった。
【００１７】上層レジスト３成膜後、同レジスト３を現
像し、パターン３’を形成する（図１（ｄ））。現像は
通常の方法を用いる。次に基板１をレジストＲＩＥ（Re
active Ion Etching）装置に入れ、パターン３’をマ
スクとして下層レジスト２をパターンニングしてパター
ン２’を形成する。下層レジスト２のパターンニング条
件はＯ2とＮ2ガスを用いてＯ2５５ｓｃｃＭ、Ｎ2３５ｓ
ｃｃＭ、５．８ｍｔｏｒｒ、１．６ｋｗでエッチングす
る（図１（ｅ））。
像し、パターン３’を形成する（図１（ｄ））。現像は
通常の方法を用いる。次に基板１をレジストＲＩＥ（Re
active Ion Etching）装置に入れ、パターン３’をマ
スクとして下層レジスト２をパターンニングしてパター
ン２’を形成する。下層レジスト２のパターンニング条
件はＯ2とＮ2ガスを用いてＯ2５５ｓｃｃＭ、Ｎ2３５ｓ
ｃｃＭ、５．８ｍｔｏｒｒ、１．６ｋｗでエッチングす
る（図１（ｅ））。
【００１８】以上のプロセスを用いることで多層レジス
トパターンを形成できる。上記多層レジストは上層レジ
スト３とパターン形成後の光学顕微鏡による基板表面の
観察結果により下層レジスト２と上層レジスト３との間
のミキシングがないことが確認できた。
トパターンを形成できる。上記多層レジストは上層レジ
スト３とパターン形成後の光学顕微鏡による基板表面の
観察結果により下層レジスト２と上層レジスト３との間
のミキシングがないことが確認できた。
【００１９】
【発明の効果】本発明によれば、上層レジストの着膜に
有機溶剤を使用しない蒸着重合法を用いているため、下
層レジスト表面を溶解することなく上層レジストを成膜
できる。
有機溶剤を使用しない蒸着重合法を用いているため、下
層レジスト表面を溶解することなく上層レジストを成膜
できる。
【図１】本発明の実施例の多層レジスト成膜方法を示す
図である。
図である。
【図２】本発明の実施例の蒸着重合装置の模式図であ
る。
る。
【図３】従来の多層レジストの成膜方法を示す図であ
る。
る。
１ 基板 ２ 下層レジスト ３ 上層レジスト ５ 蒸発源 ６ ハロゲンランプ ７ 仕切板 ９ シャッタ １０ レートモニタ １１ 膜厚モニタ １２ モノマー回収トラップ １３ 排気系 １４ 仕切・取出し槽
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体装置製造工程におけるレジスト成
膜方法において、上記レジスト層を少なくとも２層構造
で形成し、かつ、上層レジストを蒸着重合法により成膜
することを特徴とする多層レジスト成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17228391A JPH0517285A (ja) | 1991-07-12 | 1991-07-12 | 多層レジスト成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17228391A JPH0517285A (ja) | 1991-07-12 | 1991-07-12 | 多層レジスト成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0517285A true JPH0517285A (ja) | 1993-01-26 |
Family
ID=15939056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17228391A Pending JPH0517285A (ja) | 1991-07-12 | 1991-07-12 | 多層レジスト成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0517285A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8439680B2 (en) | 2006-02-24 | 2013-05-14 | Zimmer Dental, Inc. | Ceramic/metallic dental abutment |
| JP2018022925A (ja) * | 2016-07-21 | 2018-02-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法、真空処理装置及び基板処理装置 |
-
1991
- 1991-07-12 JP JP17228391A patent/JPH0517285A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8439680B2 (en) | 2006-02-24 | 2013-05-14 | Zimmer Dental, Inc. | Ceramic/metallic dental abutment |
| US8668495B2 (en) | 2006-02-24 | 2014-03-11 | Zimmer, Inc. | Ceramic/metallic dental abutment |
| JP2018022925A (ja) * | 2016-07-21 | 2018-02-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法、真空処理装置及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0376743B2 (ja) | ||
| JPS62185325A (ja) | リフト・オフ法 | |
| JPH02151030A (ja) | パターン形成方法 | |
| JPH01137635A (ja) | 反応性イオン・エツチングによって基板材料にパターンを転写する方法 | |
| JPS608360A (ja) | 金属パターン形成法 | |
| TW202416055A (zh) | 微影方法及微影系統 | |
| JPH0517285A (ja) | 多層レジスト成膜方法 | |
| JPS61218133A (ja) | 半導体デバイスのパタ−ン形成方法 | |
| JP2867479B2 (ja) | レジストパターンの形成方法 | |
| JPH0472223B2 (ja) | ||
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH0334053B2 (ja) | ||
| JP2026509518A (ja) | パターン転写を向上させるための薄型ｃａｒの下地層としてのｅｕｖ感応性金属酸化物材料 | |
| JPS6256947A (ja) | 二層構造レジスト用平坦化層組成物 | |
| JPS63181428A (ja) | レジストパタ−ンの形成方法 | |
| JPH0337295B2 (ja) | ||
| JPH03268427A (ja) | 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法 | |
| JP3223598B2 (ja) | 多層配線構造および多層配線構造の形成方法 | |
| JPS6226174B2 (ja) | ||
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH02500152A (ja) | シリコン含有ネガレジスト材料および基体のパターン化用処理方法 | |
| JPS60237439A (ja) | レジスト材料及びそのレジストによる微細パタ−ン形成方法 | |
| JPH01303432A (ja) | 感光性樹脂組成物 | |
| JPS6240725A (ja) | 電子線レジスト組成物及びレジストパタ−ンの形成方法 |