JPH05173875A - 増設ｒｏｍ領域自動設定方式 - Google Patents
増設ｒｏｍ領域自動設定方式Info
- Publication number
- JPH05173875A JPH05173875A JP3338290A JP33829091A JPH05173875A JP H05173875 A JPH05173875 A JP H05173875A JP 3338290 A JP3338290 A JP 3338290A JP 33829091 A JP33829091 A JP 33829091A JP H05173875 A JPH05173875 A JP H05173875A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- built
- board
- setting
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】
【目的】 情報処理装置に増設されるＲＯＭ内蔵ボード
におけるＲＯＭアドレス設定を容易に行い、しかも誤設
定をなくす。 【構成】 情報処理装置には複数のＲＯＭ内蔵ボードが
順次カスケード接続されている。ＲＯＭ内蔵ボードのお
のおのでは、デコーダ１とレジスタ４とコンパレータ６
とによってＲＯＭアクセスを示す信号を生成する。ま
た、デコーダ１とレジスタ５とによってＲＯＭアドレス
設定を行う次のボードに対する設定許可信号を生成す
る。そして、この設定許可信号をカスケードにＲＯＭ内
蔵ボードに伝達することによって順次ソフトウェアによ
りアドレス設定することができる。
におけるＲＯＭアドレス設定を容易に行い、しかも誤設
定をなくす。 【構成】 情報処理装置には複数のＲＯＭ内蔵ボードが
順次カスケード接続されている。ＲＯＭ内蔵ボードのお
のおのでは、デコーダ１とレジスタ４とコンパレータ６
とによってＲＯＭアクセスを示す信号を生成する。ま
た、デコーダ１とレジスタ５とによってＲＯＭアドレス
設定を行う次のボードに対する設定許可信号を生成す
る。そして、この設定許可信号をカスケードにＲＯＭ内
蔵ボードに伝達することによって順次ソフトウェアによ
りアドレス設定することができる。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置のメモリ管
理に関し、特に、複数枚のＲＯＭ内蔵増設ボードが接続
されるコンピュータシステムにおいて、ＲＯＭ領域の設
定に関する。
理に関し、特に、複数枚のＲＯＭ内蔵増設ボードが接続
されるコンピュータシステムにおいて、ＲＯＭ領域の設
定に関する。
【０００２】
【従来の技術】一般に、パーソナルコンピュータ等の情
報処理装置では、コンピュータシステムの汎用性を高め
るために、複数の入出力拡張ボード及び増設メモリボー
ドを接続できるように設計されている。これらの機能拡
張用ボードおいて、これら機能の活用を容易にするた
め、ボードの入出力制御を行うソフトウェアを記憶させ
たＲＯＭ（リードオンリーメモリ）をボードに内蔵する
ことが行われている（以下このようなボードをＲＯＭ内
蔵ボードという）。このようなＲＯＭ内蔵ボードを情報
処理装置に接続する場合、システムに対するメモリ領域
をＲＯＭに設定する必要がある。
報処理装置では、コンピュータシステムの汎用性を高め
るために、複数の入出力拡張ボード及び増設メモリボー
ドを接続できるように設計されている。これらの機能拡
張用ボードおいて、これら機能の活用を容易にするた
め、ボードの入出力制御を行うソフトウェアを記憶させ
たＲＯＭ（リードオンリーメモリ）をボードに内蔵する
ことが行われている（以下このようなボードをＲＯＭ内
蔵ボードという）。このようなＲＯＭ内蔵ボードを情報
処理装置に接続する場合、システムに対するメモリ領域
をＲＯＭに設定する必要がある。
【０００３】従来、この種のＲＯＭ内蔵ボードでは、シ
ステムに対するメモリ領域が固定されており、予め定め
られた領域に所定のボードが対応するようになってい
る。さらに、ボード上に、任意に設定可能なスイッチを
持たせて、このスイッチを人為的に設定することによっ
て各ボードが使用するメモリ領域を決定する場合もあ
る。
ステムに対するメモリ領域が固定されており、予め定め
られた領域に所定のボードが対応するようになってい
る。さらに、ボード上に、任意に設定可能なスイッチを
持たせて、このスイッチを人為的に設定することによっ
て各ボードが使用するメモリ領域を決定する場合もあ
る。
【０００４】
【発明が解決しようとする課題】上述したように、ＲＯ
Ｍ上のメモリ領域が固定されている場合、ＲＯＭのメモ
リ領域が重なるような複数のＲＯＭ内蔵ボードを増設す
ることができない。つまり、このような増設を行った場
合には、データ読み出し時に互いのデータがぶつかるこ
とになってしまい、増設が不可能である。従って、ＲＯ
Ｍ内蔵ボードの増設にあたって制約がある。
Ｍ上のメモリ領域が固定されている場合、ＲＯＭのメモ
リ領域が重なるような複数のＲＯＭ内蔵ボードを増設す
ることができない。つまり、このような増設を行った場
合には、データ読み出し時に互いのデータがぶつかるこ
とになってしまい、増設が不可能である。従って、ＲＯ
Ｍ内蔵ボードの増設にあたって制約がある。
【０００５】一方、スイッチによるメモリ領域の設定に
おいては、ユーザがメモリ領域の設定を行うためのマニ
ュアル等の説明書が必要となる。さらに、メモリ領域設
定時の人為的ミスによって誤った設定を行う可能性が高
く、これによって、誤動作が発生するばかりでなくＲＯ
Ｍ及びボードの破壊を招く恐れが大である。
おいては、ユーザがメモリ領域の設定を行うためのマニ
ュアル等の説明書が必要となる。さらに、メモリ領域設
定時の人為的ミスによって誤った設定を行う可能性が高
く、これによって、誤動作が発生するばかりでなくＲＯ
Ｍ及びボードの破壊を招く恐れが大である。
【０００６】本発明の目的はＲＯＭ内蔵ボードにおける
メモリ設定が自動的にできしかも誤設定のない増設ＲＯ
Ｍ領域自動設定方式を提供することにある。
メモリ設定が自動的にできしかも誤設定のない増設ＲＯ
Ｍ領域自動設定方式を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、情報処
理装置に接続されるＲＯＭ内蔵ボードをアクセスする際
に用いられ、前記情報処理装置には複数のＲＯＭ内蔵ボ
ードが順次カスケード接続され、前記ＲＯＭ内蔵ボード
のおのおのは、前記情報処理装置からの指示アドレス及
びアクセス要求を受け、ＲＯＭメモリ領域を設定する第
１の手段と、該設定ＲＯＭメモリ領域のアドレスと前記
指示アドレスに基づいてアクセスが行われたことを示す
アクセス信号を生成する第２の手段と、前記設定ＲＯＭ
メモリ領域のアドレスに基づいてＲＯＭ領域設定許可信
号を設定して次段のＲＯＭ内蔵ボードに対して前記をＲ
ＯＭ領域設定許可信号を送出する第３の手段とを有する
ことを特徴とする増設ＲＯＭ領域自動設定方式が得られ
る。
理装置に接続されるＲＯＭ内蔵ボードをアクセスする際
に用いられ、前記情報処理装置には複数のＲＯＭ内蔵ボ
ードが順次カスケード接続され、前記ＲＯＭ内蔵ボード
のおのおのは、前記情報処理装置からの指示アドレス及
びアクセス要求を受け、ＲＯＭメモリ領域を設定する第
１の手段と、該設定ＲＯＭメモリ領域のアドレスと前記
指示アドレスに基づいてアクセスが行われたことを示す
アクセス信号を生成する第２の手段と、前記設定ＲＯＭ
メモリ領域のアドレスに基づいてＲＯＭ領域設定許可信
号を設定して次段のＲＯＭ内蔵ボードに対して前記をＲ
ＯＭ領域設定許可信号を送出する第３の手段とを有する
ことを特徴とする増設ＲＯＭ領域自動設定方式が得られ
る。
【０００８】
【実施例】以下本発明について実施例によって説明す
る。
る。
【０００９】図１を参照して、情報処理装置（図示せ
ず）には複数のＲＯＭ内蔵ボードが接続される。これら
ＲＯＭ内蔵ボード１１及び１２はカスケード接続されて
おり、図示の例では、ＲＯＭ内蔵ボード１１及び１２の
間にＲＯＭ内蔵ボード以外のボード１３が配置されてい
る。
ず）には複数のＲＯＭ内蔵ボードが接続される。これら
ＲＯＭ内蔵ボード１１及び１２はカスケード接続されて
おり、図示の例では、ＲＯＭ内蔵ボード１１及び１２の
間にＲＯＭ内蔵ボード以外のボード１３が配置されてい
る。
【００１０】図２も参照して、各ＲＯＭ内蔵ボード上に
は図２に示す設定部が配置されている。この設定部はデ
コーダ１、ＯＲゲート２及び３、第１のレジスタ４、第
２のレジスタ５、及びコンパレータ６を備えている。
は図２に示す設定部が配置されている。この設定部はデ
コーダ１、ＯＲゲート２及び３、第１のレジスタ４、第
２のレジスタ５、及びコンパレータ６を備えている。
【００１１】デコーダ１には情報処理装置のＣＰＵ（図
示せず）からアドレスが供給される。さらに、デコー
ダ１にはＣＰＵが動作していることを示すＣＰＵＥＮＢ
Ｏ信号が与えられるとともにともに他のメモリボード
（例えば、隣接するメモリボード）から入力信号I が与
えられる。デコーダ１では後述するようにしてこれら３
信号に基づいてデータ書込許可信号及びを生成す
る。これらデータ書込許可信号及びはそれぞれＯＲ
ゲート２及び３に与えられる。ＣＰＵからは他の入出力
装置（図示せず）に対して書込命令信号（ＩＯＷＯ）
が与えられており、このＩＯＷＯはＯＲゲート２及び
３に対しても与えられる。ＯＲゲート２及び３ではそれ
ぞれＩＯＷＯによってデータ書込許可信号及びを
マスクする。そして、データ書込許可信号及びが
“０”であるとき、ＯＲゲート２及び３はそれぞれＩＯ
ＷＯをクロックとして第１及び第２のレジスタ４及び
５に供給する。
示せず）からアドレスが供給される。さらに、デコー
ダ１にはＣＰＵが動作していることを示すＣＰＵＥＮＢ
Ｏ信号が与えられるとともにともに他のメモリボード
（例えば、隣接するメモリボード）から入力信号I が与
えられる。デコーダ１では後述するようにしてこれら３
信号に基づいてデータ書込許可信号及びを生成す
る。これらデータ書込許可信号及びはそれぞれＯＲ
ゲート２及び３に与えられる。ＣＰＵからは他の入出力
装置（図示せず）に対して書込命令信号（ＩＯＷＯ）
が与えられており、このＩＯＷＯはＯＲゲート２及び
３に対しても与えられる。ＯＲゲート２及び３ではそれ
ぞれＩＯＷＯによってデータ書込許可信号及びを
マスクする。そして、データ書込許可信号及びが
“０”であるとき、ＯＲゲート２及び３はそれぞれＩＯ
ＷＯをクロックとして第１及び第２のレジスタ４及び
５に供給する。
【００１２】第１のレジスタ４は後述するようにしてＲ
ＯＭのメモリ領域設定を行い、一方、第２のレジスタ５
は後述するようにして次のメモリボードへの設定許可信
号（丸１０）を生成して出力信号IIとして次段のＲＯＭ
内蔵メモリに与える。
ＯＭのメモリ領域設定を行い、一方、第２のレジスタ５
は後述するようにして次のメモリボードへの設定許可信
号（丸１０）を生成して出力信号IIとして次段のＲＯＭ
内蔵メモリに与える。
【００１３】コンパレータ６では第１のレジスタ４に保
持された値（レジスタ出力信号）とＣＰＵが供給する
アドレスのうちＲＯＭメモリ領域を示す上位ビットと
の比較を行って、ボード上のＲＯＭが選択されたことを
示すＲＯＭセレクト信号（丸１１）を出力する。
持された値（レジスタ出力信号）とＣＰＵが供給する
アドレスのうちＲＯＭメモリ領域を示す上位ビットと
の比較を行って、ボード上のＲＯＭが選択されたことを
示すＲＯＭセレクト信号（丸１１）を出力する。
【００１４】ところで、図１に示すように、ＲＯＭ内蔵
バンク１１とＲＯＭ内蔵バンク１２との間にボード１３
が配置されている場合には、ボード１３では出力信号II
をスルーしてＲＯＭ内蔵バンク１２に与えることにな
る。
バンク１１とＲＯＭ内蔵バンク１２との間にボード１３
が配置されている場合には、ボード１３では出力信号II
をスルーしてＲＯＭ内蔵バンク１２に与えることにな
る。
【００１５】ここで、図１乃至図３を参照して、本発明
が適用される情報処理装置では図３に示すメモリマップ
を備えているものとし、増設ＲＯＭメモリ領域の０Ｃ０
０００Ｈ〜０ＥＦＦＦＦＨに６４ＫＢのＲＯＭ内蔵ボー
ドを複数枚増設する場合について説明する（なお、ここ
で、Ｈは１６進数を示すものとする）。
が適用される情報処理装置では図３に示すメモリマップ
を備えているものとし、増設ＲＯＭメモリ領域の０Ｃ０
０００Ｈ〜０ＥＦＦＦＦＨに６４ＫＢのＲＯＭ内蔵ボー
ドを複数枚増設する場合について説明する（なお、ここ
で、Ｈは１６進数を示すものとする）。
【００１６】上記のＲＯＭメモリ領域は、例えば、アド
レス２３〜１６までを一枚目のＲＯＭ内蔵ボードについ
ては００００１１００、二枚目のＲＯＭ内蔵ボードにつ
いては００００１１０１とすることによって表される
（以下この値をデータと呼ぶことにする）。
レス２３〜１６までを一枚目のＲＯＭ内蔵ボードについ
ては００００１１００、二枚目のＲＯＭ内蔵ボードにつ
いては００００１１０１とすることによって表される
（以下この値をデータと呼ぶことにする）。
【００１７】一枚目のＲＯＭ内蔵ボードでは、入力信号
I は本体システム（例えば、ＣＰＵ）から与えられる
（以下この入力信号を本体入力信号という）。そして、
この本体入力信号は一枚目のＲＯＭ内蔵ボードにおける
メモリ領域設定可能な条件を備えている。第１のレジス
タ４にはデータがアドレスに対応して書き込まれる。第
１のレジスタ４に書き込まれた値（データ）はメモリア
クセスの際における上位アドレスとコンパレータ６によ
って比較され、アクセスされたアドレス範囲と一致する
と、コンパレータ６はＲＯＭセレクト信号（丸１１）を
アクティブ状態とする。これによって、ボード上のＲＯ
Ｍアクセスが可能となる。
I は本体システム（例えば、ＣＰＵ）から与えられる
（以下この入力信号を本体入力信号という）。そして、
この本体入力信号は一枚目のＲＯＭ内蔵ボードにおける
メモリ領域設定可能な条件を備えている。第１のレジス
タ４にはデータがアドレスに対応して書き込まれる。第
１のレジスタ４に書き込まれた値（データ）はメモリア
クセスの際における上位アドレスとコンパレータ６によ
って比較され、アクセスされたアドレス範囲と一致する
と、コンパレータ６はＲＯＭセレクト信号（丸１１）を
アクティブ状態とする。これによって、ボード上のＲＯ
Ｍアクセスが可能となる。
【００１８】ところで、第２のレジスタ５に対する書込
処理の際には、デコーダ１におけるデコード条件は各Ｒ
ＯＭ内蔵ボードにおいて共通であり、入力信号I （つま
り出力信号II）を生成する前段のＲＯＭ内蔵ボード内の
第２のレジスタ５に対しても書込処理が行われる。つま
り、ＲＯＭメモリ領域の設定が行われているＲＯＭ内蔵
ボードとその前段のＲＯＭ内蔵ボードに対しては第２の
レジスタ５への書込処理が行われるが、他のＲＯＭ内蔵
ボードでは入力信号I はイネーブル状態ではないため、
第２のレジスタ５への書込処理は行われない。なお、第
２のレジスタ５への書込処理に当たってはデータの値は
書込処理に影響しない。
処理の際には、デコーダ１におけるデコード条件は各Ｒ
ＯＭ内蔵ボードにおいて共通であり、入力信号I （つま
り出力信号II）を生成する前段のＲＯＭ内蔵ボード内の
第２のレジスタ５に対しても書込処理が行われる。つま
り、ＲＯＭメモリ領域の設定が行われているＲＯＭ内蔵
ボードとその前段のＲＯＭ内蔵ボードに対しては第２の
レジスタ５への書込処理が行われるが、他のＲＯＭ内蔵
ボードでは入力信号I はイネーブル状態ではないため、
第２のレジスタ５への書込処理は行われない。なお、第
２のレジスタ５への書込処理に当たってはデータの値は
書込処理に影響しない。
【００１９】図示のように、第２のレジスタ５において
はその出力データは自己のデータ設定値を反転して再び
入力しているから、第１回目のアクセスで出力データ
（丸１０）、つまり、出力信号IIがイネーブルとなり、
第２回目のアクセスで出力信号IIがディセーブルとな
る。
はその出力データは自己のデータ設定値を反転して再び
入力しているから、第１回目のアクセスで出力データ
（丸１０）、つまり、出力信号IIがイネーブルとなり、
第２回目のアクセスで出力信号IIがディセーブルとな
る。
【００２０】この結果、同一の回路構成を備えるＲＯＭ
内蔵ボードを複数枚同時に実装する場合、同一のＩ／Ｏ
ポートアドレス（デコーダ回路が同一のもの）でＲＯＭ
メモリ領域の設定しても、ＲＯＭメモリ領域設定が互い
に重複することがなくなる。つまり、次ＲＯＭ内蔵ボー
ドに対してデータ設定を行っても自ボード上のレジスタ
の値は変化しないことになる。
内蔵ボードを複数枚同時に実装する場合、同一のＩ／Ｏ
ポートアドレス（デコーダ回路が同一のもの）でＲＯＭ
メモリ領域の設定しても、ＲＯＭメモリ領域設定が互い
に重複することがなくなる。つまり、次ＲＯＭ内蔵ボー
ドに対してデータ設定を行っても自ボード上のレジスタ
の値は変化しないことになる。
【００２１】そして、図１に示すように、複数のＲＯＭ
内蔵ボードをカスケード接続して増設ＲＯＭ領域のアド
レスの低い順に順次ボード上のレジスタに対して書込を
行うことによってＲＯＭ領域が重複することなくＲＯＭ
メモリ領域の設定を行うことができる。
内蔵ボードをカスケード接続して増設ＲＯＭ領域のアド
レスの低い順に順次ボード上のレジスタに対して書込を
行うことによってＲＯＭ領域が重複することなくＲＯＭ
メモリ領域の設定を行うことができる。
【００２２】
【発明の効果】以上説明したように、本発明ではプログ
ラムによって設定可能なレジスタを備えるＲＯＭ領域設
定回路とＩ／Ｏでコード回路とを備えて、複数枚のＲＯ
Ｍ内蔵ボードをカスケード接続したから、ソフトウェア
によるＲＯＭ領域自動設定を行うことができ、その結
果、設定に際して人手が不要となるばかりでなく、人為
的ミスを防止できるという効果がある。
ラムによって設定可能なレジスタを備えるＲＯＭ領域設
定回路とＩ／Ｏでコード回路とを備えて、複数枚のＲＯ
Ｍ内蔵ボードをカスケード接続したから、ソフトウェア
によるＲＯＭ領域自動設定を行うことができ、その結
果、設定に際して人手が不要となるばかりでなく、人為
的ミスを防止できるという効果がある。
【図１】ＲＯＭ内蔵ボードをカスケード接続した状態で
示す図である。
示す図である。
【図２】本発明による増設ＲＯＭ領域自動設定方式の一
実施例を説明するためのブロック図である。
実施例を説明するためのブロック図である。
【図３】メモリマップの一例を説明するための図であ
る。
る。
１ デコーダ ２ 第１のＯＲゲート ３ 第２のＯＲゲート ４ 第１のレジスタ ５ 第２のレジスタ ６ コンパレータ
Claims (3)
- 【請求項１】 情報処理装置に接続されるＲＯＭ内蔵ボ
ードをアクセスする際に用いられ、前記情報処理装置に
は複数のＲＯＭ内蔵ボードが順次カスケード接続され、
前記ＲＯＭ内蔵ボードのおのおのは、前記情報処理装置
からの指示アドレス及びアクセス要求を受け、ＲＯＭメ
モリ領域を設定する第１の手段と、該設定ＲＯＭメモリ
領域のアドレスと前記指示アドレスに基づいてアクセス
が行われたことを示すアクセス信号を生成する第２の手
段と、前記設定ＲＯＭメモリ領域のアドレスに基づいて
ＲＯＭ領域設定許可信号を設定して次段のＲＯＭ内蔵ボ
ードに対して前記をＲＯＭ領域設定許可信号を送出する
第３の手段とを有することを特徴とする増設ＲＯＭ領域
自動設定方式。 - 【請求項２】 請求項１に記載された増設ＲＯＭ領域自
動設定方式において、前記第１及び前記第３の手段には
それぞれレジスタが用いられることを特徴とする増設Ｒ
ＯＭ領域自動設定方式。 - 【請求項３】 請求項２に記載された増設ＲＯＭ領域自
動設定方式において、前記第２の手段としてコンパレー
タが用いられ、該コンパレータは前記設定ＲＯＭメモリ
領域のアドレスと前記指示アドレスとが一致した際前記
アクセス信号を生成するようにしたことを特徴とする増
設ＲＯＭ領域自動設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338290A JPH05173875A (ja) | 1991-12-20 | 1991-12-20 | 増設ｒｏｍ領域自動設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338290A JPH05173875A (ja) | 1991-12-20 | 1991-12-20 | 増設ｒｏｍ領域自動設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173875A true JPH05173875A (ja) | 1993-07-13 |
Family
ID=18316741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338290A Pending JPH05173875A (ja) | 1991-12-20 | 1991-12-20 | 増設ｒｏｍ領域自動設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173875A (ja) |
-
1991
- 1991-12-20 JP JP3338290A patent/JPH05173875A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06348642A (ja) | マルチプル・バス・ネットワークの初期化方法及びその装置 | |
| JPS6259822B2 (ja) | ||
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| JP2845433B2 (ja) | 集積回路装置 | |
| JPH0744455A (ja) | アドレスデコーダ | |
| US6021498A (en) | Power management unit including a programmable index register for accessing configuration registers | |
| EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
| US5751998A (en) | Memory accessing system with portions of memory being selectively write protectable and relocatable based on predefined register bits and memory selection RAM outputs | |
| JPH0326864B2 (ja) | ||
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JPS63197251A (ja) | 情報処理装置 | |
| JP2973227B2 (ja) | 排他制御命令実行方法 | |
| JPS6232832B2 (ja) | ||
| JP2870285B2 (ja) | レジスタ | |
| JP2680013B2 (ja) | プログラマブルコントローラの外部入出力制御回路 | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JPH04105146A (ja) | 増設メモリバンク自動設定方式 | |
| KR0162763B1 (ko) | 먹스를 이용한 pci 디바이스의 형상영역 설계장치 및 방법 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JPH0348954A (ja) | キー記憶制御方式 | |
| JPH03160542A (ja) | マイクロコンピュータ装置 | |
| JPH05165710A (ja) | 増設メモリバンク自動設定方式 | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPS62217483A (ja) | メモリ装置 | |
| JPH02211559A (ja) | 増設メモリ選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000920 |