JPH05165710A - 増設メモリバンク自動設定方式 - Google Patents

Abstract

(57)【要約】 【目的】 情報処理装置に増設される増設メモリボード
におけるバンクアドレス設定を容易に行い、しかも誤設
定をなくす。 【構成】 情報処理装置には複数の増設メモリボードが
順次カスケード接続されている。増設メモリボードのお
のおのは、バンクアドレス設定部を備えており、第１の
レジスタ１は、情報処理装置からのアクセス要求を受け
た際指示アドレスをラッチして設定アドレスとして出力
する。そして、第１のコンパレータ５は、指示アドレス
と設定アドレスとが一致した際アクセス許可信号を生成
する。一方、設定アドレスには加算器２で＋１加算され
て次アドレスが生成される。この次アドレスはメモリア
クセスを示すラッチタイミング信号によって第２のレジ
スタ３でラッチされ、第２のコンパレータ６で指示アド
レスと次アドレスが不一致の際この次アドレスを次段の
増設メモリボードに対して指示アドレスとして送出す
る。このようにして、自動的にバンクアドレスを設定す
ることによってアドレス設定が容易となるばかりでなく
誤動作を防止することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置のメモリ管
理に関し、特に、複数枚の増設メモリボードが接続され
るコンピュータシステムにおいて、各メモリボードにお
けるバンクアドレスの設定に関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータ等の情
報処理装置では、コンピュータシステムの汎用性を高め
るために、複数の入出力拡張ボード及び増設メモリボー
ドを接続できるように設計されている。これらの機能拡
張用ボードのうち増設メモリボードを情報処理装置に接
続する場合、増設メモリボードに関してシステムに対す
るバンクアドレス（コンピュータシステムのメモリマッ
プ上に定められた一定の領域）を設定する必要がある。

【０００３】従来、バンクアドレスの設定に関して、増
設するメモリボード上に、任意に設定可能なスイッチを
持たせて、このスイッチを人為的に設定することによっ
て各メモリボードが使用するアドレスを決定するように
している。

【０００４】

【発明が解決しようとする課題】上述したバンクアドレ
ス設定方式の場合、メモリボードの増設を行う際、メモ
リボード上のスイッチを人の手で設定する必要があり、
このため、ユーザがバンクアドレス設定を行うためのマ
ニュアル等の説明書が必要となる。さらに、バンクアド
レス設定時の人為的ミスによって誤った設定を行う可能
性が高く、これによって、誤動作が発生するばかりでな
くメモリ及びボードの破壊を招く恐れが大である。

【０００５】本発明の目的は増設メモリボードにおける
バンクアドレス設定が容易でしかも誤設定のない増設バ
ンクメモリ自動設定方式を提供することにある。

【０００６】

【課題を解決するための手段】本発明によれば、情報処
理装置に接続される増設メモリボードをアクセスする際
に用いられ、前記情報処理装置には複数の増設メモリボ
ードが順次カスケード接続され、前記増設メモリボード
のおのおのは、前記情報処理装置からの指示アドレス及
びアクセス要求を受け、メモリバンクアドレスを設定す
る第１の手段と、該設定アドレスと前記指示アドレスに
基づいてアクセス許可信号を生成する第２の手段と、前
記設定アドレスに基づいて次アドレスを設定する第３の
手段と、該次アドレスと前記指示アドレスによって次段
の増設メモリボードに対して前記次アドレスを前記指示
アドレスとして送出するか否かを決定する第４の手段と
を有することを特徴とする増設メモリバンク自動設定方
式が得られる。

【０００７】

【実施例】以下本発明について実施例によって説明す
る。

【０００８】図１を参照して、情報処理装置（図示せ
ず）には複数のメモリボードが接続される。これらメモ
リボード１１及び１２はカスケイド接続されており、図
示の例では、メモリボード１１及び１２の間にメモリボ
ード以外のボード１３が配置されている。

【０００９】図２も参照して、各メモリボード上には図
２に示す設定部が配置されている。この設定部は第１の
レジスタ１、加算器（アダー）２、第２のレジスタ３、
ＡＮＤゲート４、第１のコンパレータ５、及び第２のコ
ンパレータ６を備えている。

【００１０】各メモリボードにおいて、第１のレジスタ
１はラッチタイプであり、第１のレジスタ１には情報処
理装置のＣＰＵ（図示せず）からアドレスが供給され
るとともに他のメモリボード（例えば、隣接するメモリ
ボード）から入力信号Ｉが与えられる。第１のレジスタ
１では入力信号Ｉによってアドレスをラッチして出力
信号としてバンクアドレス設定値を出力する。アダー
２ではバンクアドレス設定値に“１”を加えて、次の
バンクアドレスを示す信号として加算信号を出力す
る。

【００１１】一方、ＡＮＤゲート４には、例えば、ＣＰ
Ｕからメモリアクセスを示す信号としてＭＲＣＯ及び
ＭＷＣＯが与えられ、これら２信号の論理積をとって
ラッチタイミング信号（丸１０）を出力する。そして、
第２のレジスタ３ではラッチタイミング信号（丸１０）
で加算信号をラッチしてラッチ信号を出力する。

【００１２】第１のコンパレータ５では、アドレスの
上位ビット（ここではこの上位ビットがバンクアドレス
を示す）とバンクアドレス設定値とを比較して後述す
るようにしてメモリセレクト信号を出力する。一方、
第２のコンパレータ６では、上記の上位ビットとラッチ
信号とを比較して後述するようにして次バンクメモリ
セレクト信号を出力する。そして、この次バンクアド
レスセレクト信号は出力信号IIとして次のメモリバン
クに与えられ、次メモリバンクではこの出力信号IIを入
力信号Ｉとして受けることになる。

【００１３】ところで、図１に示すように、メモリバン
ク１１とメモリバンク１２との間にボード１３が配置さ
れている場合には、ボード１３では出力信号IIをスルー
してメモリバンク１２に与えることになる。

【００１４】ここで、図１乃至図３を参照して、本発明
が適用される情報処理装置では図３に示すメモリマップ
を備えているものとし、増設メモリ分に対応する１００
０００^Ｈ〜の領域をメモリボード一枚＝１ＭＢとしてバ
ンクアドレスを設定する場合について説明する（なお、
ここで、Ｈは１６進数を示すものとする）。

【００１５】上記の増設メモリ領域は、例えば、アドレ
ス２３〜２０までを一枚目のメモリボードについては０
００１、二枚目のメモリボードについては００１０とす
ることによって表される。

【００１６】一枚目のメモリボードでは、入力信号Ｉは
本体システム（例えば、ＣＰＵ）から与えられる（以下
この入力信号を本体入力信号という）。この本体入力信
号は、一枚目の増設メモリボードがアクセスされた際、
アクティブ“１”となるように設定される。従って、一
枚目のメモリボードがアクセスされると、第１のレジス
タ１ではアドレスをスルーで通過させることになり、
この結果、第１のコンパレータ５において、アドレス
の上位ビットとバンクアドレス設定値とが一致するこ
とになる。これによって、第１のコンパレータ５からは
メモリセレクト信号が送出され、つまり、メモリセレ
クト信号がアクティブとなって、この結果、ＣＰＵに
よるメモリボード上のメモリアクセスが可能となる。

【００１７】第１のレジスタ１では、メモリアクセスが
完了すると、つまり、本体入力信号が“０”になると、
それまでアクセスしていたバンクアドレス、つまり、ア
ドレスをラッチして保持する。

【００１８】上述したように、第２のレジスタ３では加
算信号をラッチタイミング信号（丸１０）によって保
持する。第２のレジスタ３からのラッチ信号は次のメ
モリバンクアドレスとして用いられることになり、第２
のコンパレータ６でラッチ信号とアドレスとが比較
され、不一致の場合、第２のコンパレータ６ではラッチ
信号を次バンクメモリセレクト信号として送出し、
この次バンクメモリセレクト信号が出力信号II（つま
り、入力信号Ｉ）として次メモリボードに与えられるこ
とになる。

【００１９】このようにして、複数のメモリボードをカ
スケード接続して増設されるメモリ領域についてアドレ
スの低い順に順次メモリアクセスを行うことによってバ
ンクアドレスを重複することなく設定することができ
る。

【００２０】

【発明の効果】以上説明したように、本発明では各増設
メモリボードにメモリバンクアドレス設定回路を配置し
て、複数枚のメモリボードをカスケード接続するように
したから、複数の増設メモリボードのバンクアドレスを
メモリアクセスした際自動的に設定することができ、こ
の結果、バンクアドレス設定が容易でしかも誤設定を防
止できるという効果がある。

【図面の簡単な説明】

【図１】増設メモリボードをカスケード接続した状態で
示す図である。

【図２】本発明による増設メモリバンク自動設定方式の
一実施例を説明するためのブロック図である。

【図３】メモリマップの一例を説明するための図であ
る。

【符号の説明】

１ 第１のレジスタ ２ 加算器（アダー） ３ 第２のレジスタ ４ ＡＮＤゲート ５ 第１のコンパレータ ６ 第２のコンパレータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置に接続される増設メモリボ
   ードをアクセスする際に用いられ、前記情報処理装置に
   は複数の増設メモリボードが順次カスケード接続され、
   前記増設メモリボードのおのおのは、前記情報処理装置
   からの指示アドレス及びアクセス要求を受け、メモリバ
   ンクアドレスを設定する第１の手段と、該設定アドレス
   と前記指示アドレスに基づいてアクセス許可信号を生成
   する第２の手段と、前記設定アドレスに基づいて次アド
   レスを設定する第３の手段と、該次アドレスと前記指示
   アドレスによって次段の増設メモリボードに対して前記
   次アドレスを前記指示アドレスとして送出するか否かを
   決定する第４の手段とを有することを特徴とする増設メ
   モリバンク自動設定方式。
2. 【請求項２】 請求項１に記載された増設メモリバンク
   自動設定方式において、前記第１の手段は、前記アクセ
   ス要求を受けた際前記指示アドレスをラッチして前記設
   定アドレスとして出力し、前記第２の手段は、前記指示
   アドレスと前記設定アドレスとが一致した際前記アクセ
   ス許可信号を生成するようにしたことを特徴とする増設
   メモリバンク自動設定方式。
3. 【請求項３】 請求項１に記載された増設メモリバンク
   自動設定方式において、前記第３の手段は、前記設定ア
   ドレスに＋１加算して前記次アドレスを生成して、メモ
   リアクセスを示すラッチタイミング信号によって前記次
   アドレスをラッチして出力し、前記第４の手段は、前記
   指示アドレスと前記次アドレスが不一致の際前記次アド
   レスを送出するようにしたことを特徴とする増設メモリ
   ボード自動設定方式。