JPH0518312B2 - - Google Patents
Info
- Publication number
- JPH0518312B2 JPH0518312B2 JP59117760A JP11776084A JPH0518312B2 JP H0518312 B2 JPH0518312 B2 JP H0518312B2 JP 59117760 A JP59117760 A JP 59117760A JP 11776084 A JP11776084 A JP 11776084A JP H0518312 B2 JPH0518312 B2 JP H0518312B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- vertical
- synchronization signal
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Computer Display Output (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、映像信号記録装置に関し、特にた
とえばテレビジヨン受像機やビデオテープレコー
ダにおいて、メモリを用いて映像を１ないし数フ
イールド記録するような映像信号記録装置の改良
に関する。
とえばテレビジヨン受像機やビデオテープレコー
ダにおいて、メモリを用いて映像を１ないし数フ
イールド記録するような映像信号記録装置の改良
に関する。
［従来技術］
従来、上記のごとく映像信号を記録する装置と
しては、複合映像信号をそのまま、あるいはＡ／
Ｄ変換器を用いてデイジタル信号として記録する
ものがあつた。しかしながら、複合映像信号は、
第１図に示すように水平同期信号および垂直同期
信号を含み、メモリに記録する場合において、水
平、垂直同期信号の区間に相当する時間、あるい
は同期信号のレベルに相当する記録信号レベルの
範囲だけ余分のメモリ量を必要としていた。これ
に対し、同期信号の部分を記録せずメモリ使用量
の低減を行なう方法が提案されているが、この方
法では、再生時において、再生された映像信号に
同期信号を発生、付加する回路が新たに必要とな
り、装置が複雑かつ高価となる欠点があつた。
しては、複合映像信号をそのまま、あるいはＡ／
Ｄ変換器を用いてデイジタル信号として記録する
ものがあつた。しかしながら、複合映像信号は、
第１図に示すように水平同期信号および垂直同期
信号を含み、メモリに記録する場合において、水
平、垂直同期信号の区間に相当する時間、あるい
は同期信号のレベルに相当する記録信号レベルの
範囲だけ余分のメモリ量を必要としていた。これ
に対し、同期信号の部分を記録せずメモリ使用量
の低減を行なう方法が提案されているが、この方
法では、再生時において、再生された映像信号に
同期信号を発生、付加する回路が新たに必要とな
り、装置が複雑かつ高価となる欠点があつた。
［発明の概要］
この発明は、上記のような従来のものの欠点を
除去するためになされたもので、メモリのアドレ
ス入力を２組に分離し、それぞれのアドレス入力
に接続されメモリの記憶場所を指定するアドレス
カウンタを設置し、上記アドレスカウンタによつ
て同時に同期信号をも発生させることにより、簡
単かつ安価な映像信号記録装置を提供せんとする
ことを目的としている。
除去するためになされたもので、メモリのアドレ
ス入力を２組に分離し、それぞれのアドレス入力
に接続されメモリの記憶場所を指定するアドレス
カウンタを設置し、上記アドレスカウンタによつ
て同時に同期信号をも発生させることにより、簡
単かつ安価な映像信号記録装置を提供せんとする
ことを目的としている。
この発明の上述の目的およびその他の目的と特
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
［発明の実施例］
第２図はこの発明の一実施例を示す概略ブロツ
ク図である。図において、入力端子１には、記録
すべき複合映像信号ａが与えられる。この複合映
像信号ａは、同期信号分離回路２に与えられる。
同期信号分離回路２は、与えられた複合映像信号
ａを、同期信号を含まない映像信号ｂと、水平同
期信号ｃと、垂直同期信号ｄとに分離するための
回路である。映像信号ｂは、映像信号メモリ３に
与えられる。この映像信号メモリ３は、上記映像
信号ｂをデイジタル信号に変換するためのＡ／Ｄ
変換器３１と、このＡ／Ｄ変換器３１のデイジタ
ル映像信号出力を記憶するメモリ３２と、メモリ
３２から読出されたデイジタル映像信号をアナロ
グ映像信号に変換するためのＤ／Ａ変換器３３と
を含む。メモリ３２は、水平アドレスカウンタ４
および垂直アドレスカウンタ５から与えられる水
平アドレスA0および垂直アドレスA1によつてそ
のアドレスが指定される。水平アドレスカウンタ
４は、クロツク発生回路６から発生されるクロツ
クをカウントすることによつて水平アドレスを発
生する。また、垂直アドレスカウンタ５は、水平
アドレスカウンタ４のオーバフロー信号ｈをカウ
ントすることによつて垂直アドレスを発生する。
映像信号メモリ３の出力すなわち同期信号を含ま
ないアナログ映像信号ｇは、再生同期信号付加回
路７に与えられる。また、再生同期信号付加回路
７には、再生同期信号発生回路８から再生水平同
期信号ｊおよび再生垂直同期信号ｋが与えられ
る。再生同期信号付加回路７は、映像信号ｇに再
生水平同期信号ｊおよび再生垂直同期信号ｋを付
加して複合同期信号ｌを発生するための回路であ
る。この複合映像信号ｌは、出力端子９から出力
される。
ク図である。図において、入力端子１には、記録
すべき複合映像信号ａが与えられる。この複合映
像信号ａは、同期信号分離回路２に与えられる。
同期信号分離回路２は、与えられた複合映像信号
ａを、同期信号を含まない映像信号ｂと、水平同
期信号ｃと、垂直同期信号ｄとに分離するための
回路である。映像信号ｂは、映像信号メモリ３に
与えられる。この映像信号メモリ３は、上記映像
信号ｂをデイジタル信号に変換するためのＡ／Ｄ
変換器３１と、このＡ／Ｄ変換器３１のデイジタ
ル映像信号出力を記憶するメモリ３２と、メモリ
３２から読出されたデイジタル映像信号をアナロ
グ映像信号に変換するためのＤ／Ａ変換器３３と
を含む。メモリ３２は、水平アドレスカウンタ４
および垂直アドレスカウンタ５から与えられる水
平アドレスA0および垂直アドレスA1によつてそ
のアドレスが指定される。水平アドレスカウンタ
４は、クロツク発生回路６から発生されるクロツ
クをカウントすることによつて水平アドレスを発
生する。また、垂直アドレスカウンタ５は、水平
アドレスカウンタ４のオーバフロー信号ｈをカウ
ントすることによつて垂直アドレスを発生する。
映像信号メモリ３の出力すなわち同期信号を含ま
ないアナログ映像信号ｇは、再生同期信号付加回
路７に与えられる。また、再生同期信号付加回路
７には、再生同期信号発生回路８から再生水平同
期信号ｊおよび再生垂直同期信号ｋが与えられ
る。再生同期信号付加回路７は、映像信号ｇに再
生水平同期信号ｊおよび再生垂直同期信号ｋを付
加して複合同期信号ｌを発生するための回路であ
る。この複合映像信号ｌは、出力端子９から出力
される。
一方、同期信号分離回路２で分離された水平同
期信号ｃおよび垂直同期信号ｄは、アドレスカウ
ンタ制御回路１０に与えられる。このアドレスカ
ウンタ制御回路１０は、切換回路１０１と、２つ
の遅延回路１０２および１０３とを含む。切換回
路１０１は、端子ｍ，ｎおよびｏを有する切換ス
イツチと、端子ｐ，ｑおよびｒを有する切換スイ
ツチとを含む。端子ｍには、水平同期信号ｃが与
えられ、端子ｎには再生水平同期信号ｊが与えら
れ、端子ｏは遅延回路１０２に接続される。ま
た、端子ｐには垂直同期信号ｄが与えられ、端子
ｑには再生垂直同期信号ｋが与えられ、端子ｒは
遅延回路１０３に接続される。これら２つの切換
スイツチは、入力端子１１から入力される切換信
号に応答して切換えられる。すなわち、端子ｏは
端子ｍ，ｎのいずれかに接続され、端子ｒは端子
ｐ，ｑのいずれかに接続される。遅延回路１０２
の出力ｅおよび遅延回路１０３の出力ｆは、それ
ぞれ、水平アドレスカウンタ４および垂直アドレ
スカウンタ５にリセツトパルスとして与えられ
る。前記再生同期信号発生回路８は、２つの遅延
回路８１および８２と、２つの単パルス発生回路
８３および８４とを含む。遅延回路８１および８
２には、それぞれ、水平アドレスカウンタ４およ
び垂直アドレスカウンタ５からのオーバフロー信
号ｈおよびｉが与えられる。遅延回路８１および
８２の出力は、それぞれ、単パルス発生回路８３
および８４に与えられる。単パルス発生回路８３
および８４は、前述の再生水平同期信号ｊおよび
再生垂直同期信号ｋを出力する。
期信号ｃおよび垂直同期信号ｄは、アドレスカウ
ンタ制御回路１０に与えられる。このアドレスカ
ウンタ制御回路１０は、切換回路１０１と、２つ
の遅延回路１０２および１０３とを含む。切換回
路１０１は、端子ｍ，ｎおよびｏを有する切換ス
イツチと、端子ｐ，ｑおよびｒを有する切換スイ
ツチとを含む。端子ｍには、水平同期信号ｃが与
えられ、端子ｎには再生水平同期信号ｊが与えら
れ、端子ｏは遅延回路１０２に接続される。ま
た、端子ｐには垂直同期信号ｄが与えられ、端子
ｑには再生垂直同期信号ｋが与えられ、端子ｒは
遅延回路１０３に接続される。これら２つの切換
スイツチは、入力端子１１から入力される切換信
号に応答して切換えられる。すなわち、端子ｏは
端子ｍ，ｎのいずれかに接続され、端子ｒは端子
ｐ，ｑのいずれかに接続される。遅延回路１０２
の出力ｅおよび遅延回路１０３の出力ｆは、それ
ぞれ、水平アドレスカウンタ４および垂直アドレ
スカウンタ５にリセツトパルスとして与えられ
る。前記再生同期信号発生回路８は、２つの遅延
回路８１および８２と、２つの単パルス発生回路
８３および８４とを含む。遅延回路８１および８
２には、それぞれ、水平アドレスカウンタ４およ
び垂直アドレスカウンタ５からのオーバフロー信
号ｈおよびｉが与えられる。遅延回路８１および
８２の出力は、それぞれ、単パルス発生回路８３
および８４に与えられる。単パルス発生回路８３
および８４は、前述の再生水平同期信号ｊおよび
再生垂直同期信号ｋを出力する。
第３図は第２図に示す回路の各部における信号
（特に、信号ａ，ｂ，ｃ，ｅ，ｇ，ｈ，ｊおよび
ｌ）を示す波形図である。以下、この第３図を参
照して、第２図の実施例の動作を説明する。
（特に、信号ａ，ｂ，ｃ，ｅ，ｇ，ｈ，ｊおよび
ｌ）を示す波形図である。以下、この第３図を参
照して、第２図の実施例の動作を説明する。
まず、映像信号の記録時における動作を説明す
る。この場合、入力端子１から入力された複合映
像信号ａは、同期信号分離回路２により水平、垂
直同期信号が除かれた映像信号ｂとなつて映像信
号メモリ３に入力される。映像信号メモリ３で
は、入力された映像信号ｂはＡ／Ｄ変換器３１に
よりデイジタル信号に変換され、メモリ３２に入
力される。一方、同期信号分離回路２で分離され
た水平同期信号ｃおよび垂直同期信号ｄは、アド
レスカウンタ制御回路１０に入力され、記録時に
は切換回路１０１は、それぞれ端子ｍとｏ、端子
ｐとｒが接続されているため、遅延回路１０２お
よび１０３に導かれる。そして、一定時間の遅延
の後に水平アドレスカウンタ４および垂直アドレ
スカウンタ５のリセツト入力Ｒに入力される。水
平アドレスカウンタ４は、遅延された水平同期信
号ｅによりリセツトされた後、クロツク信号発生
回路６の信号をカウントし、カウント値を水平ア
ドレス信号A0として出力する。また、垂直アド
レスカウンタ５は、遅延された垂直同期信号ｆに
よりリセツトされた後、水平アドレスカウンタ４
のオーバフロー信号ｈをカウントし、カウント値
を垂直アドレス信号A1として出力する。水平ア
ドレスカウンタ４および垂直アドレスカウンタ５
は、オーバフローした後は、リセツトされるまで
カウント出力を行なわない。
る。この場合、入力端子１から入力された複合映
像信号ａは、同期信号分離回路２により水平、垂
直同期信号が除かれた映像信号ｂとなつて映像信
号メモリ３に入力される。映像信号メモリ３で
は、入力された映像信号ｂはＡ／Ｄ変換器３１に
よりデイジタル信号に変換され、メモリ３２に入
力される。一方、同期信号分離回路２で分離され
た水平同期信号ｃおよび垂直同期信号ｄは、アド
レスカウンタ制御回路１０に入力され、記録時に
は切換回路１０１は、それぞれ端子ｍとｏ、端子
ｐとｒが接続されているため、遅延回路１０２お
よび１０３に導かれる。そして、一定時間の遅延
の後に水平アドレスカウンタ４および垂直アドレ
スカウンタ５のリセツト入力Ｒに入力される。水
平アドレスカウンタ４は、遅延された水平同期信
号ｅによりリセツトされた後、クロツク信号発生
回路６の信号をカウントし、カウント値を水平ア
ドレス信号A0として出力する。また、垂直アド
レスカウンタ５は、遅延された垂直同期信号ｆに
よりリセツトされた後、水平アドレスカウンタ４
のオーバフロー信号ｈをカウントし、カウント値
を垂直アドレス信号A1として出力する。水平ア
ドレスカウンタ４および垂直アドレスカウンタ５
は、オーバフローした後は、リセツトされるまで
カウント出力を行なわない。
ここで、遅延回路１０２および１０３の遅延時
間を、水平同期信号ｃおよび垂直同期信号ｄより
映像信号ｂの開始するまでの時間に設定し、かつ
水平アドレスカウンタ４および垂直アドレスカウ
ンタ５のオーバフローするカウント値をオーバフ
ローが記録信号ｂの終了する時点で発生するよう
に設定すすれば、映像信号ｂの有効な期間でのみ
信号をメモリ３２に記録することができる。した
がつて、メモリ３２は同期信号を記憶する容量を
節約できる。
間を、水平同期信号ｃおよび垂直同期信号ｄより
映像信号ｂの開始するまでの時間に設定し、かつ
水平アドレスカウンタ４および垂直アドレスカウ
ンタ５のオーバフローするカウント値をオーバフ
ローが記録信号ｂの終了する時点で発生するよう
に設定すすれば、映像信号ｂの有効な期間でのみ
信号をメモリ３２に記録することができる。した
がつて、メモリ３２は同期信号を記憶する容量を
節約できる。
次に、再生時における動作を説明する。この場
合、メモリ３２から読出されたデイジタル信号が
Ａ／Ｄ変換器３３に入力され、再生映像信号ｇと
なつて出力される。また、水平アドレスカウンタ
４および垂直アドレスカウンタ５のオーバフロー
信号ｈおよびｉは、遅延回路８１および８２によ
り一定時間遅延された後、単パルス発生回路８３
および８４により水平同期信号ｃおよび垂直同期
信号ｄとそれぞれ同一のパルス長を有する再生水
平同期信号ｊおよび再生垂直同期信号ｋとなり、
再生同期信号付加回路７において再生映像信号ｇ
に付加され、出力端子９へ再生複合映像信号ｌを
出力する。一方、再生水平同期信号ｊおよび再生
垂直同期信号ｋは、アドレスカウンタ制御回路１
０に入力され、再生時に切換回路１０１はそれぞ
れ端子ｎとｏおよび端子ｑとｒが接続されている
ため、遅延回路１０２および１０３に導かれる。
そして、一定時間の遅延の後に水平および垂直ア
ドレスカウンタ４および５のリセツト入力Ｒに入
力される。水平および垂直アドレスカウンタ４お
よび５の動作は記録時と同じである。
合、メモリ３２から読出されたデイジタル信号が
Ａ／Ｄ変換器３３に入力され、再生映像信号ｇと
なつて出力される。また、水平アドレスカウンタ
４および垂直アドレスカウンタ５のオーバフロー
信号ｈおよびｉは、遅延回路８１および８２によ
り一定時間遅延された後、単パルス発生回路８３
および８４により水平同期信号ｃおよび垂直同期
信号ｄとそれぞれ同一のパルス長を有する再生水
平同期信号ｊおよび再生垂直同期信号ｋとなり、
再生同期信号付加回路７において再生映像信号ｇ
に付加され、出力端子９へ再生複合映像信号ｌを
出力する。一方、再生水平同期信号ｊおよび再生
垂直同期信号ｋは、アドレスカウンタ制御回路１
０に入力され、再生時に切換回路１０１はそれぞ
れ端子ｎとｏおよび端子ｑとｒが接続されている
ため、遅延回路１０２および１０３に導かれる。
そして、一定時間の遅延の後に水平および垂直ア
ドレスカウンタ４および５のリセツト入力Ｒに入
力される。水平および垂直アドレスカウンタ４お
よび５の動作は記録時と同じである。
ここで、遅延回路１０２および１０３の遅延時
間を記録時と同様に水平同期信号ｃおよび垂直同
期信号ｄより映像信号ｂの開始するまでの時間に
設定し、さらに遅延回路８３および８４の遅延時
間をそれぞれ映像信号ｂの終了から次の水平同期
信号ｃおよび垂直同期信号ｄまでの時間に設定す
る。このようにすれば、再生水平同期信号ｊおよ
び再生垂直同期信号ｋから再生映像信号ｇの開始
までの時間は水平同期信号ｃおよび垂直同期信号
ｄから映像信号ｂの開始までの時間に等しくな
り、再生映像信号ｇの終了から次の再生水平同期
信号ｊおよび再生垂直同期信号ｋまでの時間は映
像信号ｂの終了から次の水平および垂直同期信号
ｃおよびｄまでの時間に等しくなり、再生水平同
期信号ｊおよび再生垂直同期信号ｋの周期は水平
同期信号ｃおよび垂直同期信号ｄの周期に等しく
なる。したがつて、再生された複合映像信号ｌ
は、複合映像信号ａと等しい信号となる。
間を記録時と同様に水平同期信号ｃおよび垂直同
期信号ｄより映像信号ｂの開始するまでの時間に
設定し、さらに遅延回路８３および８４の遅延時
間をそれぞれ映像信号ｂの終了から次の水平同期
信号ｃおよび垂直同期信号ｄまでの時間に設定す
る。このようにすれば、再生水平同期信号ｊおよ
び再生垂直同期信号ｋから再生映像信号ｇの開始
までの時間は水平同期信号ｃおよび垂直同期信号
ｄから映像信号ｂの開始までの時間に等しくな
り、再生映像信号ｇの終了から次の再生水平同期
信号ｊおよび再生垂直同期信号ｋまでの時間は映
像信号ｂの終了から次の水平および垂直同期信号
ｃおよびｄまでの時間に等しくなり、再生水平同
期信号ｊおよび再生垂直同期信号ｋの周期は水平
同期信号ｃおよび垂直同期信号ｄの周期に等しく
なる。したがつて、再生された複合映像信号ｌ
は、複合映像信号ａと等しい信号となる。
［発明の効果］
以上のように、この発明によれば、映像信号メ
モリのアドレス入力を２組に分離し、メモリの記
憶、読出位置を指定するアドレスカウンタを用い
て再生時の水平、垂直同期信号を作成するように
したので、特別な同期信号発生回路を用いること
なく映像信号のみをメモリに記憶させることがで
き、回路構成を簡単かつ安価にできるとともにメ
モリの容量を少なくすることができる。
モリのアドレス入力を２組に分離し、メモリの記
憶、読出位置を指定するアドレスカウンタを用い
て再生時の水平、垂直同期信号を作成するように
したので、特別な同期信号発生回路を用いること
なく映像信号のみをメモリに記憶させることがで
き、回路構成を簡単かつ安価にできるとともにメ
モリの容量を少なくすることができる。
第１図は複合映像信号の波形図である。第２図
はこの発明の一実施例を示す概略ブロツク図であ
る。第３図は第２図の装置の各部の信号の波形図
である。 図において、１は入力端子、２は同期信号分離
回路、３は映像信号メモリ、４は水平アドレスカ
ウンタ、５は垂直アドレスカウンタ、６はクロツ
ク発生回路、７は再生同期信号付加回路、８は再
生同期信号発生回路、１０はアドレスカウンタ制
御回路を示す。
はこの発明の一実施例を示す概略ブロツク図であ
る。第３図は第２図の装置の各部の信号の波形図
である。 図において、１は入力端子、２は同期信号分離
回路、３は映像信号メモリ、４は水平アドレスカ
ウンタ、５は垂直アドレスカウンタ、６はクロツ
ク発生回路、７は再生同期信号付加回路、８は再
生同期信号発生回路、１０はアドレスカウンタ制
御回路を示す。
Claims (1)
- 【特許請求の範囲】 １ 記録すべき複合映像信号を入力するための複
合映像信号入力手段と、 前記複合映像信号を映像信号と水平同期信号と
垂直同期信号とに分離する信号分離手段と、 水平および垂直アドレス信号によつて指定され
た記憶場所に、前記信号分離手段によつて分離さ
れた映像信号を記録する映像信号メモリと、 前記映像信号メモリの記憶場所を指定するため
の水平アドレス信号および垂直アドレス信号を発
生する水平および垂直アドレスカウンタとを含
み、 前記水平および垂直アドレスカウンタは、水平
アドレスカウント状態を示す水平カウント状態信
号および垂直アドレスカウント状態を示す垂直カ
ウント状態信号をそれぞれ出力し、 前記水平および垂直アドレスカウンタからそれ
ぞれ出力される水平カウント状態信号および垂直
カウント状態信号に応答して、再生水平同期信号
および再生垂直同期信号を発生する再生同期信号
発生手段と、 前記再生水平同期信号および再生垂直同期信号
を前記映像信号メモリから読出された映像信号に
付加する再生同期信号付加手段と、 記録時には前記信号分離手段によつて分離され
た水平同期信号および垂直同期信号に同期して、
再生時には前記再生水平同期信号および再生垂直
同期信号に同期して、前記水平および垂直アドレ
スカウンタを制御するアドレスカウンタ制御手段
とを含む、映像信号記録装置。 ２ 前記水平アドレスカウンタは、水平アドレス
信号の発生のためのカウント動作におけるオーバ
フロー信号を前記水平カウント状態信号として出
力し、 前記垂直アドレスカウンタは、垂直アドレス信
号の発生のためのカウント動作におけるオーバー
フロー信号を前記垂直カウント状態信号として出
力し、 前記再生同期信号発生手段は、前記水平アドレ
スカウンタおよび垂直アドレスカウンタから出力
される２つのオーバーフロー信号にそれぞれ応答
して、前記水平アドレスカウンタおよび垂直アド
レスカウンタにおけるそれぞれのオーバーフロー
発生から一定時間後に前記再生水平同期信号およ
び再生垂直同期信号を発生する、特許請求の範囲
第１項記載の映像信号記録装置。 ３ 前記アドレスカウンタ制御手段は、記録時に
は前記信号分離手段によつて分離された水平同期
信号および垂直同期信号によつて、再生時には前
記再生水平同期信号および再生垂直同期信号に応
答して、一定時間後に前記水平アドレスカウンタ
および垂直アドレスカウンタをリセツトするアド
レスカウンタリセツト手段を含む、特許請求の範
囲第１項または第２項に記載の映像信号記録装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117760A JPS60261265A (ja) | 1984-06-07 | 1984-06-07 | 映像信号記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117760A JPS60261265A (ja) | 1984-06-07 | 1984-06-07 | 映像信号記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60261265A JPS60261265A (ja) | 1985-12-24 |
| JPH0518312B2 true JPH0518312B2 (ja) | 1993-03-11 |
Family
ID=14719642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117760A Granted JPS60261265A (ja) | 1984-06-07 | 1984-06-07 | 映像信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261265A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2507319B2 (ja) * | 1986-04-23 | 1996-06-12 | 株式会社日立製作所 | ビデオメモリ |
| JPS6350280A (ja) * | 1986-08-20 | 1988-03-03 | Fanuc Ltd | 画像取込装置 |
| JPH07236117A (ja) * | 1994-02-24 | 1995-09-05 | Nec Corp | 画像処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833379A (ja) * | 1981-08-21 | 1983-02-26 | Sanyo Electric Co Ltd | 静止画記録装置 |
-
1984
- 1984-06-07 JP JP59117760A patent/JPS60261265A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60261265A (ja) | 1985-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043707B2 (ja) | 位相変換装置 | |
| EP0411906A2 (en) | Still/moving picture selection control circuit for video phone system | |
| JPH0340579A (ja) | 映像信号変換回路 | |
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| US3666880A (en) | Circuit arrangement for the correction of time errors in electrical signals received from an information carrier | |
| JPH0518312B2 (ja) | ||
| US4825303A (en) | Compressed audio silencing | |
| JPS6128188B2 (ja) | ||
| JP3127621B2 (ja) | 映像信号再生装置 | |
| JP3636039B2 (ja) | 音声映像記録再生装置 | |
| JPS59193680A (ja) | テレビ放送方式の自動判別方式 | |
| JPH04109782A (ja) | 画像信号処理装置 | |
| US4885642A (en) | Method and apparatus for digitally recording and reproducing a color video signal for a SECAM system | |
| JPS61156977A (ja) | 同期信号抽出回路 | |
| JPS6012870A (ja) | 垂直同期分離装置 | |
| JP3182176B2 (ja) | カメラ一体型ビデオテープレコーダ | |
| JP2517060B2 (ja) | 映像信号処理装置 | |
| SU1042073A1 (ru) | Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи | |
| JP2638657B2 (ja) | ディジタルオーディオテープレコーダ | |
| JPS579184A (en) | Magnetic picture recording and reproducing device | |
| JPS62264782A (ja) | 磁気記録再生装置 | |
| JPH0424779B2 (ja) | ||
| JPS5623083A (en) | Still picture recording device | |
| JPS5822807B2 (ja) | メモリ装置 | |
| JPS6315652B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |