JPH05190686A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05190686A JPH05190686A JP144592A JP144592A JPH05190686A JP H05190686 A JPH05190686 A JP H05190686A JP 144592 A JP144592 A JP 144592A JP 144592 A JP144592 A JP 144592A JP H05190686 A JPH05190686 A JP H05190686A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- thin film
- polycrystalline silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 140
- 239000010408 film Substances 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 239000002184 metal Substances 0.000 abstract description 18
- 229910052681 coesite Inorganic materials 0.000 abstract description 11
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 229910052682 stishovite Inorganic materials 0.000 abstract description 11
- 229910052905 tridymite Inorganic materials 0.000 abstract description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000010354 integration Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 第２多結晶シリコン層と金属配線層との直接
接続を可能ならしめ、素子の占有面積を大幅に低減と、
良好な電気的接続とを両立した、高信頼性を有する半導
体装置を提供する。 【構成】 金属層からなる第３配線層９が、ＳｉＯ２膜
７に形成されたコンタクト・ホ−ル８を介して第２の多
結晶シリコン層からなる第２配線層６に接続され、さら
に、ＳｉＯ２膜４内の前記コンタクト・ホ−ル８の直下
に形成されたスル−・ホ−ル５を介し、前記スル−・ホ
−ル５に対してオ−バ−サイズに配設された第１の多結
晶シリコン層３に接続し構成する。
接続を可能ならしめ、素子の占有面積を大幅に低減と、
良好な電気的接続とを両立した、高信頼性を有する半導
体装置を提供する。 【構成】 金属層からなる第３配線層９が、ＳｉＯ２膜
７に形成されたコンタクト・ホ−ル８を介して第２の多
結晶シリコン層からなる第２配線層６に接続され、さら
に、ＳｉＯ２膜４内の前記コンタクト・ホ−ル８の直下
に形成されたスル−・ホ−ル５を介し、前記スル−・ホ
−ル５に対してオ−バ−サイズに配設された第１の多結
晶シリコン層３に接続し構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、より
詳しくは多層配線層相互の接続構造に関する。
詳しくは多層配線層相互の接続構造に関する。
【０００２】
【従来の技術】最近の半導体集積回路の高速化、高集積
化に伴い、半導体集積回路においては、多層配線が多く
採用されている。
化に伴い、半導体集積回路においては、多層配線が多く
採用されている。
【０００３】この種の半導体装置の一般的な構造例を図
２に示す。
２に示す。
【０００４】図２において、半導体装置は、半導体基板
１上にＳｉＯ２膜２を介して形成された第１の多結晶シ
リコン層からなる第１配線層１２と第２の多結晶シリコ
ン層からなる第２配線層６と金属層からなる第３配線層
９とから構成されている。なお、図中、４と７は層間絶
縁膜をなすＳｉＯ２膜である。
１上にＳｉＯ２膜２を介して形成された第１の多結晶シ
リコン層からなる第１配線層１２と第２の多結晶シリコ
ン層からなる第２配線層６と金属層からなる第３配線層
９とから構成されている。なお、図中、４と７は層間絶
縁膜をなすＳｉＯ２膜である。
【０００５】ここで、第２の多結晶シリコン層からなる
第２配線層６は、ＳｉＯ２膜４に形成されたスル−・ホ
−ル１０を介して第１の多結晶シリコン層からなる第１
配線層１２に接続され、さらにＳｉＯ２膜４と７に形成
されたコンタクト・ホ−ル１１を介して金属層からなる
第３配線層９に接続されている。
第２配線層６は、ＳｉＯ２膜４に形成されたスル−・ホ
−ル１０を介して第１の多結晶シリコン層からなる第１
配線層１２に接続され、さらにＳｉＯ２膜４と７に形成
されたコンタクト・ホ−ル１１を介して金属層からなる
第３配線層９に接続されている。
【０００６】このように、従来の半導体装置において
は、第２の多結晶シリコン層からなる第２配線層６と金
属層からなる第３配線層９とは直接に接続できなかっ
た。
は、第２の多結晶シリコン層からなる第２配線層６と金
属層からなる第３配線層９とは直接に接続できなかっ
た。
【０００７】これは、第２の多結晶シリコン層からなる
第２配線層６を、ＳｉＯ２膜４および７に形成したコン
タクト・ホ−ルを介して金属層からなる第３配線層９に
直接接続した場合には、通常、第２配線層をなす第２の
多結晶シリコン層６は約５００〜２０００Åと薄膜であ
るため、コンタクト・ホ−ル形成時にＳｉＯ２膜４およ
び７のオ−バ−・エッチングにより、この第２配線層を
なす第２の多結晶シリコン層６がエッチングされてしま
い、コンタクト・ホ−ル内の多結晶シリコン層は消失て
しまい、第２の多結晶シリコン層からなる第２配線層６
と金属層からなる第３配線層９との電気的接続ができな
いという問題点があるためである。
第２配線層６を、ＳｉＯ２膜４および７に形成したコン
タクト・ホ−ルを介して金属層からなる第３配線層９に
直接接続した場合には、通常、第２配線層をなす第２の
多結晶シリコン層６は約５００〜２０００Åと薄膜であ
るため、コンタクト・ホ−ル形成時にＳｉＯ２膜４およ
び７のオ−バ−・エッチングにより、この第２配線層を
なす第２の多結晶シリコン層６がエッチングされてしま
い、コンタクト・ホ−ル内の多結晶シリコン層は消失て
しまい、第２の多結晶シリコン層からなる第２配線層６
と金属層からなる第３配線層９との電気的接続ができな
いという問題点があるためである。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
ような従来の半導体装置においては、第２の多結晶シリ
コン層からなる第２配線層６と金属層からなる第３配線
層９との電気的接続の問題は回避できたが、第２の多結
晶シリコン層からなる第２配線層６は、ＳｉＯ２膜４に
形成されたスル−・ホ−ル１０を介して第１の多結晶シ
リコン層からなる第１配線層１２に接続され、さらにＳ
ｉＯ２膜４と７に形成されたコンタクト・ホ−ル１１を
介して金属層からなる第３配線層９に接続されるため、
素子の占有面積が大きくなってしまい、半導体装置の高
集積化の障害となっていた。
ような従来の半導体装置においては、第２の多結晶シリ
コン層からなる第２配線層６と金属層からなる第３配線
層９との電気的接続の問題は回避できたが、第２の多結
晶シリコン層からなる第２配線層６は、ＳｉＯ２膜４に
形成されたスル−・ホ−ル１０を介して第１の多結晶シ
リコン層からなる第１配線層１２に接続され、さらにＳ
ｉＯ２膜４と７に形成されたコンタクト・ホ−ル１１を
介して金属層からなる第３配線層９に接続されるため、
素子の占有面積が大きくなってしまい、半導体装置の高
集積化の障害となっていた。
【０００９】そこで、本発明はこのような問題点を解決
するものであり、その目的とするところは、第２の多結
晶シリコン層からなる第２配線層と金属層からなる第３
配線層との直接接続を可能ならしめ、素子の占有面積の
大幅な低減と、良好な電気的接続とを両立した、高信頼
性を有する半導体装置を提供するところにある。
するものであり、その目的とするところは、第２の多結
晶シリコン層からなる第２配線層と金属層からなる第３
配線層との直接接続を可能ならしめ、素子の占有面積の
大幅な低減と、良好な電気的接続とを両立した、高信頼
性を有する半導体装置を提供するところにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の主表面上に、少なくとも３層以上の配線層
を有し、少なくとも第２層目配線層以上の配線層に薄膜
配線層を有する半導体装置において、前記薄膜配線層の
上層に配設された第３配線層が、前記薄膜配線層と前記
第３配線層との層間絶縁膜に形成された第１開孔部を介
し、前記薄膜配線層に接続され、かつ、前記薄膜配線層
の下層に配設された第１配線層と前記薄膜配線層との層
間絶縁膜内の前記第１開孔部の直下に形成された第２開
孔部を介し、前記第２開孔部の直下に前記第２開孔部に
対してオ−バ−サイズに配設された第１配線層に接続さ
れてなることを特徴とする。
半導体基板の主表面上に、少なくとも３層以上の配線層
を有し、少なくとも第２層目配線層以上の配線層に薄膜
配線層を有する半導体装置において、前記薄膜配線層の
上層に配設された第３配線層が、前記薄膜配線層と前記
第３配線層との層間絶縁膜に形成された第１開孔部を介
し、前記薄膜配線層に接続され、かつ、前記薄膜配線層
の下層に配設された第１配線層と前記薄膜配線層との層
間絶縁膜内の前記第１開孔部の直下に形成された第２開
孔部を介し、前記第２開孔部の直下に前記第２開孔部に
対してオ−バ−サイズに配設された第１配線層に接続さ
れてなることを特徴とする。
【００１１】
【作用】このように、本発明によれば、薄膜配線層とそ
の上層に配設された第３配線層との接続部を、第３配線
層と、前記薄膜配線層と前記第３配線層との層間絶縁膜
に形成された第１開孔部と、前記薄膜配線層と、前記薄
膜配線層の下層に配設された第１配線層と前記薄膜配線
層との層間絶縁膜内の前記第１開孔部の直下に形成され
た第２開孔部と、前記第２開孔部の直下に前記第２開孔
部に対してオ−バ−サイズに配設された第１配線層とか
ら構成してなることから、薄膜配線層と第３配線層との
直接接続が可能である。
の上層に配設された第３配線層との接続部を、第３配線
層と、前記薄膜配線層と前記第３配線層との層間絶縁膜
に形成された第１開孔部と、前記薄膜配線層と、前記薄
膜配線層の下層に配設された第１配線層と前記薄膜配線
層との層間絶縁膜内の前記第１開孔部の直下に形成され
た第２開孔部と、前記第２開孔部の直下に前記第２開孔
部に対してオ−バ−サイズに配設された第１配線層とか
ら構成してなることから、薄膜配線層と第３配線層との
直接接続が可能である。
【００１２】
【実施例】以下、本発明の代表的な実施例を図面を用い
て具体的に説明する。
て具体的に説明する。
【００１３】図１は、本発明の一実施例を示す半導体装
置の断面図である。また、図３は、図１において線ａ−
ａに沿って切断された半導体装置の断面図である。な
お、それぞれの図において、１〜４、６、７、９は上記
図２の従来の半導体装置と全く同一のものである。
置の断面図である。また、図３は、図１において線ａ−
ａに沿って切断された半導体装置の断面図である。な
お、それぞれの図において、１〜４、６、７、９は上記
図２の従来の半導体装置と全く同一のものである。
【００１４】図１において、半導体装置は、半導体基板
１上にＳｉＯ２膜２を介して膜厚が約３０００〜５００
０Åに形成された第１の多結晶シリコン層３と膜厚が約
５００〜２０００Åの薄膜に形成された第２の多結晶シ
リコン層からなる第２配線層６と膜厚が約５０００〜１
００００Åに形成された金属層からなる第３配線層９と
から構成されている。なお、図中、４と７は層間絶縁膜
をなすＳｉＯ２膜であり、膜厚がそれぞれ約１０００〜
５０００Å、および３０００〜１００００Åに形成され
ている。
１上にＳｉＯ２膜２を介して膜厚が約３０００〜５００
０Åに形成された第１の多結晶シリコン層３と膜厚が約
５００〜２０００Åの薄膜に形成された第２の多結晶シ
リコン層からなる第２配線層６と膜厚が約５０００〜１
００００Åに形成された金属層からなる第３配線層９と
から構成されている。なお、図中、４と７は層間絶縁膜
をなすＳｉＯ２膜であり、膜厚がそれぞれ約１０００〜
５０００Å、および３０００〜１００００Åに形成され
ている。
【００１５】ここで、金属層からなる第３配線層９は、
ＳｉＯ２膜７に形成されたコンタクト・ホ−ル８を介し
て第２の多結晶シリコン層からなる第２配線層６に接続
され、さらに、ＳｉＯ２膜４内の前記コンタクト・ホ−
ル８の直下に形成されたスル−・ホ−ル５を介し、前記
スル−・ホ−ル５に対してオ−バ−サイズに配設された
第１の多結晶シリコン層３に接続されている。
ＳｉＯ２膜７に形成されたコンタクト・ホ−ル８を介し
て第２の多結晶シリコン層からなる第２配線層６に接続
され、さらに、ＳｉＯ２膜４内の前記コンタクト・ホ−
ル８の直下に形成されたスル−・ホ−ル５を介し、前記
スル−・ホ−ル５に対してオ−バ−サイズに配設された
第１の多結晶シリコン層３に接続されている。
【００１６】上記実施例の構造によれば、第２の多結晶
シリコン層からなる薄膜第２配線層６と金属層からなる
第３配線層９との接続部を、前記金属層からなる第３配
線層９と、ＳｉＯ２膜７に形成されたコンタクト・ホ−
ル８と、前記第２の多結晶シリコン層からなる薄膜第２
配線層６と、ＳｉＯ２膜４内の前記コンタクト・ホ−ル
８の直下に形成されたスル−・ホ−ル５と、前記スル−
・ホ−ル５の直下に前記スル−・ホ−ル５に対してオ−
バ−サイズに配設された第１の多結晶シリコン層３とか
ら構成してなることから、第２の多結晶シリコン層から
なる薄膜第２配線層と金属層からなる第３配線層との直
接接続を可能ならしめ、素子の占有面積の大幅な低減
と、良好な電気的接続とを両立することが可能である。
シリコン層からなる薄膜第２配線層６と金属層からなる
第３配線層９との接続部を、前記金属層からなる第３配
線層９と、ＳｉＯ２膜７に形成されたコンタクト・ホ−
ル８と、前記第２の多結晶シリコン層からなる薄膜第２
配線層６と、ＳｉＯ２膜４内の前記コンタクト・ホ−ル
８の直下に形成されたスル−・ホ−ル５と、前記スル−
・ホ−ル５の直下に前記スル−・ホ−ル５に対してオ−
バ−サイズに配設された第１の多結晶シリコン層３とか
ら構成してなることから、第２の多結晶シリコン層から
なる薄膜第２配線層と金属層からなる第３配線層との直
接接続を可能ならしめ、素子の占有面積の大幅な低減
と、良好な電気的接続とを両立することが可能である。
【００１７】なお、上記実施例は、第１配線層、第２配
線層、第３配線層がそれぞれ多結晶シリコン層と金属層
とから構成されている場合について述べたが、これらの
配線層が３層配線以上で、その配線層の中に、例えば、
多結晶シリコン層、アモルファスシリコン層、金属層等
から選ばれてなる薄膜層を有する構成の半導体装置の場
合においても、本発明は有効である。
線層、第３配線層がそれぞれ多結晶シリコン層と金属層
とから構成されている場合について述べたが、これらの
配線層が３層配線以上で、その配線層の中に、例えば、
多結晶シリコン層、アモルファスシリコン層、金属層等
から選ばれてなる薄膜層を有する構成の半導体装置の場
合においても、本発明は有効である。
【００１８】以上、本発明を実施例に基いて説明した
が、本発明は上記実施例に限定されることなく、その要
旨を逸しない範囲で種々変更が可能であることは言うま
でもない。
が、本発明は上記実施例に限定されることなく、その要
旨を逸しない範囲で種々変更が可能であることは言うま
でもない。
【００１９】
【発明の効果】以上述べたように、本発明の半導体装置
によれば、薄膜配線層とその上層に配設された第３配線
層との接続部を、第３配線層と、前記薄膜配線層と前記
第３配線層との層間絶縁膜に形成された第１開孔部と、
前記薄膜配線層と、前記薄膜配線層の下層に配設された
第１配線層と前記薄膜配線層との層間絶縁膜内の前記第
１開孔部の直下に形成された第２開孔部と、前記第２開
孔部の直下に前記第２開孔部に対してオ−バ−サイズに
配設された第１配線層とから構成してなることから、薄
膜配線層と第３配線層との直接接続を可能ならしめ、素
子の占有面積の大幅な低減と、良好な電気的接続とを両
立することが可能である。
によれば、薄膜配線層とその上層に配設された第３配線
層との接続部を、第３配線層と、前記薄膜配線層と前記
第３配線層との層間絶縁膜に形成された第１開孔部と、
前記薄膜配線層と、前記薄膜配線層の下層に配設された
第１配線層と前記薄膜配線層との層間絶縁膜内の前記第
１開孔部の直下に形成された第２開孔部と、前記第２開
孔部の直下に前記第２開孔部に対してオ−バ−サイズに
配設された第１配線層とから構成してなることから、薄
膜配線層と第３配線層との直接接続を可能ならしめ、素
子の占有面積の大幅な低減と、良好な電気的接続とを両
立することが可能である。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】従来の半導体装置示す断面図である。
【図３】図１において線ａ−ａに沿って切断された半導
体装置の断面図である。
体装置の断面図である。
１ 半導体基板１ ２ ＳｉＯ２膜 ３ 多結晶シリコン層 ４ ＳｉＯ２膜 ５ スル−・ホ−ル ６ 多結晶シリコン層 ７ ＳｉＯ２膜 ８ コンタクト・ホ−ル ９ 金属層 １０ スル−・ホ−ル １１ コンタクト・ホ−ル １２ 多結晶シリコン層
Claims (1)
- 【請求項１】半導体基板の主表面上に、少なくとも３層
以上の配線層を有し、少なくとも第２層目配線層以上の
配線層に薄膜配線層を有する半導体装置において、 前記薄膜配線層の上層に配設された第３配線層が、 前記薄膜配線層と前記第３配線層との層間絶縁膜に形成
された第１開孔部を介し、前記薄膜配線層に接続され、 かつ、前記薄膜配線層の下層に配設された第１配線層と
前記薄膜配線層との層間絶縁膜内の前記第１開孔部の直
下に形成された第２開孔部を介し、前記第２開孔部の直
下に前記第２開孔部に対してオ−バ−サイズに配設され
た第１配線層に接続されてなることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP144592A JPH05190686A (ja) | 1992-01-08 | 1992-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP144592A JPH05190686A (ja) | 1992-01-08 | 1992-01-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190686A true JPH05190686A (ja) | 1993-07-30 |
Family
ID=11501642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP144592A Pending JPH05190686A (ja) | 1992-01-08 | 1992-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010083A (ja) * | 2007-06-27 | 2009-01-15 | Sanyo Electric Co Ltd | 配線構造およびその製造方法 |
-
1992
- 1992-01-08 JP JP144592A patent/JPH05190686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010083A (ja) * | 2007-06-27 | 2009-01-15 | Sanyo Electric Co Ltd | 配線構造およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| KR920020620A (ko) | 반도체 집적회로장치의 배선접속구조 및 그 제조방법 | |
| US6624514B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6849920B2 (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
| JPH0529483A (ja) | 半導体集積装置 | |
| JPH05190686A (ja) | 半導体装置 | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| JPH0621235A (ja) | 半導体装置 | |
| JP3124085B2 (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH06204345A (ja) | 半導体装置 | |
| JPS63255941A (ja) | 半導体集積回路 | |
| JPH0779137B2 (ja) | 半導体装置 | |
| JP2002151516A (ja) | 半導体装置及びその製造方法 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPH01152648A (ja) | 半導体装置 | |
| JPH09232430A (ja) | 半導体デバイスの配線形成方法及び配線構造 | |
| JPS61137343A (ja) | 多層配線 | |
| JPH07135249A (ja) | 半導体装置及びその製造方法 | |
| JPS60111442A (ja) | 半導体装置 | |
| JPH0521609A (ja) | 半導体装置 |