JPH05190689A - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JPH05190689A JPH05190689A JP2060992A JP2060992A JPH05190689A JP H05190689 A JPH05190689 A JP H05190689A JP 2060992 A JP2060992 A JP 2060992A JP 2060992 A JP2060992 A JP 2060992A JP H05190689 A JPH05190689 A JP H05190689A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- film
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000011248 coating agent Substances 0.000 claims abstract description 16
- 238000000576 coating method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 2
- 238000010521 absorption reaction Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004566 IR spectroscopy Methods 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＧ（スピン・オン・ガラス）等の塗布絶
縁膜を形成することを含む多層配線形成法において、塗
布絶縁膜とその上の絶縁膜との密着性を向上させる。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
に第１の配線層１４を介して第１の層間絶縁膜１６を形
成した後、絶縁膜１６の上にＳＯＧ等の塗布絶縁膜１８
を形成する。そして、配線層１４の上方で絶縁膜１６が
露呈されるように絶縁膜１８をエッチバックした後、残
存する絶縁膜１８から水分を除去すべくベーク処理を行
なう。この後、絶縁膜１８から水分が除去された状態に
おいて絶縁膜１６，１８を覆うように第２の層間絶縁膜
２０を形成してから絶縁膜２０，１６に接続孔を設け、
この接続孔を介して配線層１４につながるように第２の
配線層２２を形成する。
縁膜を形成することを含む多層配線形成法において、塗
布絶縁膜とその上の絶縁膜との密着性を向上させる。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
に第１の配線層１４を介して第１の層間絶縁膜１６を形
成した後、絶縁膜１６の上にＳＯＧ等の塗布絶縁膜１８
を形成する。そして、配線層１４の上方で絶縁膜１６が
露呈されるように絶縁膜１８をエッチバックした後、残
存する絶縁膜１８から水分を除去すべくベーク処理を行
なう。この後、絶縁膜１８から水分が除去された状態に
おいて絶縁膜１６，１８を覆うように第２の層間絶縁膜
２０を形成してから絶縁膜２０，１６に接続孔を設け、
この接続孔を介して配線層１４につながるように第２の
配線層２２を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の製造に用
いるに好適な多層配線形成法に関し、特にＳＯＧ（スピ
ン・オン・ガラス）等の塗布絶縁膜を形成し、エッチバ
ックした後水分除去のためのベーク処理を行なうことに
より塗布絶縁膜とその上の絶縁膜との密着性を向上させ
るようにしたものである。
いるに好適な多層配線形成法に関し、特にＳＯＧ（スピ
ン・オン・ガラス）等の塗布絶縁膜を形成し、エッチバ
ックした後水分除去のためのベーク処理を行なうことに
より塗布絶縁膜とその上の絶縁膜との密着性を向上させ
るようにしたものである。
【０００２】
【従来の技術】従来、プラスチックパッケージ型のＬＳ
Ｉとしては、図５に示すような半導体基板（ＬＳＩチッ
プ）１０を樹脂封止したものが提案されている。
Ｉとしては、図５に示すような半導体基板（ＬＳＩチッ
プ）１０を樹脂封止したものが提案されている。
【０００３】図５において、半導体基板１０は、一辺の
長さＡが７．５［ｍｍ］程度の正方形状のものであり、
例えば角近傍部１０ａのＸ−Ｘ’線に沿う断面は図６に
示すようになっている。
長さＡが７．５［ｍｍ］程度の正方形状のものであり、
例えば角近傍部１０ａのＸ−Ｘ’線に沿う断面は図６に
示すようになっている。
【０００４】図６において、半導体基板１０の表面に
は、絶縁膜１２、第１の配線層１４、第１の層間絶縁膜
１６が順次に形成され、絶縁膜１６上には配線層１４に
基づく段差を軽減すべくＳＯＧ等の塗布絶縁膜１８が形
成される。そして、絶縁膜１８は、配線層１４の上方で
絶縁膜１６が露呈されるまでエッチバックされ、残存し
た絶縁膜１８と絶縁膜１６の露呈部とを覆って第２の層
間絶縁膜２０が形成される。
は、絶縁膜１２、第１の配線層１４、第１の層間絶縁膜
１６が順次に形成され、絶縁膜１６上には配線層１４に
基づく段差を軽減すべくＳＯＧ等の塗布絶縁膜１８が形
成される。そして、絶縁膜１８は、配線層１４の上方で
絶縁膜１６が露呈されるまでエッチバックされ、残存し
た絶縁膜１８と絶縁膜１６の露呈部とを覆って第２の層
間絶縁膜２０が形成される。
【０００５】配線層１４の上方において絶縁膜１６，２
０を介して配線層１４に達するように接続孔が形成さ
れ、この接続孔を介して配線層１４に接続されるように
絶縁膜２０上に第２の配線層２２が形成される。絶縁膜
１８をエッチバックすることにより接続孔の側壁にＳＯ
Ｇが露出しないようにしたので、ＳＯＧからの脱ガスに
よって配線層１４及び２２の接触面が汚染されて導通不
良を招くような事態は未然に防止される。
０を介して配線層１４に達するように接続孔が形成さ
れ、この接続孔を介して配線層１４に接続されるように
絶縁膜２０上に第２の配線層２２が形成される。絶縁膜
１８をエッチバックすることにより接続孔の側壁にＳＯ
Ｇが露出しないようにしたので、ＳＯＧからの脱ガスに
よって配線層１４及び２２の接触面が汚染されて導通不
良を招くような事態は未然に防止される。
【０００６】絶縁膜２０の上には、配線層２２を覆って
保護用絶縁膜２４が形成され、絶縁膜２４には外部電極
との接続を可能にすべく接続孔が形成される。
保護用絶縁膜２４が形成され、絶縁膜２４には外部電極
との接続を可能にすべく接続孔が形成される。
【０００７】
【発明が解決しようとする課題】図５，６に示したよう
な半導体基板１０を樹脂封止したプラスチックパッケー
ジ型ＬＳＩについて温度サイクル試験を実施したとこ
ろ、図５でハッチングを施した１０ａ等の角近傍部にて
塗布絶縁膜１８とその上の絶縁膜２０との界面に剥れが
生じているのが発見された。
な半導体基板１０を樹脂封止したプラスチックパッケー
ジ型ＬＳＩについて温度サイクル試験を実施したとこ
ろ、図５でハッチングを施した１０ａ等の角近傍部にて
塗布絶縁膜１８とその上の絶縁膜２０との界面に剥れが
生じているのが発見された。
【０００８】温度サイクル試験は、室温５分−零下６５
℃３０分−室温５分−１５０℃３０分を１サイクルとし
て１００〜５００回の温度サイクルを繰返すものであ
る。このような温度サイクルの繰返しに伴って封止樹脂
の熱応力（剪断応力）はチップ角部で大きく且つチップ
中心に向って小さくなるように作用する。
℃３０分−室温５分−１５０℃３０分を１サイクルとし
て１００〜５００回の温度サイクルを繰返すものであ
る。このような温度サイクルの繰返しに伴って封止樹脂
の熱応力（剪断応力）はチップ角部で大きく且つチップ
中心に向って小さくなるように作用する。
【０００９】この発明の目的は、上記のような剥れを防
止することができる新規な多層配線形成法を提供するこ
とにある。
止することができる新規な多層配線形成法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】この発明による多層配線
形成法は、（ａ）基板の絶縁性表面の上に第１の配線層
を覆って第１の層間絶縁膜を形成する工程と、（ｂ）前
記第１の配線層に基づく段差を軽減すべく前記第１の層
間絶縁膜の上に塗布絶縁膜を形成する工程と、（ｃ）前
記塗布絶縁膜をエッチバックすることにより前記第１の
層間絶縁膜を前記第１の配線層の上方で露呈させ且つ前
記塗布絶縁膜を前記第１の配線層に基づく段差にて残存
させる工程と、（ｄ）前記塗布絶縁膜の残存部から水分
を除去すべくベーク処理を行なう工程と、（ｅ）前記塗
布絶縁膜の残存部から水分が除去された状態において前
記第１の層間絶縁膜の露呈部及び前記塗布絶縁膜の残存
部を覆うように第２の層間絶縁膜を形成する工程と、
（ｆ）前記第１の配線層の上方で前記第１及び第２の層
間絶縁膜を介して該第１の配線層に達するように接続孔
を形成する工程と、（ｇ）前記接続孔を介して前記第１
の配線層に接続されるように前記第２の層間絶縁膜の上
に第２の配線層を形成する工程とを含むものである。
形成法は、（ａ）基板の絶縁性表面の上に第１の配線層
を覆って第１の層間絶縁膜を形成する工程と、（ｂ）前
記第１の配線層に基づく段差を軽減すべく前記第１の層
間絶縁膜の上に塗布絶縁膜を形成する工程と、（ｃ）前
記塗布絶縁膜をエッチバックすることにより前記第１の
層間絶縁膜を前記第１の配線層の上方で露呈させ且つ前
記塗布絶縁膜を前記第１の配線層に基づく段差にて残存
させる工程と、（ｄ）前記塗布絶縁膜の残存部から水分
を除去すべくベーク処理を行なう工程と、（ｅ）前記塗
布絶縁膜の残存部から水分が除去された状態において前
記第１の層間絶縁膜の露呈部及び前記塗布絶縁膜の残存
部を覆うように第２の層間絶縁膜を形成する工程と、
（ｆ）前記第１の配線層の上方で前記第１及び第２の層
間絶縁膜を介して該第１の配線層に達するように接続孔
を形成する工程と、（ｇ）前記接続孔を介して前記第１
の配線層に接続されるように前記第２の層間絶縁膜の上
に第２の配線層を形成する工程とを含むものである。
【００１１】
【作用】この発明の方法によれば、ベーク処理により塗
布絶縁膜の残存部から水分を除去した後、水分が除去さ
れた状態において該残存部を覆って第２の層間絶縁膜を
形成するようにしたので、塗布絶縁膜の残存部と第２の
層間絶縁膜との密着性が向上し、温度サイクル試験にお
いて両者の間に剥れが生ずるのを防止することができ
る。
布絶縁膜の残存部から水分を除去した後、水分が除去さ
れた状態において該残存部を覆って第２の層間絶縁膜を
形成するようにしたので、塗布絶縁膜の残存部と第２の
層間絶縁膜との密着性が向上し、温度サイクル試験にお
いて両者の間に剥れが生ずるのを防止することができ
る。
【００１２】
【実施例】図１〜３は、この発明の一実施例による多層
配線形成法を示すものである。図１〜３には、図６と同
様に図５の１０ａのような角近傍部の断面を示し、図６
と同様の部分には同様の符号を付してある。
配線形成法を示すものである。図１〜３には、図６と同
様に図５の１０ａのような角近傍部の断面を示し、図６
と同様の部分には同様の符号を付してある。
【００１３】図１の工程では、シリコン等の半導体基板
１０の表面にシリコンオキサイド等の絶縁膜１２を形成
した後、絶縁膜１２の上には例えばＡｌからなる第１の
配線層１４を介してシリコンオキサイドからなる第１の
層間絶縁膜１６をプラズマＣＶＤ（ケミカル・ベーパー
・デポジション）法等により形成する。そして、絶縁膜
１６の上には、有機ＳＯＧ材を回転塗布した後、約４０
０℃で焼成処理を行なうことにより配線段差軽減用の塗
布絶縁膜１８を形成する。
１０の表面にシリコンオキサイド等の絶縁膜１２を形成
した後、絶縁膜１２の上には例えばＡｌからなる第１の
配線層１４を介してシリコンオキサイドからなる第１の
層間絶縁膜１６をプラズマＣＶＤ（ケミカル・ベーパー
・デポジション）法等により形成する。そして、絶縁膜
１６の上には、有機ＳＯＧ材を回転塗布した後、約４０
０℃で焼成処理を行なうことにより配線段差軽減用の塗
布絶縁膜１８を形成する。
【００１４】次に、図２の工程では、例えばドライエッ
チング処理により塗布絶縁膜１８をエッチバックする。
このエッチバック処理では、配線層１４の上方で絶縁膜
１６が露呈すると共に、配線層１４に基づく段差にて絶
縁膜１８が残存するようにする。この後、例えばＮ2 雰
囲気中で４００℃３０分のベーク処理を行なうことによ
り絶縁膜１８の残存部から水分を除去する。
チング処理により塗布絶縁膜１８をエッチバックする。
このエッチバック処理では、配線層１４の上方で絶縁膜
１６が露呈すると共に、配線層１４に基づく段差にて絶
縁膜１８が残存するようにする。この後、例えばＮ2 雰
囲気中で４００℃３０分のベーク処理を行なうことによ
り絶縁膜１８の残存部から水分を除去する。
【００１５】次に、図３の工程では、絶縁膜１６の露呈
部及び絶縁膜１８の残存部を覆うように例えばシリコン
オキサイドからなる第２の層間絶縁膜２０をプラズマＣ
ＶＤ法等により形成する。絶縁膜１８の残存部に水分が
吸収されるのを防ぐため、ベーク処理の後絶縁膜２０を
形成するまでの間該残存部を含水雰囲気にさらさないよ
うにするのが望ましい。このためには、例えばベーク処
理をプラズマＣＶＤ装置の処理室内で行ない、引き続い
てプラズマＣＶＤ処理により絶縁膜２０を形成するとよ
い。この後、選択エッチング処理により配線層１４の上
方で絶縁膜１６，２０に接続孔を形成し、この接続孔を
介して配線層１４に接続されるように絶縁膜２０の上に
例えばＡｌからなる第２の配線層２２を形成する。
部及び絶縁膜１８の残存部を覆うように例えばシリコン
オキサイドからなる第２の層間絶縁膜２０をプラズマＣ
ＶＤ法等により形成する。絶縁膜１８の残存部に水分が
吸収されるのを防ぐため、ベーク処理の後絶縁膜２０を
形成するまでの間該残存部を含水雰囲気にさらさないよ
うにするのが望ましい。このためには、例えばベーク処
理をプラズマＣＶＤ装置の処理室内で行ない、引き続い
てプラズマＣＶＤ処理により絶縁膜２０を形成するとよ
い。この後、選択エッチング処理により配線層１４の上
方で絶縁膜１６，２０に接続孔を形成し、この接続孔を
介して配線層１４に接続されるように絶縁膜２０の上に
例えばＡｌからなる第２の配線層２２を形成する。
【００１６】この後は、図６に示すように絶縁膜２０の
上に配線層２２を覆ってシリコンナイトライド等からな
る保護用絶縁膜２４を形成する。そして、絶縁膜２４に
は、配線層２２の一部を露呈させるように接続孔を形成
する。
上に配線層２２を覆ってシリコンナイトライド等からな
る保護用絶縁膜２４を形成する。そして、絶縁膜２４に
は、配線層２２の一部を露呈させるように接続孔を形成
する。
【００１７】図４は、塗布絶縁膜１８としてのＳＯＧ膜
の吸湿量の変化をＳＯＧ膜形成からベーク処理までの工
程について示したものである。この場合、ＳＯＧ膜の吸
湿量は、ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒ
ｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ：フ
ーリエ変換型赤外線分光分析）によりＳｉ−ＯＨ結合量
を調べることにより測定した。すなわち、図５の縦軸に
示される吸湿量は、９４５ｃｍ-1に出現するＳｉ−ＯＨ
結合の吸収のピークＩＳｉ−ＯＨ（９４５ｃｍ-1）と１
０６５ｃｍ-1に出現するＳｉ−Ｏ結合の吸収のピークＩ
Ｓｉ−Ｏ（１０６５ｃｍ-1）との比［ＩＳｉ−ＯＨ（９
４５ｃｍ-1）／ＩＳｉ−Ｏ（１０６５ｃｍ-1）］を表わ
したものである。
の吸湿量の変化をＳＯＧ膜形成からベーク処理までの工
程について示したものである。この場合、ＳＯＧ膜の吸
湿量は、ＦＴＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒ
ｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ：フ
ーリエ変換型赤外線分光分析）によりＳｉ−ＯＨ結合量
を調べることにより測定した。すなわち、図５の縦軸に
示される吸湿量は、９４５ｃｍ-1に出現するＳｉ−ＯＨ
結合の吸収のピークＩＳｉ−ＯＨ（９４５ｃｍ-1）と１
０６５ｃｍ-1に出現するＳｉ−Ｏ結合の吸収のピークＩ
Ｓｉ−Ｏ（１０６５ｃｍ-1）との比［ＩＳｉ−ＯＨ（９
４５ｃｍ-1）／ＩＳｉ−Ｏ（１０６５ｃｍ-1）］を表わ
したものである。
【００１８】図４によれば、ＳＯＧ膜形成直後にゼロで
あった吸湿量がエッチバック工程及びその後の放置によ
り増大した後ベーク処理によりゼロに戻っているのが明
らかである。ベーク処理により吸湿量がゼロになった状
態において図３で述べたように絶縁膜２０を形成する
と、ＳＯＧからなる絶縁膜１８と絶縁膜２０との密着性
が向上し、温度サイクル試験でも膜１８及び２０の間に
剥れが生じない。すなわち、前述した温度サイクル試験
を本発明品と従来品とについて実施した結果を示すと、
次の通りである。
あった吸湿量がエッチバック工程及びその後の放置によ
り増大した後ベーク処理によりゼロに戻っているのが明
らかである。ベーク処理により吸湿量がゼロになった状
態において図３で述べたように絶縁膜２０を形成する
と、ＳＯＧからなる絶縁膜１８と絶縁膜２０との密着性
が向上し、温度サイクル試験でも膜１８及び２０の間に
剥れが生じない。すなわち、前述した温度サイクル試験
を本発明品と従来品とについて実施した結果を示すと、
次の通りである。
【００１９】 サイクル数 １００ ２００ ３００ ５００ 本発明品 ０／３０ ０／３０ ０／３０ ０／３０ 従来品 １１／３０ １１／１９ ４／８ 不実施 ここで、本発明品とは、図１〜３で述べたようにベーク
処理を含む多層配線形成法を用いて製造されたプラスチ
ックパッケージ型ＬＳＩであり、従来品とは、ベーク処
理を施さない点を除き本発明品と同様に製造されたプラ
スチックパッケージ型ＬＳＩである。また、本発明品及
び従来品に関する分数Ａ／Ｂにおいて、Ｂは試験したサ
ンプルの数を、Ａは試験で剥れが認められたサンプルの
数をそれぞれ示す。
処理を含む多層配線形成法を用いて製造されたプラスチ
ックパッケージ型ＬＳＩであり、従来品とは、ベーク処
理を施さない点を除き本発明品と同様に製造されたプラ
スチックパッケージ型ＬＳＩである。また、本発明品及
び従来品に関する分数Ａ／Ｂにおいて、Ｂは試験したサ
ンプルの数を、Ａは試験で剥れが認められたサンプルの
数をそれぞれ示す。
【００２０】上記した試験結果によれば、従来品では試
験したサンプルの１／３〜１／２に剥れが認められるの
に対し、本発明品では５００回の温度サイクルでも全く
剥れが認められず、高い信頼性が得られること明らかで
ある。
験したサンプルの１／３〜１／２に剥れが認められるの
に対し、本発明品では５００回の温度サイクルでも全く
剥れが認められず、高い信頼性が得られること明らかで
ある。
【００２１】
【発明の効果】以上のように、この発明によれば、ベー
ク処理により塗布絶縁膜とその上の絶縁膜との密着性を
改善し、両者間の剥れを防止するようにしたので、簡単
な工程で高信頼の多層配線を実現できる効果が得られる
ものである。
ク処理により塗布絶縁膜とその上の絶縁膜との密着性を
改善し、両者間の剥れを防止するようにしたので、簡単
な工程で高信頼の多層配線を実現できる効果が得られる
ものである。
【図１】〜
【図３】 この発明の一実施例による多層配線形成法を
示す基板断面図である。
示す基板断面図である。
【図４】 ＳＯＧ膜形成工程からベーク工程までのＳＯ
Ｇ膜の吸湿量の変化を示すグラフである。
Ｇ膜の吸湿量の変化を示すグラフである。
【図５】 樹脂封止の対象としての半導体基板（ＬＳＩ
チップ）を示す基板上面図である。
チップ）を示す基板上面図である。
【図６】 図５のＸ−Ｘ’線に沿う断面図である。
１０：半導体基板、１２：絶縁膜、１４，２２：配線
層、１６，２０：層間絶縁膜、１８：塗布絶縁膜。
層、１６，２０：層間絶縁膜、１８：塗布絶縁膜。
Claims (1)
- 【請求項１】（ａ）基板の絶縁性表面の上に第１の配線
層を覆って第１の層間絶縁膜を形成する工程と、 （ｂ）前記第１の配線層に基づく段差を軽減すべく前記
第１の層間絶縁膜の上に塗布絶縁膜を形成する工程と、 （ｃ）前記塗布絶縁膜をエッチバックすることにより前
記第１の層間絶縁膜を前記第１の配線層の上方で露呈さ
せ且つ前記塗布絶縁膜を前記第１の配線層に基づく段差
にて残存させる工程と、 （ｄ）前記塗布絶縁膜の残存部から水分を除去すべくベ
ーク処理を行なう工程と、 （ｅ）前記塗布絶縁膜の残存部から水分が除去された状
態において前記第１の層間絶縁膜の露呈部及び前記塗布
絶縁膜の残存部を覆うように第２の層間絶縁膜を形成す
る工程と、 （ｆ）前記第１の配線層の上方で前記第１及び第２の層
間絶縁膜を介して該第１の配線層に達するように接続孔
を形成する工程と、 （ｇ）前記接続孔を介して前記第１の配線層に接続され
るように前記第２の層間絶縁膜の上に第２の配線層を形
成する工程とを含む多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060992A JPH05190689A (ja) | 1992-01-09 | 1992-01-09 | 多層配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060992A JPH05190689A (ja) | 1992-01-09 | 1992-01-09 | 多層配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190689A true JPH05190689A (ja) | 1993-07-30 |
Family
ID=12032008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060992A Pending JPH05190689A (ja) | 1992-01-09 | 1992-01-09 | 多層配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190689A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874398A3 (en) * | 1997-04-21 | 1999-10-13 | Nec Corporation | Semiconductor integrated circuit |
| KR20020085397A (ko) * | 2001-05-08 | 2002-11-16 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
-
1992
- 1992-01-09 JP JP2060992A patent/JPH05190689A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0874398A3 (en) * | 1997-04-21 | 1999-10-13 | Nec Corporation | Semiconductor integrated circuit |
| KR20020085397A (ko) * | 2001-05-08 | 2002-11-16 | 아남반도체 주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153512A (en) | Process to improve adhesion of HSQ to underlying materials | |
| JPH0530050B2 (ja) | ||
| US5902122A (en) | Method of manufacturing an ILD layer by plasma treatment before applying SOG | |
| US6660624B2 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JP2826787B2 (ja) | 半導体装置 | |
| JP2925960B2 (ja) | 半導体装置の製造方法 | |
| JPH05190689A (ja) | 多層配線形成法 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH0419707B2 (ja) | ||
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH08125016A (ja) | 半導体装置の製造方法 | |
| JPH0194621A (ja) | 半導体装置の製造方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH01154536A (ja) | 半導体装置の製造方法 | |
| KR20010088439A (ko) | 버퍼층으로서 레지스트를 갖는 반도체 디바이스 | |
| JPH025551A (ja) | 半導体装置 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| KR100235954B1 (ko) | 반도체 소자 제조방법 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JPH0396236A (ja) | 半導体素子の製造方法 | |
| JPH02194530A (ja) | 半導体装置の製造方法 |