JPH051908B2 - - Google Patents
Info
- Publication number
- JPH051908B2 JPH051908B2 JP59181420A JP18142084A JPH051908B2 JP H051908 B2 JPH051908 B2 JP H051908B2 JP 59181420 A JP59181420 A JP 59181420A JP 18142084 A JP18142084 A JP 18142084A JP H051908 B2 JPH051908 B2 JP H051908B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- load
- pseudo
- opa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】
本発明は、各種電子機器用直流電源の特性試験
に好適な擬似電子負荷装置に関するものである。
に好適な擬似電子負荷装置に関するものである。
各種電子機器用直流電源の特性試験を行う場
合、従来は、実際の電子機器を負荷として直流電
源に接続する代りに、摺動抵抗器等の純抵抗を擬
似負荷として接続している。このような擬似負荷
を用いるときは、その構成が簡単で、負荷の大き
さを自在に変え得る等の利点があるが、例えば、
電源投入時における出力の立上り特性又は電源遮
断時における出力の立下り特性等を試験する場合
には、実際の電子機器を負荷とした場合と純抵抗
より成る擬似負荷を用いた場合とでは試験結果に
大きな相異を生ずることとなる。
合、従来は、実際の電子機器を負荷として直流電
源に接続する代りに、摺動抵抗器等の純抵抗を擬
似負荷として接続している。このような擬似負荷
を用いるときは、その構成が簡単で、負荷の大き
さを自在に変え得る等の利点があるが、例えば、
電源投入時における出力の立上り特性又は電源遮
断時における出力の立下り特性等を試験する場合
には、実際の電子機器を負荷とした場合と純抵抗
より成る擬似負荷を用いた場合とでは試験結果に
大きな相異を生ずることとなる。
本発明は、負荷の構成内容及び大きさ（消費電
力）等の変更が容易で、電子機器用直流電源の特
性試験に供した場合、実際の電子機器を負荷とし
た場合とほぼ同等の試験結果の得られる擬似電子
負荷装置を実現することを目的とする。
力）等の変更が容易で、電子機器用直流電源の特
性試験に供した場合、実際の電子機器を負荷とし
た場合とほぼ同等の試験結果の得られる擬似電子
負荷装置を実現することを目的とする。
第１図は、本発明の一実施例について、その基
本構成を説明するための図で、T+及びT-は直流
電源接続端子、ELは擬似電子負荷回路素子、
DIELは擬似電子負荷回路素子ELの電流検出回路、
COMは比較回路、AMPは誤差増幅器、CONは
電流制御回路、DICONは電流制御回路CONの電流
検出回路で、これらによつて本発明擬似電子負荷
装置が構成される。
本構成を説明するための図で、T+及びT-は直流
電源接続端子、ELは擬似電子負荷回路素子、
DIELは擬似電子負荷回路素子ELの電流検出回路、
COMは比較回路、AMPは誤差増幅器、CONは
電流制御回路、DICONは電流制御回路CONの電流
検出回路で、これらによつて本発明擬似電子負荷
装置が構成される。
端子T+及びT-に直流電源を接続すると、端子
T+及びT-から流入した電流の擬似電子負荷回路
素子ELと電流制御回路CONに分流し、各分流電
流は検出回路DIEL及びDICONで検出され、比較回路
COMにおいて検出回路DIELの検出電流と検出回
路DICONの検出電流との差が検出され、この検出
信号が誤差増幅器AMPを介して電流制御回路
CONに導入され、検出回路DIEL及びDICONの各検
出電流の大きさの比が任意の値となるように電流
制御回路CONの回路インピーダンスの大きさを
変化せしめる。
T+及びT-から流入した電流の擬似電子負荷回路
素子ELと電流制御回路CONに分流し、各分流電
流は検出回路DIEL及びDICONで検出され、比較回路
COMにおいて検出回路DIELの検出電流と検出回
路DICONの検出電流との差が検出され、この検出
信号が誤差増幅器AMPを介して電流制御回路
CONに導入され、検出回路DIEL及びDICONの各検
出電流の大きさの比が任意の値となるように電流
制御回路CONの回路インピーダンスの大きさを
変化せしめる。
擬似電子負荷回路素子ELとして、例えば、ト
ランジスタ・トランジスタ論理回路素子を用いる
ことにより、端子T+及びT-に加えられる直流電
圧と、擬似電子負荷回路素子EL及び電流制御回
路CONに流れる全電流との関係を比例関係では
なく非直線関係ならしめ、又、電流検出回路
DICONの回路構成及び回路定数を適当にして電流
検出比が１／Ｎとなるようにすれば、擬似電子負
荷回路素子ELをＮ個並列接続した場合と等価な
擬似電子負荷装置を構成することが出来る。
ランジスタ・トランジスタ論理回路素子を用いる
ことにより、端子T+及びT-に加えられる直流電
圧と、擬似電子負荷回路素子EL及び電流制御回
路CONに流れる全電流との関係を比例関係では
なく非直線関係ならしめ、又、電流検出回路
DICONの回路構成及び回路定数を適当にして電流
検出比が１／Ｎとなるようにすれば、擬似電子負
荷回路素子ELをＮ個並列接続した場合と等価な
擬似電子負荷装置を構成することが出来る。
第２図は、本発明の一実施例を示す図で、T+
及びT-は直流電源接続端子、EL1は擬似電子負
荷回路素子で、例えばトランジスタ・トランジス
タ論理回路素子より成る。VCC及びGNDはその直
流電源接続ピン、OPA1及びOPA2は演算増幅器
（OPA1及びOPA2の作動電源接続端子、OPA2の
帰還素子等は省略してある。）、TRは電流制御用
トランジスタ、R1は負帰還抵抗、R2は電流検出
抵抗で、これらによつて本発明擬似電子負荷装置
が構成される。
及びT-は直流電源接続端子、EL1は擬似電子負
荷回路素子で、例えばトランジスタ・トランジス
タ論理回路素子より成る。VCC及びGNDはその直
流電源接続ピン、OPA1及びOPA2は演算増幅器
（OPA1及びOPA2の作動電源接続端子、OPA2の
帰還素子等は省略してある。）、TRは電流制御用
トランジスタ、R1は負帰還抵抗、R2は電流検出
抵抗で、これらによつて本発明擬似電子負荷装置
が構成される。
演算増幅器OPA1の増幅度A1が十分大であれ
ば、非反転入力端子への接続点ａと反転入力端子
への接続点ｂとは同電位となるから、直流電源接
続端子T+及びT-に直流電圧Ｖが印加されると、
回路素子EL1に直流電圧Ｖが加えられる。回路素
子EL1に流れる電流をI1、電流制御用トランジス
タTRに流れる電流をI2、演算増幅器OPA2の増幅
度をA2とし、抵抗R1及びR2の各抵抗値をR1及び
R2を以て表わすと、トランジスタTRに流れる電
流I2は抵抗R2における電圧降下として検出され、
この検出電圧は演算増幅器OPA2及び抵抗R1を介
して演算増幅器OPA1の入力側に負帰還され、演
算増幅器OPA1の出力電圧に応じてトランジスタ
TRの内部インピーダンスが変化し、 I2＝R1／R2・I1／A2 なる関係が保たれるように制御が行われる。直流
電源接続端子T+及びT-から負荷側へ流入する全
電流をI0とすると、 I0＝I1＋I2＝I1＋R1／R2・I1／A2 ＝I1（１＋R1／R2・Ｉ／A2 上式において、１＋R1／R2・Ｉ／A2＝Ｎとおくと、 I0＝I1・Ｎ となる。
ば、非反転入力端子への接続点ａと反転入力端子
への接続点ｂとは同電位となるから、直流電源接
続端子T+及びT-に直流電圧Ｖが印加されると、
回路素子EL1に直流電圧Ｖが加えられる。回路素
子EL1に流れる電流をI1、電流制御用トランジス
タTRに流れる電流をI2、演算増幅器OPA2の増幅
度をA2とし、抵抗R1及びR2の各抵抗値をR1及び
R2を以て表わすと、トランジスタTRに流れる電
流I2は抵抗R2における電圧降下として検出され、
この検出電圧は演算増幅器OPA2及び抵抗R1を介
して演算増幅器OPA1の入力側に負帰還され、演
算増幅器OPA1の出力電圧に応じてトランジスタ
TRの内部インピーダンスが変化し、 I2＝R1／R2・I1／A2 なる関係が保たれるように制御が行われる。直流
電源接続端子T+及びT-から負荷側へ流入する全
電流をI0とすると、 I0＝I1＋I2＝I1＋R1／R2・I1／A2 ＝I1（１＋R1／R2・Ｉ／A2 上式において、１＋R1／R2・Ｉ／A2＝Ｎとおくと、 I0＝I1・Ｎ となる。
本実施例においては、回路素子EL1をトランジ
スタ・トランジスタ論理回路素子を以て形成して
あるので、端子T+及びT-に加えられる直流電圧
Ｖと負荷側を流れる全電流I0との関係が非直線性
を呈し、従来のように純抵抗を用いる場合に比し
実際の電子機器を負荷とした状態に近いものとな
る。又、抵抗R1及びR2の抵抗値、演算増幅器
OPA2の増幅度A2を適宜調整して前記のＮを適当
な値となすことにより、回路素子EL1を任意適宜
数、即ち、Ｎ個並列接続したものと等価な擬似電
子負荷装置を実現することが出来る。
スタ・トランジスタ論理回路素子を以て形成して
あるので、端子T+及びT-に加えられる直流電圧
Ｖと負荷側を流れる全電流I0との関係が非直線性
を呈し、従来のように純抵抗を用いる場合に比し
実際の電子機器を負荷とした状態に近いものとな
る。又、抵抗R1及びR2の抵抗値、演算増幅器
OPA2の増幅度A2を適宜調整して前記のＮを適当
な値となすことにより、回路素子EL1を任意適宜
数、即ち、Ｎ個並列接続したものと等価な擬似電
子負荷装置を実現することが出来る。
上記実施例は従来のような純抵抗より成る擬似
負荷に較べれば遥かに実際の電子機器を負荷とし
た状態に近い試験結果が得られるが、実際の電子
機器はトランジスタ・トランジスタ論理回路の
他、例えばダイオード・トランジスタ論理回路、
MOS電界効果トランジスタを主体とする集積回
路、エミツタ結合形トランジスタより成る高速論
理回路、各種メモリ回路、各種集積回路群より成
る大規模集積回路、単独のトランジスタ、ダイオ
ード、抵抗、コンデンサ、コイル等、各種の素子
より成る場合が多く、このような複雑な回路構成
を有する実際の電子機器に較べると、第２図に示
した実施例は擬似負荷として十分には満足すべき
ものといえない。
負荷に較べれば遥かに実際の電子機器を負荷とし
た状態に近い試験結果が得られるが、実際の電子
機器はトランジスタ・トランジスタ論理回路の
他、例えばダイオード・トランジスタ論理回路、
MOS電界効果トランジスタを主体とする集積回
路、エミツタ結合形トランジスタより成る高速論
理回路、各種メモリ回路、各種集積回路群より成
る大規模集積回路、単独のトランジスタ、ダイオ
ード、抵抗、コンデンサ、コイル等、各種の素子
より成る場合が多く、このような複雑な回路構成
を有する実際の電子機器に較べると、第２図に示
した実施例は擬似負荷として十分には満足すべき
ものといえない。
第３図は、極めて複雑な回路構成より成る実際
の電子機器とほぼ同等の擬似電子負荷装置を実現
し得る本発明の一実施例を示す図で、T+及びT-
は直流電源接続端子、EL1ないしELoはそれぞれ
擬似電子負荷回路素子で、EL1は例えばトランジ
スタ・トランジスタ論理回路素子、EL2は例えば
ダイオード・トランジスタ論理回路素子より成
り、EL3ないしELoもそれぞれ適宜の電子回路素
子より成る。OPA21ないしOPA2o，OPAAD及び
OPANFは演算増幅器、TRは電流制御用トランジ
スタ、R21ないしR2o、R′21ないしR′2o及びRNFは
負帰還抵抗、RDは電流検出抵抗で、これらによ
つて本発明擬似電子負荷装置が構成される。
の電子機器とほぼ同等の擬似電子負荷装置を実現
し得る本発明の一実施例を示す図で、T+及びT-
は直流電源接続端子、EL1ないしELoはそれぞれ
擬似電子負荷回路素子で、EL1は例えばトランジ
スタ・トランジスタ論理回路素子、EL2は例えば
ダイオード・トランジスタ論理回路素子より成
り、EL3ないしELoもそれぞれ適宜の電子回路素
子より成る。OPA21ないしOPA2o，OPAAD及び
OPANFは演算増幅器、TRは電流制御用トランジ
スタ、R21ないしR2o、R′21ないしR′2o及びRNFは
負帰還抵抗、RDは電流検出抵抗で、これらによ
つて本発明擬似電子負荷装置が構成される。
演算増幅器OPA21ないしOPA2nの各増幅度A21
ないしA2oが十分大なるものとし、端子T+及び
T-に直流電源を接続した際に負荷側に流れる全
電流をI0、各負荷回路素子EL1ないしELoに流れ
る電流をI21ないしI2o、各負帰還抵抗R′21ないし
R′2o回路を流れる電流をI′21ないしI′2o、負帰還抵
抗RNFを流れる電流をINF、トランジスタTRに流
れる電流をITR、演算増幅器OPANFの増幅度をANF
とすると、 I′21＋I′22＋…＋I′2o＝INF I21・R21／R′21＋I22・R22／R′22＋… ＋I2o・R2o／R′2o＝ANF／RNFITR・RD ITR＝RNF／ANF・RD（I21・R21／R′21 ＋I22・R22／R′22＋…＋I2o・R2o／R′2o） I0＝I21＋L22＋…＋I2o＋ITR であるから、 I0＝L21（１＋RNFR21／ANFRDR′21） ＋I22（１＋RNFR22／ANFRDR′22） ＋…＋I2o（１＋RNFR2o／ANFRDR′2o） 上式において、 １＋RNFR21／ANFRDR′21＝N1 １＋RNFR22／ANFRDR′22＝N2 … １＋RNFR2o／ANFRDR′2o＝No とおくと、 I0＝I21N1＋I22N2＋…＋I2oNo したがつて、N1ないしNoを適当な値に選ぶこ
とにより、負荷回路素子EL1ないしELoがそれぞ
れN1個ないしNo個ずつ並列接続されたと等価の
擬似電子負荷回路を構成することが出来、負荷回
路素子EL1ないしELoをそれぞれ適当な回路素子
を以て形成することにより実際の電子機器に極め
て近い擬似電子負荷装置を構成することが出来
る。
ないしA2oが十分大なるものとし、端子T+及び
T-に直流電源を接続した際に負荷側に流れる全
電流をI0、各負荷回路素子EL1ないしELoに流れ
る電流をI21ないしI2o、各負帰還抵抗R′21ないし
R′2o回路を流れる電流をI′21ないしI′2o、負帰還抵
抗RNFを流れる電流をINF、トランジスタTRに流
れる電流をITR、演算増幅器OPANFの増幅度をANF
とすると、 I′21＋I′22＋…＋I′2o＝INF I21・R21／R′21＋I22・R22／R′22＋… ＋I2o・R2o／R′2o＝ANF／RNFITR・RD ITR＝RNF／ANF・RD（I21・R21／R′21 ＋I22・R22／R′22＋…＋I2o・R2o／R′2o） I0＝I21＋L22＋…＋I2o＋ITR であるから、 I0＝L21（１＋RNFR21／ANFRDR′21） ＋I22（１＋RNFR22／ANFRDR′22） ＋…＋I2o（１＋RNFR2o／ANFRDR′2o） 上式において、 １＋RNFR21／ANFRDR′21＝N1 １＋RNFR22／ANFRDR′22＝N2 … １＋RNFR2o／ANFRDR′2o＝No とおくと、 I0＝I21N1＋I22N2＋…＋I2oNo したがつて、N1ないしNoを適当な値に選ぶこ
とにより、負荷回路素子EL1ないしELoがそれぞ
れN1個ないしNo個ずつ並列接続されたと等価の
擬似電子負荷回路を構成することが出来、負荷回
路素子EL1ないしELoをそれぞれ適当な回路素子
を以て形成することにより実際の電子機器に極め
て近い擬似電子負荷装置を構成することが出来
る。
第１図ないし第３図は、本発明の一実施例を示
す図で、T+及びT-：直流電源接続端子、EL及び
EL1ないしELo：擬似電子負荷回路素子、DIEL及
びDICON：電流検出回路、COM：比較回路、
AMP：誤差増幅器、CON：電流制御回路、VCC
及びGND：直流電源接続ピン、OPA1，OPA2，
OPA21ないしOPA2o，OPAAD及びOPANF：演算
増幅器、TR：電流制御用トランジスタ、R1，
R21ないしR2o，R′21ないしR′2o及びRNF：負帰還
抵抗、R2及びRD：電流検出抵抗である。
す図で、T+及びT-：直流電源接続端子、EL及び
EL1ないしELo：擬似電子負荷回路素子、DIEL及
びDICON：電流検出回路、COM：比較回路、
AMP：誤差増幅器、CON：電流制御回路、VCC
及びGND：直流電源接続ピン、OPA1，OPA2，
OPA21ないしOPA2o，OPAAD及びOPANF：演算
増幅器、TR：電流制御用トランジスタ、R1，
R21ないしR2o，R′21ないしR′2o及びRNF：負帰還
抵抗、R2及びRD：電流検出抵抗である。
Claims (1)
- 【特許請求の範囲】 １ 擬似電子負荷回路素子及びこの擬似電子負荷
回路素子の電流検出回路より成る直列回路が任意
数並列接続される直流電源接続端子と、 電流制御回路及びこの電流制御回路の電流検出
回路より成り、前記直流電源接続端子に接続され
る直列回路と、 前記各擬似電子負荷回路素子の電流検出回路の
検出電流の加算電流及び前記電流制御回路の電流
検出回路の検出電流が入力され、前記電流制御回
路の回路インピーダンス制御信号を出力する演算
増幅器回路とを備えたことを特徴とする擬似電子
負荷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181420A JPS6157862A (ja) | 1984-08-29 | 1984-08-29 | 擬似電子負荷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181420A JPS6157862A (ja) | 1984-08-29 | 1984-08-29 | 擬似電子負荷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6157862A JPS6157862A (ja) | 1986-03-24 |
| JPH051908B2 true JPH051908B2 (ja) | 1993-01-11 |
Family
ID=16100453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181420A Granted JPS6157862A (ja) | 1984-08-29 | 1984-08-29 | 擬似電子負荷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157862A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100793718B1 (ko) | 2006-08-04 | 2008-01-10 | (주)그린텍시스템 | 그래픽 디스플레이 기능을 갖는 전자부하 |
-
1984
- 1984-08-29 JP JP59181420A patent/JPS6157862A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6157862A (ja) | 1986-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63107210A (ja) | 差電圧−電流変換器 | |
| US5122680A (en) | Precision hysteresis circuit | |
| KR910003917A (ko) | 증폭기 회로 | |
| JP2652061B2 (ja) | 中間電位発生回路 | |
| JPH06180803A (ja) | データ記憶装置 | |
| JPH022161B2 (ja) | ||
| JPS60204019A (ja) | 電流源回路配置 | |
| JPH051908B2 (ja) | ||
| JP4456737B2 (ja) | 入力回路 | |
| JPS6065606A (ja) | 集積回路 | |
| JPH0954149A (ja) | 半導体磁電変換装置 | |
| JPH0470204A (ja) | バイアス電圧発生回路及び演算増幅器 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| Raj et al. | Multiple output current controlled current conveyer transconductance amplifier (MO-CCCCDTA) using BiCMOS for analog signal processing | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JPS58225358A (ja) | 絶対値回路 | |
| JP3407833B2 (ja) | 電圧リミット回路 | |
| JPS5938819A (ja) | 基準電圧発生回路 | |
| JPS63120261A (ja) | 比較回路 | |
| JPH04188906A (ja) | オフセット補償回路およびそれを用いた増幅器 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPS62224109A (ja) | 波形整形回路 | |
| JPH0543532Y2 (ja) |