JPH0520130A - フアームウエア診断装置 - Google Patents
フアームウエア診断装置Info
- Publication number
- JPH0520130A JPH0520130A JP3172984A JP17298491A JPH0520130A JP H0520130 A JPH0520130 A JP H0520130A JP 3172984 A JP3172984 A JP 3172984A JP 17298491 A JP17298491 A JP 17298491A JP H0520130 A JPH0520130 A JP H0520130A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- control register
- bit
- contents
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】ファームウェア診断装置において、制御用レジ
スタの任意のビットが変化した場合に、変化したアドレ
スを簡単に知る事を目的とする。 【構成】ファームウェア診断装置において、制御用レジ
スタ２０のＸビット目の内容が変化した時のアドレスが
知りたい場合、Ｘを第１の検出回路３０と第２の検出回
路４０にセットしてファームウェアを走行させる。第１
の検出回路３０はＸが０から１に変化した事を検出する
と、書込み信号ｂによって、プログラムカウンタ１０の
内容をメモリ回路５０に書込む。同様に第２の検出回路
４０はＸが１から０に変化した事を検出すると、書込み
信号ｃによって、プログラムカウンタ１０の内容をメモ
リ回路５０に書込む。その後、メモリ回路５０の内容を
見る事によってＸというビットが変化した時のファーム
ウェアの走行アドレスを知る事ができる。
スタの任意のビットが変化した場合に、変化したアドレ
スを簡単に知る事を目的とする。 【構成】ファームウェア診断装置において、制御用レジ
スタ２０のＸビット目の内容が変化した時のアドレスが
知りたい場合、Ｘを第１の検出回路３０と第２の検出回
路４０にセットしてファームウェアを走行させる。第１
の検出回路３０はＸが０から１に変化した事を検出する
と、書込み信号ｂによって、プログラムカウンタ１０の
内容をメモリ回路５０に書込む。同様に第２の検出回路
４０はＸが１から０に変化した事を検出すると、書込み
信号ｃによって、プログラムカウンタ１０の内容をメモ
リ回路５０に書込む。その後、メモリ回路５０の内容を
見る事によってＸというビットが変化した時のファーム
ウェアの走行アドレスを知る事ができる。
Description
【０００１】
【産業上の利用分野】本発明はファームウェア診断装置
に関し、特に制御装置に使用されるファームウェア診断
装置に関する。
に関し、特に制御装置に使用されるファームウェア診断
装置に関する。
【０００２】
【従来の技術】従来、ファームウェアのデバッグ機能で
は、ある任意のアドレスでファームウェアをストップさ
せた時のファームウェア制御用レジスタの任意のビット
の内容しか知る事ができなかった。
は、ある任意のアドレスでファームウェアをストップさ
せた時のファームウェア制御用レジスタの任意のビット
の内容しか知る事ができなかった。
【０００３】
【発明が解決しようとする課題】上述した従来のファー
ムウェア診断装置では、ファームウェア制御用レジスタ
の任意のビットが変化した場合に変化したアドレスを知
る事ができないと言う欠点がある。
ムウェア診断装置では、ファームウェア制御用レジスタ
の任意のビットが変化した場合に変化したアドレスを知
る事ができないと言う欠点がある。
【０００４】
【課題を解決するための手段】本発明のファームウェア
診断装置は、ファームウェアの走行アドレスをカウント
するプログラムカウンタと、ファームウェアの制御用レ
ジスタとを有するファームウェア制御装置と、 前記制御用レジスタの任意のビットが０から１に変化し
た事を検出する第１の検出回路と、前記制御用レジスタ
の任意のビットが１から０に変化した事を検出する第２
の検出回路と、前記第１の検出回路と前記第２の検出回
路とによって前記制御用レジスタの任意のビットが変化
した時に前記プログラムカウンタの内容を格納するメモ
リ回路とを有するファームウェア診断回路とを備えて構
成される。
診断装置は、ファームウェアの走行アドレスをカウント
するプログラムカウンタと、ファームウェアの制御用レ
ジスタとを有するファームウェア制御装置と、 前記制御用レジスタの任意のビットが０から１に変化し
た事を検出する第１の検出回路と、前記制御用レジスタ
の任意のビットが１から０に変化した事を検出する第２
の検出回路と、前記第１の検出回路と前記第２の検出回
路とによって前記制御用レジスタの任意のビットが変化
した時に前記プログラムカウンタの内容を格納するメモ
リ回路とを有するファームウェア診断回路とを備えて構
成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成を示すブロック図で
ある。図１においてファームウェア制御装置１は、プロ
グラムカウンタ１０と、制御用レジスタ２０とを有して
おり、ファームウェア診断回路２は、第１の検出回路３
０と第２の検出回路４０とメモリ回路５０とを有し、フ
ァームウェア制御装置１に接続されている。
る。図１は本発明の一実施例の構成を示すブロック図で
ある。図１においてファームウェア制御装置１は、プロ
グラムカウンタ１０と、制御用レジスタ２０とを有して
おり、ファームウェア診断回路２は、第１の検出回路３
０と第２の検出回路４０とメモリ回路５０とを有し、フ
ァームウェア制御装置１に接続されている。
【０００６】上述のように構成されたファームウェア診
断装置において、制御用レジスタ２０のＸ（Ｘはあらか
じめ定められた数）ビット目の内容が変化した時のファ
ームウェアのアドレスが知りたいと仮定する。この時Ｘ
を第１の検出回路３０と第２の検出回路４０にセットし
てファームウェアを走行させる。第１の検出回路３０は
Ｘが０から１に変化した事を検出すると、メモリ回路５
０の書き込み信号ｂを例えばハイにする事によってプロ
グラムカウンタ１０の内容をメモリ回路５０に書き込
む。同様に第２の検出回路４０はＸが１から０に変化し
た事を検出すると、メモリ回路の書き込み信号ｃをハイ
にする事によってプログラムカウンタ１０の内容をメモ
リ回路５０に書き込む。その後、メモリ回路５０の内容
を見る事によってＸというビットが変化した時のファー
ムウェアの走行アドレスを知る事ができる。
断装置において、制御用レジスタ２０のＸ（Ｘはあらか
じめ定められた数）ビット目の内容が変化した時のファ
ームウェアのアドレスが知りたいと仮定する。この時Ｘ
を第１の検出回路３０と第２の検出回路４０にセットし
てファームウェアを走行させる。第１の検出回路３０は
Ｘが０から１に変化した事を検出すると、メモリ回路５
０の書き込み信号ｂを例えばハイにする事によってプロ
グラムカウンタ１０の内容をメモリ回路５０に書き込
む。同様に第２の検出回路４０はＸが１から０に変化し
た事を検出すると、メモリ回路の書き込み信号ｃをハイ
にする事によってプログラムカウンタ１０の内容をメモ
リ回路５０に書き込む。その後、メモリ回路５０の内容
を見る事によってＸというビットが変化した時のファー
ムウェアの走行アドレスを知る事ができる。
【０００７】
【発明の効果】以上説明したように本発明の診断回路を
用いる事により、ファームウェアの制御用レジスタの任
意ビットが変化した場合に、変化したアドレスを簡単に
知る事ができるという効果がある。
用いる事により、ファームウェアの制御用レジスタの任
意ビットが変化した場合に、変化したアドレスを簡単に
知る事ができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
１ ファームウェア制御装置 ２ ファームウェア診断回路 １０ プログラムカウンタ ２０ 制御用レジスタ ３０ 第１の検出回路 ４０ 第２の検出回路 ５０ メモリ回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 ファームウェアの走行アドレスをカウン
トするプログラムカウンタと、ファームウェアの制御用
レジスタとを有するファームウェア制御装置と、 前記制御用レジスタの任意のビットが０から１に変化し
た事を検出する第１の検出回路と、前記制御用レジスタ
の任意のビットが１から０に変化した事を検出する第２
の検出回路と、前記第１の検出回路と前記第２の検出回
路とによって前記制御用レジスタの任意のビットが変化
した時に前記プログラムカウンタの内容を格納するメモ
リ回路とを有するファームウェア診断回路とを備えて成
ることを特徴とするファームウェア診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172984A JPH0520130A (ja) | 1991-07-15 | 1991-07-15 | フアームウエア診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172984A JPH0520130A (ja) | 1991-07-15 | 1991-07-15 | フアームウエア診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520130A true JPH0520130A (ja) | 1993-01-29 |
Family
ID=15952018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172984A Pending JPH0520130A (ja) | 1991-07-15 | 1991-07-15 | フアームウエア診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520130A (ja) |
-
1991
- 1991-07-15 JP JP3172984A patent/JPH0520130A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59210486A (ja) | デイスプレイ制御装置 | |
| JPH0520130A (ja) | フアームウエア診断装置 | |
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| KR900019014A (ko) | 반도체메모리의 데이터기록방법 및 그 장치 | |
| JPH04255037A (ja) | プログラム制御回路 | |
| JPS5622291A (en) | Bit error correction method for memory | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPS6180600A (ja) | メモリの試験方法 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPS6411977B2 (ja) | ||
| JPS6275852A (ja) | 半導体記憶装置 | |
| JPH04120644A (ja) | 記憶装置 | |
| JPH0575072B2 (ja) | ||
| JPS6134795A (ja) | リ−ドオンリ−メモリ | |
| JPH03283188A (ja) | メモリ・システム | |
| JPH0221618B2 (ja) | ||
| JPS63124145A (ja) | 情報処理装置 | |
| JPS6091461A (ja) | マイクロプロセツサのデ−タアドレス空間拡張装置 | |
| JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
| JPH0242545A (ja) | 記憶装置 | |
| JPS6332637A (ja) | 情報処理装置 | |
| JPH0325536A (ja) | フアームウエア診断装置 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPS59178545A (ja) | エラ−検出方式 | |
| JPH0250740A (ja) | アドレストレーサ |