JPH0520265A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 転送に必要なパラメータの設定によるオーバ
ーヘッドを抑える。 【構成】 メモリ４内には、プロセッサ３により処理さ
れるデータと、処理されたデータと、データ転送装置１
に設定するパラメータとが記憶される。データ転送装置
１内において、第１のパラメータレジスタ１ａは、メモ
リ４内の転送すべきデータが記憶されているアドレスを
指定する第１のパラメータを記憶する。第１のジェネレ
ータ１ｂは、第１のパラメータレジスタ１ａ内の第１の
パラメータからメモリ４内の転送すべきデータが記憶さ
れているアドレスを生成する。第２のパラメータレジス
タ１ｃは、メモリ４内の第１のパラメータが記憶されて
いる先頭アドレスを指定する第２のパラメータを記憶す
る。第２のジェネレータ１ｄは、第２のパラメータレジ
スタ１ｃ内の第２のパラメータからメモリ４内の第１の
パラメータが記憶されているアドレスを生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータなどで
使用されるデータ転送装置に関する。

【０００２】

【従来の技術】コンピュータにおいてデータ転送を行う
場合、第１の方法として、プロセッサ内のＤＭＡ機能を
使いプロセッサ自身が実現する方法、第２の方法とし
て、プロセッサと同一のデータバスに接続したデータ転
送装置をプロセッサが制御し、データ転送装置のＤＭＡ
機能を使う方法などがある。プロセッサ内のＤＭＡ機能
を使う第１の方法では、データ転送中はプロセッサが演
算を実行できない。このため、全体の実行時間を短縮し
たい場合には、プロセッサと同一のデータバスに接続し
たデータ転送装置をプロセッサから制御する第２の方法
がとられる。

【０００３】従来、プロセッサがデータ転送装置を制御
しデータ転送を行うには、プロセッサからデータ転送に
必要な全てのパラメータをセットし、プロセッサからデ
ータ転送装置にデータ転送開始を指示するという手順を
とる。従来のデータ転送の流れを図６，図７を用いて説
明する。図６は従来のデータ転送装置を示し、転送先２
に接続するデータ転送装置６１は、プロセッサ３，メモ
リ４と共通の外部バス５に接続する。データ転送装置６
１内において、６１ａは転送すべきデータのメモリ４内
でのアドレスを指示するパラメータレジスタ、６１ｂは
パラメータレジスタ６１ａの値からメモリ４内でのアド
レスを生成するジェネレータ、６１ｅは内部バス、６１
ｆはデータ転送装置６１全体のコントロールを行うコン
トローラである。

【０００４】この従来のデータ転送装置６１の動作を図
７を用いて説明する。図７において、Ｐ１〜Ｐ３はプロ
セッサ３の処理を示し、Ｔ１はデータ転送装置６１の処
理を示す。始めに、プロセッサ３がメモリ４内のデータ
処理Ｐ１を行い、メモリ４内に転送すべきデータが準備
できると、パラメータレジスタ６１ａにパラメータを設
定する処理Ｐ２を行い、データ転送装置６１に対し転送
開始の指示Ｐ３を行う。この後プロセッサ３は、データ
処理Ｐ１を再開し、プロセッサ３がデータ処理Ｐ１を行
うのと同時に、データ転送装置６１では、ジェネレータ
６１ｂがパラメータレジスタ６１ａの値からメモリ４内
での転送すべきデータのアドレスを生成し、コントロー
ラ６１ｆがメモリ４にアクセスし、得られたデータを転
送先２へ送出する（処理Ｔ１）。

【０００５】

【発明が解決しようとする課題】しかしながら従来の技
術において、複雑な転送パターンに対応するために、パ
ラメータの数を多くした場合には、プロセッサ３がパラ
メータを設定する処理Ｐ２の時間が増えることから、本
来のデータ処理Ｐ１を実行できない時間が増え、全体の
実行時間を伸ばす結果となる。

【０００６】この発明は上記の欠点を解消し、転送に必
要なパラメータの設定によるオーバーヘッドを抑えるデ
ータ転送装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】請求項１記載のデータ転
送装置は、第１のパラメータを記憶する第１のパラメー
タレジスタと、この第１のパラメータレジスタ内の第１
のパラメータからメモリ内の転送すべきデータが記憶さ
れているアドレスを生成する第１のジェネレータと、第
２のパラメータレジスタと、この第２のパラメータレジ
スタ内の第２のパラメータから第１のパラメータのメモ
リ内でのアドレスを生成する第２のジェネレータとを備
えており、第２のジェネレータが生成したアドレスによ
りメモリから第１のパラメータを読み出し第１のパラメ
ータレジスタに設定するようにしている。

【０００８】請求項２記載のデータ転送装置は、第１の
パラメータを記憶する第１のパラメータレジスタと、こ
の第１のパラメータレジスタ内の第１のパラメータから
メモリ内の転送すべきデータが記憶されているアドレス
を生成する第１のジェネレータと、カウンタと、このカ
ウンタの値をアドレスとするメモリ内のデータを第２の
パラメータとして記憶する第２のパラメータレジスタ
と、この第２のパラメータレジスタ内の第２のパラメー
タから第１のパラメータのメモリ内でのアドレスを生成
する第２のジェネレータとを備えており、第２のジェネ
レータが生成したアドレスによりメモリから第１のパラ
メータを読み出し第１のパラメータレジスタに設定する
ようにしている。

【０００９】

【作用】この発明の構成によれば、転送に必要な第１の
パラメータが記憶されているアドレスを、より少ない第
２のパラメータにより生成し、このアドレスを用いて得
られたデータを、第１のパラメータに設定することによ
り、第１のパラメータの数が多い場合でもプロセッサは
少ない回数の命令発行で第１のパラメータレジスタの設
定が行えることにより、パラメータ設定によるオーバー
ヘッドを抑えることができる。

【００１０】

【実施例】

〔第１の実施例〕この発明の第１の実施例を図面を用い
て詳細に説明する。図１はこの発明の第１の実施例のデ
ータ転送装置の構成図である。図１において、１はデー
タ転送先２に接続するデータ転送装置、３はメモリ４内
のデータの処理，データ転送装置１の設定を行うプロセ
ッサ、５は外部バスであり、データ転送装置１，プロセ
ッサ３，メモリ４に接続する。

【００１１】メモリ４内には、プロセッサ３により処理
されるデータと、処理されたデータと、データ転送装置
１に設定するパラメータとが記憶される。データ転送装
置１内において、１ａは第１のパラメータレジスタであ
り、メモリ４内の転送すべきデータが記憶されているア
ドレスを指定する第１のパラメータを記憶する。１ｂは
第１のジェネレータであり、第１のパラメータレジスタ
１ａ内の第１のパラメータからメモリ４内の転送すべき
データが記憶されているアドレスを生成する。１ｃは第
２のパラメータレジスタであり、メモリ４内の第１のパ
ラメータが記憶されている先頭アドレスを指定する第２
のパラメータを記憶する。１ｄは第２のジェネレータで
あり、第２のパラメータレジスタ１ｃ内の第２のパラメ
ータからメモリ４内の第１のパラメータが記憶されてい
るアドレスを生成する。１ｅは内部バスであり、第１の
パラメータレジスタ１ａ，第１のジェネレータ１ｂ，第
２のパラメータレジスタ１ｃ，第２のジェネレータ１
ｄ，データ転送装置１全体のコントロールを行うコント
ローラ１ｆに接続する。

【００１２】このデータ転送装置１で、第２のジェネレ
ータ１ｄは、第２のパラメータレジスタ１ｃの値を出力
する、第２のパラメータレジスタ１ｃの値に１を加え
る、この動作を第１のパラメータの数だけ行うものとす
る。以上のように構成されるデータ転送装置について、
その動作の第１例を、図２を用いて説明する。

【００１３】図２において、Ｐ１，Ｐ４はプロセッサ３
の処理を示し、Ｔ１，Ｔ２はデータ転送装置１の処理を
示す。始めに、プロセッサ３は、メモリ４内のデータ処
理Ｐ１を行い、メモリ４内に転送すべきデータが準備で
きると、第２のパラメータレジスタ１ｃに、メモリ４内
の第１のパラメータの先頭アドレスを書き込む（処理Ｐ
４）。この後、プロセッサ３はデータ処理Ｐ１を再開
し、プロセッサ３のデータ処理Ｐ１と同時に、データ転
送装置１では、第２のジェネレータ１ｄが、第２のパラ
メータレジスタ１ｃの値から第１のパラメータのメモリ
４内でのアドレスを生成し、このアドレスを用いてコン
トローラ１ｆがメモリ４から読み出した値を、第１のパ
ラメータレジスタ１ｂに設定する（処理Ｔ２）。

【００１４】第１のパラメータレジスタ１ａの設定終了
後、第１のジェネレータ１ｂが、第１のパラメータレジ
スタ１ａの値から転送すべきデータのメモリ４内でのア
ドレスを生成し、このアドレスを用いてコントローラ１
ｆがメモリ４から読み出した値を、転送先２に送出する
（処理Ｔ１）。以上のようにこの実施例の動作の第１例
では、プロセッサ３がデータ転送装置１に設定するデー
タは、第２のパラメータレジスタ１ｃに設定する第１の
パラメータのメモリ４での先頭アドレス（第２のパラメ
ータ）のみであり、従来はプロセッサ３が行っていた第
１のパラメータの設定を、データ転送装置１で行うこと
ができ、プロセッサ３はその間、メモリ４内のデータ処
理Ｐ１を行うことができる。このように、プロセッサ３
は、第２のパラメータを設定するだけでよく、データ転
送装置１がパラメータ設定を行っている間、メモリ４内
のデータ処理を行うことができ、全体の効率をあげるこ
とができる。特に転送に必要なパラメータの数が多い時
には、効果は大きい。

【００１５】次に、この第１の実施例の動作の第２例
を、図３を用いて説明する。図３において、Ｐ１，Ｐ
３，Ｐ４はプロセッサ３の処理を示し、Ｔ１，Ｔ２はデ
ータ転送装置１の処理を示す。始めに、プロセッサ３
は、第２のパラメータレジスタ１ｃにメモリ４内の第１
のパラメータの先頭アドレスを書き込む。次に、プロセ
ッサ３はメモリ４内のデータ処理Ｐ１を開始し、同時
に、データ転送装置１では、第２のジェネレータ１ｄ
が、第２のパラメータレジスタ１ｃの値から第１のパラ
メータのメモリ４内でのアドレスを生成し、このアドレ
スを用いてコントローラ１ｆがメモリ４から読み出した
値を、第１のパラメータレジスタ１ａに設定する（処理
Ｔ２）。

【００１６】プロセッサ３のデータ処理Ｐ１により、メ
モリ４内に転送すべきデータが準備できるとプロセッサ
３は、データ転送装置１に対し転送開始を命令する（処
理Ｐ３）。この後プロセッサ３は、データ処理Ｐ１を再
開し、プロセッサ３のデータ処理Ｐ１と同時に、データ
転送装置１は、第１のパラメータレジスタ１ａの値か
ら、第１のジェネレータ１ｂが、転送すべきデータのメ
モリ４内でのアドレスを生成し、このアドレスを用いて
コントローラ１ｆがメモリ４から読み出した値を、転送
先２に送出する（処理Ｔ１）。

【００１７】以上のようにこの実施例の動作の第２例で
は、プロセッサ３がデータ転送装置１に設定するデータ
は、第２のパラメータレジスタ１ｃに設定する第１のパ
ラメータのメモリ４での先頭アドレス（第２のパラメー
タ）と、転送命令Ｐ３のみである。この第２例では、パ
ラメータ設定命令Ｐ４と転送命令Ｐ３を分けている。こ
のため、プロセッサ３の処理により、メモリ４内に転送
すべきデータを揃えるのと同時に、第１のパラメータの
設定をデータ転送装置１で行うことができる。このよう
に、プロセッサ３は第２のパラメータレジスタ１ｃの設
定を行うだけで、データ転送装置１が第１のパラメータ
の設定を行うので、その間メモリ４内のデータ処理を行
うことができ、全体の処理速度を上げることができる。
特に転送に必要なパラメータの数が多い時には、その効
果は大きい。

【００１８】〔第２の実施例〕この発明の第２の実施例
を図面を用いて詳細に説明する。図４はこの発明の第２
の実施例のデータ転送装置の構成図である。図４におい
て、４１はデータ転送先２に接続するデータ転送装置、
３はメモリ４内のデータの処理，データ転送装置４１の
設定を行うプロセッサ、５は外部バスであり、データ転
送装置４１，プロセッサ３，メモリ４に接続する。６は
プロセッサ３からデータ転送装置４１へ転送開始を指示
する転送信号Ｐ６を伝える信号線である。

【００１９】メモリ４内には、プロセッサ３により処理
されるデータと、処理されたデータと、データ転送装置
４１に設定する複数の第１のパラメータと、この複数の
第１のパラメータの先頭アドレスの配列とが記憶され
る。データ転送装置４１内において、１ａは第１のパラ
メータレジスタ，１ｂは第１のジェネレータ，１ｃは第
２のパラメータレジスタ，１ｄは第２のジェネレータ，
１ｆはコントローラであり、図１における１ａ，１ｂ，
１ｃ，１ｄ，１ｆと同じ働きをする。４１ｇはメモリ４
内の第１のパラメータの先頭アドレスの配列内のデータ
を指すカウンタである。４１ｅは内部バスであり、第１
のパラメータレジスタ１ａ，第１のジェネレータ１ｂ，
第２のパラメータレジスタ１ｃ，第２のジェネレータ１
ｄ，コントローラ１ｆ，カウンタ４１ｇに接続する。

【００２０】以上のように構成されるデータ転送装置に
ついて、以下その動作を図５を用いて説明する。図５に
おいて、Ｐ１，Ｐ５，Ｐ６はプロセッサ３の処理を示
し、Ｔ１，Ｔ２はデータ転送装置４１の処理を示す。始
めに、プロセッサ３は、メモリ４に記憶された第１のパ
ラメータの先頭アドレスの配列の先頭アドレスをカウン
タ４１ｇに書き込む処理Ｐ５を行い、メモリ４内のデー
タ処理Ｐ１を開始する。

【００２１】プロセッサ３のデータ処理Ｐ１により、メ
モリ４内に、第１回目の転送すべきデータが準備できる
と、プロセッサ３は、データ転送装置４１に対し、信号
線６を介し、転送信号Ｐ６を送り、データ処理Ｐ１を再
開する。プロセッサ３のデータ処理Ｐ１と同時に、デー
タ転送装置４１では、カウンタ４１ｇ内の値をアドレス
としてメモリ４から読み出した値を第２のパラメータレ
ジスタ１ｃに設定し、カウンタ４１ｇ内の値に１を加え
る。第２のジェネレータ１ｄが、第２のパラメータレジ
スタ１ｃに設定された値から第１のパラメータのメモリ
４内でのアドレスを生成し、このアドレスを用いてコン
トローラ１ｆがメモリ４から読み出した値を、第１のパ
ラメータレジスタ１ａに設定する（処理Ｔ２）。

【００２２】第１のパラメータレジスタ１ａの設定が終
了すると、第１のジェネレータ１ｂが、第１のパラメー
タレジスタ１ａの値から転送すべきデータのメモリ４内
でのアドレスを生成し、このアドレスを用いてコントロ
ーラ１ｆがメモリ４から読み出したデータを、転送先２
に送出する（処理Ｔ１）。第１回目の転送が終了した
後、プロセッサ３のデータ処理Ｐ１により、メモリ４内
に第２回目の転送すべきデータが準備できると、プロセ
ッサ３は、信号線６を介してデータ転送装置４１に転送
信号Ｐ６を送り、データ処理Ｐ１を再開する。プロセッ
サ３のデータ処理Ｐ１と同時に、データ転送装置４１
は、カウンタ４１ｇ内の値をアドレスとして、メモリ４
から読み出した値を第２のパラメータレジスタ１ｃに設
定し、カウンタ４１ｇ内の値に１を加え、第２のパラメ
ータレジスタ１ｃの値により第１のパラメータレジスタ
１ａを設定し、第１のパラメータレジスタ１ａの値によ
り、第２回目のデータ転送を行う。

【００２３】以後同様に、第３回目，第４回目の転送で
も、プロセッサ３は、信号線６を介しデータ転送装置４
１に転送信号Ｐ６を送るだけで転送が実行できる。以上
のようにこの実施例では、プロセッサ３が、始めに、メ
モリ４に記憶された第１のパラメータの先頭アドレスの
配列の先頭アドレスをカウンタ４１ｇに書き込む処理Ｐ
５を行い、転送を実行する時に、信号線６を介しデータ
転送装置４１に転送信号Ｐ６をおくるだけで、データ転
送が行え、従来パラメータ設定に使っていた時間を、メ
モリ４内のデータの処理に使うことができ、全体の処理
速度を上げることができる。特に転送に必要なパラメー
タの数が多い時には、その効果は大きい。このように、
プロセッサ３のパラメータ設定の時間を短縮でき、性能
低下を抑えることができる。特に転送に必要なパラメー
タの数が多い時には、その効果は大きい。

【００２４】なお、この実施例におけるデータ転送装置
４１において、第１の実施例の第２の動作例のように、
転送信号をパラメータ設定，転送実行の２つに分けるこ
ともできる。この場合、信号線６を２本にすることも、
１本で共用することもできる。なお、上記第１，第２の
実施例では、第１のパラメータのメモリ４内でのアドレ
ス生成のため、第２のジェネレータ１ｄを用いたが、第
１のジェネレータ１ｂで兼用することもできる。

【００２５】また、上記第１，第２の実施例では、第２
のパラメータをメモリ４内での第１のパラメータの先頭
アドレスとしたが、第２のパラメータの数を増やし第２
のジェネレータ１ｄの機能を増やすことにより、第１の
パラメータがメモリ４内に複雑に配置されていても対応
できる。

【００２６】

【発明の効果】以上のようにこの発明は、転送に必要な
第１のパラメータが記憶されているアドレスを、より少
ない第２のパラメータによりデータ転送装置が生成し、
プロセッサのデータ処理と同時に第１のパラメータを設
定することにより、第１のパラメータの数が多い場合で
もプロセッサの命令発行は少ない回数ですみ、データ転
送装置がパラメータの設定を行っている間にデータ処理
が行えることにより、オーバーヘッドが抑えられ全体の
処理速度をあげることができる。これは、特に転送に必
要なパラメータの数が多いときに大きな効果となる。

【図面の簡単な説明】

【図１】この発明の第１の実施例のデータ転送装置の構
成図である。

【図２】この発明の第１の実施例における動作の第１の
例を示す図である。

【図３】この発明の第１の実施例における動作の第２の
例を示す図である。

【図４】この発明の第２の実施例のデータ転送装置の構
成図である。

【図５】この発明の第２の実施例における動作を示す図
である。

【図６】従来のデータ転送装置の構成図である。

【図７】従来のデータ転送装置における動作を示す図で
ある。

【符号の説明】

１，４１ データ転送装置 ４ メモリ １ａ 第１のパラメータレジスタ １ｂ 第１のジェネレータ １ｃ 第２のパラメータレジスタ １ｄ 第２のジェネレータ ４１ｇ カウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１のパラメータを記憶する第１のパラ
   メータレジスタと、この第１のパラメータレジスタ内の
   第１のパラメータからメモリ内の転送すべきデータが記
   憶されているアドレスを生成する第１のジェネレータ
   と、第２のパラメータレジスタと、この第２のパラメー
   タレジスタ内の第２のパラメータから前記第１のパラメ
   ータのメモリ内でのアドレスを生成する第２のジェネレ
   ータとを備え、 前記第２のジェネレータが生成したアドレスにより前記
   メモリから前記第１のパラメータを読み出し前記第１の
   パラメータレジスタに設定するようにしたデータ転送装
   置。
2. 【請求項２】 第１のパラメータを記憶する第１のパラ
   メータレジスタと、この第１のパラメータレジスタ内の
   第１のパラメータからメモリ内の転送すべきデータが記
   憶されているアドレスを生成する第１のジェネレータ
   と、カウンタと、このカウンタの値をアドレスとするメ
   モリ内のデータを第２のパラメータとして記憶する第２
   のパラメータレジスタと、この第２のパラメータレジス
   タ内の第２のパラメータから前記第１のパラメータのメ
   モリ内でのアドレスを生成する第２のジェネレータとを
   備え、 前記第２のジェネレータが生成したアドレスにより前記
   メモリから前記第１のパラメータを読み出し前記第１の
   パラメータレジスタに設定するようにしたデータ転送装
   置。