JPH05204495A - コンピュータ - Google Patents
コンピュータInfo
- Publication number
- JPH05204495A JPH05204495A JP4013588A JP1358892A JPH05204495A JP H05204495 A JPH05204495 A JP H05204495A JP 4013588 A JP4013588 A JP 4013588A JP 1358892 A JP1358892 A JP 1358892A JP H05204495 A JPH05204495 A JP H05204495A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- signal
- shutdown
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012790 confirmation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 208000033999 Device damage Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】シャットダウン終了の確認を不要とし、かつ電
源切断によるソフトウェアやディスク装置等の破壊を防
ぐこと。 【構成】スイッチ１の出力信号Ｆと動作中信号Ａと入力
信号とするＯＲ回路２の出力信号Ｃにて、装置５の起動
及び電源供給路Ｄの切断と接続を制御し、動作中信号Ａ
とインバータ回路３の出力信号Ｅを入力信号とするＡＮ
Ｄ回路４の出力信号Ｂで装置５はシャットダウンを実行
する。これにより、スイッチ１の切り換えのみで、電源
ＯＮからシステム（装置）の起動までと、システムのシ
ャットダウンから電源ＯＦＦまでが実行可能なコンピュ
タを得る。 【効果】シャットダウン終了の確認が不要となり、また
電源切断は必ずシャットダウン終了後に実行されるの
で、ソフトウェアとディスク装置の破壊を防ぐ。
源切断によるソフトウェアやディスク装置等の破壊を防
ぐこと。 【構成】スイッチ１の出力信号Ｆと動作中信号Ａと入力
信号とするＯＲ回路２の出力信号Ｃにて、装置５の起動
及び電源供給路Ｄの切断と接続を制御し、動作中信号Ａ
とインバータ回路３の出力信号Ｅを入力信号とするＡＮ
Ｄ回路４の出力信号Ｂで装置５はシャットダウンを実行
する。これにより、スイッチ１の切り換えのみで、電源
ＯＮからシステム（装置）の起動までと、システムのシ
ャットダウンから電源ＯＦＦまでが実行可能なコンピュ
タを得る。 【効果】シャットダウン終了の確認が不要となり、また
電源切断は必ずシャットダウン終了後に実行されるの
で、ソフトウェアとディスク装置の破壊を防ぐ。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータに関し、特
にスイッチにより装置のシャットダウン及び電源切断を
するコンピュータに関する。
にスイッチにより装置のシャットダウン及び電源切断を
するコンピュータに関する。
【０００２】
【従来の技術】従来より、コンピュータはそのシステム
上で動作中のプログラムを終了させ、使用しているディ
スク装置の動作を停止させたり、ＯＳが管理しているメ
モリ上の情報をディスク装置に記録する等の目的で、電
源切断をする前には、システムのシャットダウンを実行
している。
上で動作中のプログラムを終了させ、使用しているディ
スク装置の動作を停止させたり、ＯＳが管理しているメ
モリ上の情報をディスク装置に記録する等の目的で、電
源切断をする前には、システムのシャットダウンを実行
している。
【０００３】図２は従来のＥＷＳの構成の一例を示すブ
ロック図であり、この従来のＥＷＳの電源を切断すると
きは、まず操作者が外部入力装置８より、装置（システ
ム）５にシステムのシャットダウンを命令する。システ
ム５は、シャットダウンが完了するとディスプレイ装置
９にシステムのシャットダウンが完了したことを表示、
操作者はそのディスプレイ装置９の表示により、システ
ムのシャットダウン完了を確認した後、スイッチ１によ
りリレースイッチ６を切り換え、電源７からシステム５
への電源供給路を切断していた。
ロック図であり、この従来のＥＷＳの電源を切断すると
きは、まず操作者が外部入力装置８より、装置（システ
ム）５にシステムのシャットダウンを命令する。システ
ム５は、シャットダウンが完了するとディスプレイ装置
９にシステムのシャットダウンが完了したことを表示、
操作者はそのディスプレイ装置９の表示により、システ
ムのシャットダウン完了を確認した後、スイッチ１によ
りリレースイッチ６を切り換え、電源７からシステム５
への電源供給路を切断していた。
【０００４】
【発明が解決しようとする課題】このような従来のコン
ピュータでは、シャットダウンの終了を確認してから、
電源の切断を行わなければならないという問題点があ
る。
ピュータでは、シャットダウンの終了を確認してから、
電源の切断を行わなければならないという問題点があ
る。
【０００５】また、スイッチ１によれば、システムのシ
ャットダウン完了に関係なく電源が切断される為、ソフ
トウェア，ディスク装置の破壊が生じるという問題点も
あった。
ャットダウン完了に関係なく電源が切断される為、ソフ
トウェア，ディスク装置の破壊が生じるという問題点も
あった。
【０００６】本発明の目的は、前記問題点を解決し、装
置の破壊事故が発生せず、確実に電源切断が行えるよう
にしたコンピュータを提供することにある。
置の破壊事故が発生せず、確実に電源切断が行えるよう
にしたコンピュータを提供することにある。
【０００７】
【課題を解決するための手段】本発明のコンピュータの
構成は、スイッチと、前記スイッチからの信号を反転す
るインバータ回路と、前記インバータ回路の出力信号と
動作中信号との論理積をとるＡＮＤ回路と、前記スイッ
チからの信号と前記動作中信号との論理和をとるＯＲ回
路と、前記ＯＲ回路の出力信号により電源のＯＮとＯＦ
Ｆを切り換えるリレースイッチと、前記ＯＲ回路の出力
信号により起動して前記動作中信号を出力し、かつ前記
ＡＮＤ回路からの出力信号によりシャットダウンする手
段とを備えることを特徴とする。
構成は、スイッチと、前記スイッチからの信号を反転す
るインバータ回路と、前記インバータ回路の出力信号と
動作中信号との論理積をとるＡＮＤ回路と、前記スイッ
チからの信号と前記動作中信号との論理和をとるＯＲ回
路と、前記ＯＲ回路の出力信号により電源のＯＮとＯＦ
Ｆを切り換えるリレースイッチと、前記ＯＲ回路の出力
信号により起動して前記動作中信号を出力し、かつ前記
ＡＮＤ回路からの出力信号によりシャットダウンする手
段とを備えることを特徴とする。
【０００８】
【実施例】図１は本発明の一実施例のコンピュータを示
すブロック図である。
すブロック図である。
【０００９】図１において、本実施例は、スイッチ１か
らの出力信号Ｆが“１”レベルにあると、ＯＲ回路２の
出力信号Ｃは“１”レベルとなる。その“１”レベルの
出力信号により、リレースイッチ６はＯＮに切り換わ
り、電源７から装置（システム）５への電源供給路Ｄが
つながる。システム５は、電源７から電源電圧を供給さ
れ、またＯＲ回路２からの“１”レベルの出力信号Ｃに
より起動する。システム５は、動作中は常に動作中信号
Ａとして“１”レベルを出力する。
らの出力信号Ｆが“１”レベルにあると、ＯＲ回路２の
出力信号Ｃは“１”レベルとなる。その“１”レベルの
出力信号により、リレースイッチ６はＯＮに切り換わ
り、電源７から装置（システム）５への電源供給路Ｄが
つながる。システム５は、電源７から電源電圧を供給さ
れ、またＯＲ回路２からの“１”レベルの出力信号Ｃに
より起動する。システム５は、動作中は常に動作中信号
Ａとして“１”レベルを出力する。
【００１０】次に、スイッチ１からの出力信号Ｆが
“０”レベルになると、インバータ回路３の出力信号Ｅ
は“１”レベルとなり、このとき動作中信号Ａも“１”
レベルであるので、ＡＮＤ回路４の出力信号Ｂは“１”
レベルとなる。この“１”の出力信号Ｂを受けると、シ
ステム５はシャットダウンを開始する。シャットダウン
が終了すると、システム５は動作中信号Ａ“０”レベル
とする。ＯＲ回路２は、このときスイッチ１よりの出力
信号が“０”レベル，動作中信号Ａが“０”レベルであ
るので、出力信号Ｃは“０”レベルとなる。リレースイ
ッチ６は、ＯＲ回路２の出力信号Ｃが“０”レベルなの
で、ＯＦＦに切り換わり、電源７からシステム５への電
源供給路Ｄは切断される。
“０”レベルになると、インバータ回路３の出力信号Ｅ
は“１”レベルとなり、このとき動作中信号Ａも“１”
レベルであるので、ＡＮＤ回路４の出力信号Ｂは“１”
レベルとなる。この“１”の出力信号Ｂを受けると、シ
ステム５はシャットダウンを開始する。シャットダウン
が終了すると、システム５は動作中信号Ａ“０”レベル
とする。ＯＲ回路２は、このときスイッチ１よりの出力
信号が“０”レベル，動作中信号Ａが“０”レベルであ
るので、出力信号Ｃは“０”レベルとなる。リレースイ
ッチ６は、ＯＲ回路２の出力信号Ｃが“０”レベルなの
で、ＯＦＦに切り換わり、電源７からシステム５への電
源供給路Ｄは切断される。
【００１１】また図１中の、ＯＲ回路２，インバータ回
路３，及びＡＮＤ回路４については、これらと同等の動
作をするものであれば、他の回路でよく、特に限定され
ることはない。
路３，及びＡＮＤ回路４については、これらと同等の動
作をするものであれば、他の回路でよく、特に限定され
ることはない。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
シャットダウン終了の確認をする必要がなくなり、また
電源切断の前に必ずシャットダウンが完了しているの
で、ソフトウェア，ディスク装置の破壊がなくなるとい
う効果を有する。
シャットダウン終了の確認をする必要がなくなり、また
電源切断の前に必ずシャットダウンが完了しているの
で、ソフトウェア，ディスク装置の破壊がなくなるとい
う効果を有する。
【図１】本発明の一実施例のコンピュータを示すブロッ
ク図である。
ク図である。
【図２】従来のコンピュータを示すブロック図である。
１ スイッチ ２ ＯＲ回路 ３ インバータ回路 ４ ＡＮＤ回路 ５ 装置 ６ リレースイッチ ７ 電源 ８ 外部入力装置 ４ ディスプレイ装置 Ａ 動作中信号 Ｂ ＡＮＤ回路の出力信号 Ｃ ＯＲ回路の出力信号 Ｄ 電源供給路 Ｅ インバータ回路の出力信号 Ｆ スイッチの出力信号
Claims (1)
- 【請求項１】 スイッチと、前記スイッチからの信号を
反転するインバータ回路と、前記インバータ回路の出力
信号と動作中信号との論理積をとるＡＮＤ回路と、前記
スイッチからの信号と前記動作中信号との論理和をとる
ＯＲ回路と、前記ＯＲ回路の出力信号により電源のＯＮ
とＯＦＦを切り換えるリレースイッチと、前記ＯＲ回路
の出力信号により起動して前記動作中信号を出力し、か
つ前記ＡＮＤ回路からの出力信号によりシャットダウン
する手段とを備えることを特徴とするコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013588A JPH05204495A (ja) | 1992-01-29 | 1992-01-29 | コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013588A JPH05204495A (ja) | 1992-01-29 | 1992-01-29 | コンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204495A true JPH05204495A (ja) | 1993-08-13 |
Family
ID=11837357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4013588A Withdrawn JPH05204495A (ja) | 1992-01-29 | 1992-01-29 | コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204495A (ja) |
-
1992
- 1992-01-29 JP JP4013588A patent/JPH05204495A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001135010A (ja) | マスター／スレーブ切替システム | |
| JPH0195605A (ja) | 自動車用アンテナ制御装置 | |
| JPS60691B2 (ja) | 電子計算機システムの電源制御方式 | |
| KR20010009691A (ko) | 전원 온오프 제어장치 및 그 방법 | |
| JPS60690B2 (ja) | 電源制御方式 | |
| JPS5832420B2 (ja) | プログラム制御電子装置 | |
| JPH0255805B2 (ja) | ||
| JP2775536B2 (ja) | 電源装置および電源制御方法 | |
| JP2970141B2 (ja) | 復旧可能なヒューズ接点機能を持つシーケンス制御装置 | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JPH09261858A (ja) | コンピュータの電源オン／オフ制御方式 | |
| JPH04127214A (ja) | 電源制御方式 | |
| JP3089099B2 (ja) | 回路切替装置 | |
| JPS6371739A (ja) | マイクロコンピユ−タシステムの監視装置 | |
| JPH03164918A (ja) | 自動運転方式 | |
| JPH0553851A (ja) | 中央制御装置立ち上げ指示装置 | |
| JPH0362111A (ja) | 電源遮断制御方式 | |
| JPS62173510A (ja) | リセツト信号制御方式 | |
| JPH0318914A (ja) | 電源遮断制御装置 | |
| JPH04253213A (ja) | システム停止方式 | |
| JPH048807B2 (ja) | ||
| JPS63285022A (ja) | 短絡保護機能付集積回路 | |
| JPH04270403A (ja) | コンピュータシステムにおけるｉｐｌ管理方法及びその装置 | |
| JPH01201863A (ja) | スピンドルモータ駆動回路 | |
| JPH07115404A (ja) | 無電源状態保持装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |