JPH05204695A - マイクロコンピュータ開発支援装置 - Google Patents

Abstract

(57)【要約】 【目的】マイクロコンピュータ開発支援装置において、
マイクロコンピュータの分岐命令実行状態確認機能を実
行対象プログラムを変更する事なく、リアルタイムに実
行する。 【構成】エミュレーションＣＰＵ１０１から出力される
分岐命令を実行したときに出力される状態信号１０２、
分岐命令の条件が成立したときに出力される状態信号１
０３によって、実行対象プログラムがリアルタイムに実
行しながら、分岐命令の実行状態を実行状態記憶メモリ
１１０に保持し、スーパバイザＣＰＵ１１２より確認す
る。 【効果】分岐命令実行状態確認機能を有するためにエミ
ュレーションメモリ１１３内の実行対象プログラムのみ
の実行で実現できるため、リアルタイムエミュレーショ
ンが実行できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
開発支援装置に関し、特に分岐命令を実行した時に条件
成立、不成立に関係なく分岐命令なら信号（以降分岐信
号と呼ぶ）を出力し、かつ分岐命令の条件が成立したと
きに信号（以降条件成立状態信号と呼ぶ）を出力する機
能を有するマイクロコンピュータ（以降エミュレーショ
ンＣＰＵと呼ぶ）の分岐命令実行状態確認機能に関す
る。

【０００２】

【従来の技術】従来のマイクロコンピュータ開発支援装
置の分岐命令実行状態確認機能のブロック図を図２に示
す。

【０００３】図２において、従来の回路は、エミュレー
ションＣＰＵ１０１′と、エミュレーションメモリ１１
３と、スーパバイザＣＰＵ１１４と、アドレスバス２０
１と、データバス２０３とを備え、ＣＰＵ１１４からメ
モリ１１３に対してメモリリード制御信号２０２が印加
されている。

【０００４】図２において、従来のマイクロコンピュー
タ開発支援装置は、実行対象プログラムを実行するエミ
ュレーションＣＰＵ１０１′、実行対象プログラムを格
納するエミュレーションメモリ１１３、開発支援装置を
動作させるスーパバイザＣＰＵ１１４で構成されてい
た。

【０００５】従来の分岐命令実行状態確認機能は、図３
の様な実行対象プログラムを実行する前に全ての分岐命
令について、図４に示すように追加処理Ａ４０１、追加
処理Ｂ４０２、追加処理Ｃ４０３、追加処理Ｄ４０４の
分岐命令実行状態確認用のプログラム処理を追加（図５
の分岐命令実行確認プログラムＡ〜Ｄ５０５〜５０８）
し、各追加処理では図５に示すようにエミュレーション
メモリ中の領域に各追加処理ごとに確保し（追加メモリ
領域Ａ〜Ｄ５０１〜５０４）、そしてエミュレーション
ＣＰＵ１０１′より、図４の実行対象プログラムを実行
し、その時追加Ａ４０１を実行すれば追加メモリＡ５０
１に分岐Ａ３０３の条件が成立したことが確認できる値
が書き込まれ、追加処理Ｂ４０２を実行すれば追加メモ
リＢ５０２に分岐Ａ３０３で条件が不成立だったことが
確認できる値が書き込まれ、そして追加処理Ｃ４０３を
実行すれば追加メモリ領域Ｃ５０３に分岐Ｂ３０６で条
件が不成立だったことが確認できる値が書き込まれ、追
加処理Ｄを実行すれば追加メモリ領域Ｂ５０４に分岐Ｂ
３０６で条件が成立したことを確認できる値が書き込ま
れる。

【０００６】図４において、従来の回路での実行対象プ
ログラムは、スタート（ＳＴＡＲＴ）３０１時点から、
まず処理Ａ３０２を行い、分岐Ａ３０３で条件不成立の
場合追加処理Ｂ４０２を行い、処理Ｂ３０４を行い、さ
らに処理Ｃ３０５を行って分岐Ｂ３０６へ移行する。こ
こで、条件不設立の場合、追加処理Ｃ４０３を行う、処
理Ｄ３０７を経て、終了とする。

【０００７】ここで、分岐点Ａ３０３で条件成立の場合
には、追加処理Ａ４０１を行い、処理Ｃ３０５へ移行す
る。分岐Ｂ３０６で条件成立の場合、追加処理Ｄ４０４
を行い、分岐Ａ３０３へ移行する。

【０００８】図５において、従来のエミュレーションメ
モリ５１５は、追加メモリ領域Ａ，Ｂ，Ｃ，Ｄ；５０１
〜５０４と、分岐命令実行確認プログラムＡ，Ｂ，Ｃ，
Ｄ；５０５〜５０８とを備えている。

【０００９】図２で示すスーパバイザＣＰＵ１１４よ
り、図５の追加メモリ領域Ａ，Ｂ，Ｃ，Ｄの値をアドレ
スバス２０１，データバス２０３とメモリリード制御信
号２０２を用いて読み、追加メモリ領域Ａ５０１に図４
の分岐Ａ３０３の条件が成立したことを示す値が書き込
まれていて、図５の追加メモリ領域Ｂ５０２の値が分岐
Ａ３０３の条件が不成立したことを示す値でなければ、
分岐命令Ａ３０３を実行し分岐条件が成立し、不成立の
分岐は実行していないことが確認できる。

【００１０】また、追加メモリ領域Ａ５０１の値が分岐
Ａ３０３の条件が成立したことを示す値でなくて、追加
メモリ領域Ｂ５０２の値が分岐Ａ３０３の条件が不成立
したことを示す値であれば、分岐命令を実行し条件が成
立しない分岐を実行し、条件成立の分岐を実行していな
いことを確認できる。

【００１１】追加メモリ領域Ａ５０１の値が分岐Ａ３０
３の条件が成立したことを示す値で、追加メモリ領域Ｂ
５０２の値が分岐Ａ３０３の条件が不成立したことをし
めす値ならば、条件分岐両方実行した事を確認できる分
岐Ｂ３０６も同様に追加プログラムＣ，Ｄにより追加メ
モリ領域５０３，５０４の値により分岐命令の実行状態
を確認する事が出来る。

【００１２】以上のように実行対象プログラムを書き換
えて、分岐命令実行結果をエミュレーションメモリに書
き込むことで機能を実現している。

【００１３】

【発明が解決しようとする課題】前述した様に、従来の
開発支援装置において、分岐命令実行状態確認機能を実
現するためには、実行対象プログラムに特定のプログラ
ムを追加することが必要なため、実行対象プログラム以
外の追加プログラムの実行時間がかかり、リアルタイム
実行が不可能になる。また追加プログラム及び追加メモ
リのエミュレーションメモリを必要とするので、実行対
象プログラムで使用できるメモリサイズが減少してしま
うという問題点があった。

【００１４】本発明の目的は、追加プログラムの実行時
間を短縮し、使用できるメモリサイズが減少しないで済
むようにしたマイクロコンピュータ開発支援装置を提供
することにある。

【００１５】

【課題を解決するための手段】本発明の構成は、分岐命
令を実行した時に条件成立、不成立に関係なく分岐信号
を出力し、前記分岐命令の条件が成立したときに条件成
立状態信号を出力する機能を有するエミュレーションＣ
ＰＵを備えたマイクロコンピュータ開発支援装置に於
て、書き込み制御回路が、前記エミュレーションＣＰＵ
から前記分岐信号及び前記条件成立状態信号が入力さ
れ、成立記憶メモリに対して条件成立信号及び第１の書
き込み信号を出力する機能と、前記分岐信号が入力され
前記条件成立状態信号が入力されていないときには不成
立記憶メモリに対して条件成立信号及び第２の書き込み
信号を出力する機能と、前記分岐信号が入力されたとき
前記成立記憶メモリ、前記不成立記憶メモリに対して、
書き込みアドレス信号を出力する機能とを有し、前記書
き込み制御回路から出力される前記条件成立信号を記憶
する前記成立記憶メモリと前記書き込み制御回路から出
力される前記条件不成立信号を記憶する不成立記憶メモ
リとを有することを特徴とする。

【００１６】

【実施例】図１は本発明の一実施例のマイクロコンピュ
ータ開発支援装置を示すブロック図である。

【００１７】図１において、本実施例の開発支援装置
は、分岐信号１０２出力機能及び条件成立状態信号１０
３の出力機能を持つエミュレーションＣＰＵ１０１を用
いた開発支援装置で、書き込み制御回路１０５と、成立
記憶メモリ１１１と、不成立記憶メモリ１１２と、エミ
ュレーションメモリ１１３及びスパバイザＣＰＵ１１１
４とで構成される。

【００１８】図１において、実行状態記憶メモリ書き込
み制御回路１０５は、３個のインバータと２個のＮＡＮ
Ｄゲートとを備えている。

【００１９】エミュレーションＣＰＵ１０１は、データ
バス１１５を介して、エミュレーションメモリ１１３に
接続されている。ＣＰＵ１０１は、分岐命令を実行した
ときに条件成立，不成立に関係なく出される状態信号
（分岐信号）１０２と、分岐命令の条件が成立したとき
に出力される状態信号（条件成立状態信号）１０３を、
制御回路１０５に出力する。また、実行命令アドレス信
号が印加される。

【００２０】制御回路１０５は、書き込み信号Ａ１０
７，条件成立信号１０６，条件不成立信号１０８，書き
込み信号Ｂ１０９を出力し、書き込みアドレス信号１１
０が接続されている。

【００２１】スーパバイザＣＰＵ１１４は、リード信号
１１８，ライト信号を出力する。メモリ１１１，メモリ
１１２，スパバイザＣＰＵ１１４は、データバス１１
６，１１７で接続されている。

【００２２】メモリ１１１には、リード信号１１８，条
件成立信号１０６，ＮＯＲゲートを介したリード信号１
１８，ライト信号１１９が印加される。

【００２３】メモリ１１２には、リード信号，条件不成
立信号１０８，ＮＯＲゲートを介したリード信号１１
８，ライト信号１１９が印加される。

【００２４】エミュレーションメモリはデータバス１１
５を介してエミュレーションＣＰＵ１０１より実行され
る対象プログラムを格納する。書き込み制御回路は分岐
信号１０２と条件成立状態信号１０３、実行命令のアド
レスを示すアドレス信号１０４の入力がある。

【００２５】書き込み制御回路は分岐信号１０２が入力
されかつ条件成立状態信号１０３が入力された時、書き
込み信号Ａ１０７と条件成立信号１０６が出力される。
また分岐信号１０２が入力されかつ条件成立状態信号１
０３が入力されないとき、書き込み信号Ｂ１０９と条件
不成立信号１０８とが出力される。アドレス信号１０４
はそのままのデータを書き込みアドレス信号１１０とし
て出力される。

【００２６】成立記憶メモリ１１１は１ビットがエミュ
レーションメモリの１アドレスをあらわし同範囲のビッ
ト数を有し、書き込み信号Ａ１０７と条件成立信号１０
６，書き込みアドレス信号１１０の入力があり、書き込
み信号Ａが入力されたとき書き込みが可能となり、条件
成立信号１０６が入力されたとき書き込みアドレス信号
１１０の番地に１が書き込まれ、書き込みアドレス信号
１１０と同番地の分岐命令の条件が成立した事を示す。

【００２７】不成立記憶メモリ１１２は１ビットがエミ
ュレーションメモリの１アドレスをあらわし同範囲のビ
ット数を有し、書き込み信号Ｂ１０９と条件不成立信号
１０８，書き込みアドレス信号１１０の入力があり、書
き込み信号Ｂ１０９が入力されたとき、書き込みが可能
となり、条件不成立信号１０８が入力されたとき書き込
みアドレス信号１１０の番地に１が書き込まれ、書き込
みアドレス信号１１０と同番地の分岐命令の条件が不成
立した事を示す。

【００２８】スーパバイザＣＰＵ１１４より、リード信
号１１８を出力する事により成立記憶メモリ１１１，不
成立記憶メモリ１１２がリード可能となり、アドレスバ
ス１１７、データバス１１６を用いてデータをリードす
ることができる。

【００２９】成立記憶メモリ１１１の値が１で不成立記
憶メモリ１１２の値が１の時、そのメモリアドレスと同
アドレスの分岐命令は条件成立、不成立の両方の分岐が
実行されたことを示し、成立記憶メモリが０不成立記憶
メモリが１の時、その分岐命令は条件不成立の分岐のみ
実行されたことを示し、成立記憶メモリが１、不成立記
憶メモリが０の時、その分岐命令は条件成立の分岐のみ
実行されたことを示し、成立記憶メモリと不成立記憶メ
モリとが共に０の時でかつアドレスが分岐命令であれば
その分岐命令を実行していないことが確認できる。

【００３０】次に、図１，図３，図６を用いて動作の説
明を行う。

【００３１】図３において、実行対象プログラムは、ス
タート（ＳＴＡＲＴ）３０１から処理Ａ３０２を行い、
分岐Ａ３０３を行い条件不成立の場合は処理Ｂ３０４を
行い、次に処理Ｃ３０５を行い、分岐Ｂ３０６において
条件不成立の場合は処理Ｄ３０７を行い、終了となる。
分岐Ａ３０３で条件成立の場合には処理Ｃ３０５に移行
する。分岐Ｂ３０６で条件成立の場合、分岐Ａ３０３に
もどる。

【００３２】図６において、図１の回路の動作タイミン
グが図３と関連して示されており、分岐Ａの分岐信号６
０１，分岐Ａの条件成立状態信号６０２，条件成立信号
６０３，書き込み信号Ａ６０４，書き込み信号Ｂ６０
５，分岐Ａの条件成立状態信号６０６，条件不成立信号
６０７，書き込み信号Ｂ６０８，書き込み信号Ａ６０
９，分岐Ａの条件成立状態信号６１０，分岐Ｂの分岐信
号６１１，分岐Ｂの条件成立状態信号６１２，条件不成
立信号６１３，書き込み信号Ｂ６１４，書き込み信号Ａ
６１５が示されている。

【００３３】図３のような実行対象プログラムをスター
ト３０１より実行し、次に処理Ａ３０２，次に分岐Ａ３
０３を実行した時に、図６の分岐信号６０１がエミュレ
ーションＣＰＵ１０１から出力され、分岐命令の条件が
成立すれば条件成立状態信号６０２が出力され、書き込
み制御回路１０５より条件成立信号６０３及び書き込み
信号Ａ６０４が出力され、成立記憶メモリの書き込みア
ドレス１１０の番地７０１に条件が成立の分岐を実行し
たことを示す値１が書き込まれる。書き込み信号Ｂ６０
５は出力されないので不成立記憶メモリ１１２は書き込
まれない。

【００３４】次に処理Ｃ３０５を実行し次に分岐Ｂ３０
６を実行し条件が成立したとき分岐Ａと同様に成立記憶
メモリ７０２（図７の（Ａ））に分岐命令の条件が成立
したことを示す値１が書き込まれる。

【００３５】次に分岐Ａ３０３を実行し分岐条件が成立
しない時、分岐信号６１０が出力され条件成立状態信号
６０６は出力されず、書き込み制御回路１０５からは条
件不成立信号６０７及び書き込み信号Ｂ６０８が出力さ
れ、不成立記憶メモリの書き込みアドレス１１０番地７
０３（図７の（Ｂ））に条件が不成立の分岐を実行した
ことを示す値１が書き込まれる。書き込み信号Ａ６０９
は出力されないので、成立記憶メモリは書き込まれな
い。

【００３６】次に処理Ｂ３０４，処理Ｃ３０５を実行
し、次に分岐Ｂ３０６を実行したとき条件が不成立だっ
たとき分岐信号６１１がされ、条件成立状態信号６１２
は出力されず、条件不成立信号６１３，書き込み信号６
１４が出力され、不成立記憶メモリの書き込みアドレス
７０４に条件不成立の分岐を実行したことを示す値１を
書く。書き込み信号Ａ６１５は出力されないので成立記
憶メモリには書き込まない。その後、スーパバイザＣＰ
Ｕ１１４より、成立記憶メモリ、不成立記憶メモリの確
認したいアドレスを読むことで、分岐命令Ａ，Ｂの条件
実行状態を確認できる。

【００３７】尚、図７の（Ａ）は本発明の一実施例の成
立記憶メモリ７２０を示し、図７の（Ｂ）は本発明の一
実施例の不成立記憶メモリ７３０を示すブロック図であ
る。

【００３８】図７の（Ａ）において、成立記憶メモリ７
２０内には、分岐Ａに対する成立記憶メモリ書き込みア
ドレス７０１，分岐Ｂに対する成立記憶メモリ書き込み
アドレス７０２を含み、メモリサイズは、１ビット×ｎ
（ｎはエミュレーションメモリと同じアドレス範囲）と
なっている。

【００３９】図７の（Ｂ）において、不成立記憶メモリ
３０は、分岐Ａに対する不成立記憶メモリ書き込みアド
レス７０３，分岐Ｂに対する不成立記憶メモリ書き込み
アドレス７０４を備え、（Ａ）と同様なメモリサイズで
ある。

【００４０】以上説明したように、本実施例のマイクロ
コンピュータ開発支援装置は、分岐命令を実行した時に
条件成立、不成立に関係なく分岐命令なら信号（分岐信
号）を出力し、かつ分岐命令の条件が成立したときに信
号（条件成立状態信号）を出力する機能を有するマイク
ロコンピュータ（エミュレーションＣＰＵ）を有し、前
記エミュレーションＣＰＵから分岐信号が入力されたと
き書き込みアドレスを出力し、前記条件成立状態信号が
入力された時、成立記憶メモリに対して条件成立信号及
び書き込み信号Ａを出力し、条件成立状態信号が入力さ
れていないときには不成立記憶メモリに対し条件不成立
信号及び書き込み信号Ｂを出力する書き込み制御回路を
有する。また前記、書き込み制御回路から出力される条
件成立信号を記憶する成立記憶メモリと条件不成立信号
を記憶する不成立記憶メモリを有することを特徴とす
る。

【００４１】

【発明の効果】以上説明したように、本発明は、分岐命
令状態確認機能を有するためにエミュレーションメモリ
内の実行対象プログラムのみの実行で実現できるため、
リアルタイムエミュレーションが実行できる。

【図面の簡単な説明】

【図１】本発明の一実施例のマイクロコンピュータ開発
支援装置のブロック図である。

【図２】従来の一実施例のブロック図である。

【図３】本発明の一実施例での実行対象プログラムのフ
ロー図である。

【図４】従来での実行対象プログラムのフロー図であ
る。

【図５】従来でのエミュレーションメモリのブロック図
である。

【図６】本発明の一実施例の回路動作を示すタイミング
図である。

【図７】（Ａ），（Ｂ）は本発明の一実施例のそれぞれ
成立記憶メモリ，不成立記憶メモリを示すブロック図で
ある。

【符号の説明】

１０１，１０１′ エミュレーションＣＰＵ １０２ 分岐命令を実行したときに条件成立，不成立
に関係なく出力される状態信号（分岐信号） １０３ 分岐命令の条件が成立したときに出力される
状態信号（条件成立状態信号） １０４ 実行命令アドレス信号 １０５ 実行状態記憶メモリ書き込み制御回路 １０６ 条件成立信号 １０７，１０９ 書き込み信号 １０８ 条件不成立信号 １１０ 書き込みアドレス信号 １１１ 成立記憶メモリ １１２ 不成立記憶メモリ １１３ エミュレーションメモリ １１４ スーパバイザＣＰＵ １１５，１１６，２０３ データバス １１７，２０１ アドレスバス １１８ スーパバイザＣＰＵからのリード信号 １１９ スーパバイザＣＰＵからのライト信号 ２０２ メモリリード制御信号 ３０１ 実行対象プログラムスタート ３０２，３０４，３０５，３０７ 処理Ａ〜Ｄ ３０３，３０６ 分岐Ａ，Ｂ ４０１〜４０４ 追加処理Ａ〜Ｄ ５０１〜５０４ エミュレーションメモリ上の追加メ
モリ領域Ａ〜Ｄ ５０５〜５０８ 分岐命令実行状態確認用追加プログ
ラム処理Ａ〜Ｄ ６０１，６１１ 分岐Ａ，Ｂの分岐信号 ６０２，６０１ 分岐Ａの条件成立状態信号 ６０３ 条件成立信号 ６０４，６０９，６１５ 書き込み信号Ａ ６０５，６０８，６１４ 書き込み信号Ｂ ６０６，６１２ 分岐Ａ，Ｂの条件成立状態信号 ６０７，６１３ 条件不成立信号 ７０１，７０２ 分岐Ａ，Ｂにたいする成立記憶メモ
リ書き込みアドレス ７０３，７０４ 分岐Ａ，Ｂにたいする不成立記憶メ
モリ書き込みアドレス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 分岐命令を実行した時に条件成立、不成
   立に関係なく分岐信号を出力し、前記分岐命令の条件が
   成立したときに条件成立状態信号を出力する機能を有す
   るエミュレーションＣＰＵを備えたマイクロコンピュー
   タ開発支援装置に於て、書き込み制御回路が、前記エミ
   ュレーションＣＰＵから前記分岐信号及び前記条件成立
   状態信号が入力され、成立記憶メモリに対して条件成立
   信号及び第１の書き込み信号を出力する機能と、前記分
   岐信号が入力され前記条件成立状態信号が入力されてい
   ないときには不成立記憶メモリに対して条件成立信号及
   び第２の書き込み信号を出力する機能と、前記分岐信号
   が入力されたとき前記成立記憶メモリ、前記不成立記憶
   メモリに対して、書き込みアドレス信号を出力する機能
   とを有し、前記書き込み制御回路から出力される前記条
   件成立信号を記憶する前記成立記憶メモリと前記書き込
   み制御回路から出力される前記条件不成立信号を記憶す
   る不成立記憶メモリとを有することを特徴とするマイク
   ロコンピュータ開発支援装置。