JPH05206457A - Ｍｏｓ形電界効果トランジスタ半導体装置 - Google Patents
Ｍｏｓ形電界効果トランジスタ半導体装置Info
- Publication number
- JPH05206457A JPH05206457A JP3725292A JP3725292A JPH05206457A JP H05206457 A JPH05206457 A JP H05206457A JP 3725292 A JP3725292 A JP 3725292A JP 3725292 A JP3725292 A JP 3725292A JP H05206457 A JPH05206457 A JP H05206457A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- semiconductor device
- field effect
- transistor semiconductor
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 微細化が可能で、サージ耐圧の高いＭＯＳ形
電界効果トランジスタ半導体装置を提供する。 【構成】 ＭＯＳ形電界効果トランジスタ半導体装置の
Ｎ+ 活性化領域２を素子分離するフィールド酸化膜３の
上に層間絶縁膜４ａを介してポリサイド層７を設け、こ
のポリサイド層７と金属配線５ｃをオーミックコンタク
トで接続し、金属配線５ｃに接地電位を印加する。
電界効果トランジスタ半導体装置を提供する。 【構成】 ＭＯＳ形電界効果トランジスタ半導体装置の
Ｎ+ 活性化領域２を素子分離するフィールド酸化膜３の
上に層間絶縁膜４ａを介してポリサイド層７を設け、こ
のポリサイド層７と金属配線５ｃをオーミックコンタク
トで接続し、金属配線５ｃに接地電位を印加する。
Description
【０００１】
【産業上の利用分野】この発明はＭＯＳ形電界効果トラ
ンジスタ半導体装置に関し、特にＭＯＳ形電界効果トラ
ンジスタのデバイス構造に関するものである。
ンジスタ半導体装置に関し、特にＭＯＳ形電界効果トラ
ンジスタのデバイス構造に関するものである。
【０００２】
【従来の技術】図２は従来のＭＯＳＦＥＴトランジスタ
のデバイス構造を示す断面図であり、図において、１は
Ｐ- 型Ｓｉ基板、２はＮ型のイオン注入により形成され
たＮ+ 活性化領域、３はフィールド酸化膜、４はＮ+ 活
性化領域２と金属配線の間の層間絶縁膜、５ａ，５ｂは
金属配線で、オーミックコンタクト部６を介してＮ+ 活
性化領域２と接続されている。
のデバイス構造を示す断面図であり、図において、１は
Ｐ- 型Ｓｉ基板、２はＮ型のイオン注入により形成され
たＮ+ 活性化領域、３はフィールド酸化膜、４はＮ+ 活
性化領域２と金属配線の間の層間絶縁膜、５ａ，５ｂは
金属配線で、オーミックコンタクト部６を介してＮ+ 活
性化領域２と接続されている。
【０００３】次に動作について説明する。今、金属配線
５ａが高電位（ＶCC）に接続され、金属配線５ｂが低電
位（ＶSS又は１／２ＶCC）に接続されているとする。そ
して、チップ外部からＶCCの端子に極めて急峻な正のサ
ージが与えられると、これまでは両電位はフィールド酸
化膜３によって電気的に分離されていたが、該急峻な正
のサージによって、金属配線５ａにオーミック接続され
たＮ+ 活性化領域２から、基板１を通して、金属配線５
ｂにオーミック接続されたＮ+ 活性化領域２に電流が流
れることとなる。この現象が比較的長い時間起こると、
オーミックコンタクト部６が電荷の集中によって破壊さ
れることとなる。
５ａが高電位（ＶCC）に接続され、金属配線５ｂが低電
位（ＶSS又は１／２ＶCC）に接続されているとする。そ
して、チップ外部からＶCCの端子に極めて急峻な正のサ
ージが与えられると、これまでは両電位はフィールド酸
化膜３によって電気的に分離されていたが、該急峻な正
のサージによって、金属配線５ａにオーミック接続され
たＮ+ 活性化領域２から、基板１を通して、金属配線５
ｂにオーミック接続されたＮ+ 活性化領域２に電流が流
れることとなる。この現象が比較的長い時間起こると、
オーミックコンタクト部６が電荷の集中によって破壊さ
れることとなる。
【０００４】
【発明が解決しようとする課題】従来のＭＯＳＦＥＴト
ランジスタは以上のように構成されているので、サージ
耐圧が低く、上記オーミックコンタクト部の破壊の問題
を解決するためには、フィールド酸化膜３の厚さを厚く
したり、フィールド酸化膜３部の幅を広くしたり、また
金属配線５ａを高融点材料であるポリサイドに変えたり
しなければならず、装置の微細化には適さないなどの問
題があった。
ランジスタは以上のように構成されているので、サージ
耐圧が低く、上記オーミックコンタクト部の破壊の問題
を解決するためには、フィールド酸化膜３の厚さを厚く
したり、フィールド酸化膜３部の幅を広くしたり、また
金属配線５ａを高融点材料であるポリサイドに変えたり
しなければならず、装置の微細化には適さないなどの問
題があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、微細化できるとともに、さらに
サージ耐圧の高いＭＯＳ形電界効果トランジスタ半導体
装置を得ることを目的としている。
ためになされたもので、微細化できるとともに、さらに
サージ耐圧の高いＭＯＳ形電界効果トランジスタ半導体
装置を得ることを目的としている。
【０００６】
【課題を解決するための手段】この発明に係るＭＯＳ形
電界効果トランジスタ半導体装置は、素子分離用のフィ
ールド酸化膜の上に層間絶縁膜を介して高融点材料のポ
リサイド層を置き、このポリサイド層と金属配線をオー
ミックコンタクトで接続し、前記金属配線に接地電位を
印加するようにしたものである。
電界効果トランジスタ半導体装置は、素子分離用のフィ
ールド酸化膜の上に層間絶縁膜を介して高融点材料のポ
リサイド層を置き、このポリサイド層と金属配線をオー
ミックコンタクトで接続し、前記金属配線に接地電位を
印加するようにしたものである。
【０００７】
【作用】この発明におけるＭＯＳ形電界効果トランジス
タ半導体装置は、素子分離用のフィールド酸化膜の上に
層間絶縁膜を介して高融点材料のポリサイド層を置き、
このポリサイド層と金属配線をオーミックコンタクトで
接続し、前記金属配線に接地電位を印加するようにした
ので、サージが外部から与えられてもフィールド酸化膜
の下を通って電流が流れるということが起こりにくくな
る。
タ半導体装置は、素子分離用のフィールド酸化膜の上に
層間絶縁膜を介して高融点材料のポリサイド層を置き、
このポリサイド層と金属配線をオーミックコンタクトで
接続し、前記金属配線に接地電位を印加するようにした
ので、サージが外部から与えられてもフィールド酸化膜
の下を通って電流が流れるということが起こりにくくな
る。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例によるＭＯＳ形電界効果
トランジスタ半導体装置を示し、図において、１はＰ-
Ｓｉ基板、２はＮ型のイオン注入により形成されたＮ+
活性化領域、３は素子分離用フィールド酸化膜、５ａ，
５ｂ，５ｃは金属配線、４ａ，４ｂはそれぞれＮ+ 活性
化領域２とポリサイド層７間の層間絶縁膜，ポリサイド
層７と金属配線５ａ，５ｂ，５ｃ間の層間絶縁膜であ
り、５ａ，５ｂ，５ｃは金属配線であり、これらはオー
ミックコンタクト部６，８を介してＮ+ 活性化領域２と
ポリサイド層７に接続されている。
する。図１は本発明の一実施例によるＭＯＳ形電界効果
トランジスタ半導体装置を示し、図において、１はＰ-
Ｓｉ基板、２はＮ型のイオン注入により形成されたＮ+
活性化領域、３は素子分離用フィールド酸化膜、５ａ，
５ｂ，５ｃは金属配線、４ａ，４ｂはそれぞれＮ+ 活性
化領域２とポリサイド層７間の層間絶縁膜，ポリサイド
層７と金属配線５ａ，５ｂ，５ｃ間の層間絶縁膜であ
り、５ａ，５ｂ，５ｃは金属配線であり、これらはオー
ミックコンタクト部６，８を介してＮ+ 活性化領域２と
ポリサイド層７に接続されている。
【０００９】次に動作について説明する。金属配線５ａ
が高電位（ＶCC）に接続され、金属配線５ｂが低電位
（ＶSS，あるいは１／２ＶCC）に接続され、金属配線５
ｃが接地電位（ＶSS）に接続されている。金属配線５ｃ
は接地電位（ＶSS）が印加され、オーミックコンタクト
部８を介してポリサイド層７に接続されているので、ポ
リサイド層７の下地であるフィールド酸化膜３を通し
て、基板１には接地電位が与えられる。これにより、チ
ップ外部からＶCC端子に急峻な正のサージが与えられて
も、素子分離用のフィールド酸化膜３の下地である基板
１には、逆電位が与えられているので、高電位（ＶCC）
が印加されているＮ+ 活性化領域２から、Ｐ- 基板１を
通して、低電位（ＶSS，１／２ＶCC）が印加されている
Ｎ+ 活性化領域２にパンチスルー電流が流れるのを防ぐ
ことができる。このように本実施例によれば、サージ耐
圧が高く、微細化の可能なＭＯＳ形電界効果トランジス
タ半導体装置を得ることができる。
が高電位（ＶCC）に接続され、金属配線５ｂが低電位
（ＶSS，あるいは１／２ＶCC）に接続され、金属配線５
ｃが接地電位（ＶSS）に接続されている。金属配線５ｃ
は接地電位（ＶSS）が印加され、オーミックコンタクト
部８を介してポリサイド層７に接続されているので、ポ
リサイド層７の下地であるフィールド酸化膜３を通し
て、基板１には接地電位が与えられる。これにより、チ
ップ外部からＶCC端子に急峻な正のサージが与えられて
も、素子分離用のフィールド酸化膜３の下地である基板
１には、逆電位が与えられているので、高電位（ＶCC）
が印加されているＮ+ 活性化領域２から、Ｐ- 基板１を
通して、低電位（ＶSS，１／２ＶCC）が印加されている
Ｎ+ 活性化領域２にパンチスルー電流が流れるのを防ぐ
ことができる。このように本実施例によれば、サージ耐
圧が高く、微細化の可能なＭＯＳ形電界効果トランジス
タ半導体装置を得ることができる。
【００１０】
【発明の効果】以上のように、この発明に係るＭＯＳ形
電界効果トランジスタによれば、素子分離用のフィール
ド酸化膜の上に層間絶縁膜を介して高融点材料のポリサ
イド層を置き、このポリサイド層と金属配線をオーミッ
クコンタクトで接続し、前記金属配線に接地電位を印加
するようにしたので、小面積でサージ耐圧の高いＭＯＳ
形電界効果トランジスタ半導体装置が得られる効果があ
る。
電界効果トランジスタによれば、素子分離用のフィール
ド酸化膜の上に層間絶縁膜を介して高融点材料のポリサ
イド層を置き、このポリサイド層と金属配線をオーミッ
クコンタクトで接続し、前記金属配線に接地電位を印加
するようにしたので、小面積でサージ耐圧の高いＭＯＳ
形電界効果トランジスタ半導体装置が得られる効果があ
る。
【図１】この発明の一実施例によるＭＯＳ形電界効果ト
ランジスタ半導体装置の断面図である。
ランジスタ半導体装置の断面図である。
【図２】従来のＭＯＳ形電界効果トランジスタ半導体装
置の断面図である。
置の断面図である。
１ Ｐ- 基板 ２ Ｎ+ 活性化領域 ３ 素子分離用フィールド酸化膜 ４ 層間絶縁膜 ５ 金属配線 ６ オーミックコンタクト部（Ｎ+ −金属配線） ７ ポリサイド ８ オーミックコンタクト部（ポリサイド−金属配線）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 29/46 Ｄ 7738−4Ｍ
Claims (1)
- 【請求項１】 素子領域及び該素子領域を分離するフィ
ールド酸化膜を有するＭＯＳ形電界効果トランジスタ半
導体装置において、 上記フィールド酸化膜上に層間絶縁膜を介して設けられ
た高融点材料であるポリサイド層と、 上記ポリサイド層とオーミックコンタクトで接続され、
接地電位を印加した金属配線とを備えたことを特徴とす
るＭＯＳ形電界効果トランジスタ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3725292A JPH05206457A (ja) | 1992-01-27 | 1992-01-27 | Ｍｏｓ形電界効果トランジスタ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3725292A JPH05206457A (ja) | 1992-01-27 | 1992-01-27 | Ｍｏｓ形電界効果トランジスタ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206457A true JPH05206457A (ja) | 1993-08-13 |
Family
ID=12492455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3725292A Pending JPH05206457A (ja) | 1992-01-27 | 1992-01-27 | Ｍｏｓ形電界効果トランジスタ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206457A (ja) |
-
1992
- 1992-01-27 JP JP3725292A patent/JPH05206457A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0236071B2 (ja) | ||
| JPH06508958A (ja) | モノリシック集積回路装置 | |
| JPS583285A (ja) | 半導体集積回路の保護装置 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPH0936357A (ja) | 半導体装置 | |
| US6281553B1 (en) | Semiconductor device, electrostatic discharge protection device, and dielectric breakdown preventing method | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ | |
| JPH06244371A (ja) | 半導体装置 | |
| JP2853445B2 (ja) | 半導体集積回路 | |
| JPH07105495B2 (ja) | 絶縁ゲート型半導体装置 | |
| KR100290916B1 (ko) | 이에스디(ｅｓｄ) 보호회로 및 그의 제조 방법 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH07147384A (ja) | 半導体装置 | |
| JP2996346B2 (ja) | Ｍｏｓ集積回路 | |
| JPH07130838A (ja) | 半導体装置 | |
| JPH0590522A (ja) | 半導体装置 | |
| JPS6098666A (ja) | 半導体記憶装置 | |
| JPS59105369A (ja) | 半導体装置 | |
| EP0620598A1 (en) | Input/output protective circuit | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH05198801A (ja) | 半導体装置 | |
| JPH04145658A (ja) | 半導体集積回路 | |
| JPS58188158A (ja) | 半導体装置とその製造方法 | |
| JPS61125164A (ja) | Ｍｏｓ型半導体装置 | |
| JPH098331A (ja) | Ｓｏｉ入力保護回路 |