JPS583285A - 半導体集積回路の保護装置 - Google Patents
半導体集積回路の保護装置Info
- Publication number
- JPS583285A JPS583285A JP56100505A JP10050581A JPS583285A JP S583285 A JPS583285 A JP S583285A JP 56100505 A JP56100505 A JP 56100505A JP 10050581 A JP10050581 A JP 10050581A JP S583285 A JPS583285 A JP S583285A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode metal
- diffusion region
- input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路の保−装置に関し、特に、半導
体集積回路の入力端子における高電圧による拡散層への
電極金属の突き抜は防止装置に関する。
体集積回路の入力端子における高電圧による拡散層への
電極金属の突き抜は防止装置に関する。
一般に、半導体集積回路の入力段には、内部ＩＣｔ靜電
焦電気よる高電圧入力から保−するために、ｒ−ト酸化
ｌ［管内部ＩＣのそれよ）厚くして、通常の動作電圧で
は動作せず高電圧入力時のみ動作するようにした入力ト
ランジスタ保ｌＩ用のＭＯＳ ）ランノスタが入力１１
に設けられている。
焦電気よる高電圧入力から保−するために、ｒ−ト酸化
ｌ［管内部ＩＣのそれよ）厚くして、通常の動作電圧で
は動作せず高電圧入力時のみ動作するようにした入力ト
ランジスタ保ｌＩ用のＭＯＳ ）ランノスタが入力１１
に設けられている。
このＭＯＳ ）ランジスタのドレインとなる拡散領域は
、中は多肉ｓＩＣを保護するための抵抗領域を介して入
力電極金属層と電気的接触をしている。
、中は多肉ｓＩＣを保護するための抵抗領域を介して入
力電極金属層と電気的接触をしている。
従来、上記拡散領域と入力電極金属層との間に細物ｔも
介さずに、直１１に電気的秦触會行っていたので、高電
圧が入力電極金属層に印加された場合、電極金属が拡散
領域を突＊＊けてその下の半導体基板に到達し、電極金
属層と半導体基板を短絡してしまい、その結果、入力電
極金属層に通常の信号電圧が印加されても直ちに半導体
基板に導通してしまい内部の半導体集積回路の駆動が不
可能になることがあった。まえ、上記抵抗領域を得るた
めに、拡散領域を延伸し、その端部の接触部において入
力電極金属層と拡散領域との電気的接触を行っていたの
で、拡散領域の所１１［ｉ秋は大となるという問題があ
った。さらに、上記接触部における拡散領域と半導体基
板の間の接合容量によシ入カインピーダンスが大となり
、動作速度が遅いと−いう問題も６つ危。
介さずに、直１１に電気的秦触會行っていたので、高電
圧が入力電極金属層に印加された場合、電極金属が拡散
領域を突＊＊けてその下の半導体基板に到達し、電極金
属層と半導体基板を短絡してしまい、その結果、入力電
極金属層に通常の信号電圧が印加されても直ちに半導体
基板に導通してしまい内部の半導体集積回路の駆動が不
可能になることがあった。まえ、上記抵抗領域を得るた
めに、拡散領域を延伸し、その端部の接触部において入
力電極金属層と拡散領域との電気的接触を行っていたの
で、拡散領域の所１１［ｉ秋は大となるという問題があ
った。さらに、上記接触部における拡散領域と半導体基
板の間の接合容量によシ入カインピーダンスが大となり
、動作速度が遅いと−いう問題も６つ危。
本発明の目的は、前述の従来技術における諸問題にかん
がみ、半導体集積回路の入力ＲＫ設けられた保護用ＭＯ
８）ランジスタのドレインとなる拡散領域中にフィール
ド酸化層の島を設け、その島の上に高鍋度の第１のぼり
シリコン層を設け、更に、第１のポリシリコン層と拡散
領域に電気的に接触する低ａｍの第２のポリシリコン層
を設け、入力電極金属層を上記第１のポリシリコン層に
電気的Ｋｍ触させるという構想に基づき、半一体系積回
路の入力電極金属層の接触部において、入力高電圧によ
り電極金属が一散領域を突き抜けて半導体基板に到達す
ることを防止すると共に、小面積の保曖用入力抵抗ｖａ
３＃ｔｔ、、あわせて拡散領域と半導体基間の接合容量
を減少せしめることにある。
がみ、半導体集積回路の入力ＲＫ設けられた保護用ＭＯ
８）ランジスタのドレインとなる拡散領域中にフィール
ド酸化層の島を設け、その島の上に高鍋度の第１のぼり
シリコン層を設け、更に、第１のポリシリコン層と拡散
領域に電気的に接触する低ａｍの第２のポリシリコン層
を設け、入力電極金属層を上記第１のポリシリコン層に
電気的Ｋｍ触させるという構想に基づき、半一体系積回
路の入力電極金属層の接触部において、入力高電圧によ
り電極金属が一散領域を突き抜けて半導体基板に到達す
ることを防止すると共に、小面積の保曖用入力抵抗ｖａ
３＃ｔｔ、、あわせて拡散領域と半導体基間の接合容量
を減少せしめることにある。
以下、添附の図面に基づいて本＠＠Ｏ実施例を従来例と
対比しながら説明する。
対比しながら説明する。
第１図は半導体集積回路の入力段に接続された保譲回路
の１例を示す回路図である。半導体集積回路ＩＣの入力
段のＭＯ８）ランジスタＴＩのｒ−ト、保護用の抵抗８
の一端、及び保−用Ｍ０８トランジスタＴ、のドレイン
ＤＦｉ接触ＩＩ Ｎ ｓに＆イテ接続されている。保護
用の抵抗Ｒの他端と保−用ＭＯ８）ランジスタテ愈のｒ
−）は接触部Ｎ、において接続されている。接触部Ｎ３
は入力端子１３１１に接続されている。保１用ＭＯ８ト
ランジスタＴ、のソースは接地されている。
の１例を示す回路図である。半導体集積回路ＩＣの入力
段のＭＯ８）ランジスタＴＩのｒ−ト、保護用の抵抗８
の一端、及び保−用Ｍ０８トランジスタＴ、のドレイン
ＤＦｉ接触ＩＩ Ｎ ｓに＆イテ接続されている。保護
用の抵抗Ｒの他端と保−用ＭＯ８）ランジスタテ愈のｒ
−）は接触部Ｎ、において接続されている。接触部Ｎ３
は入力端子１３１１に接続されている。保１用ＭＯ８ト
ランジスタＴ、のソースは接地されている。
第２図は第１図の回路を従来装置で実現した場合の装置
の構造を示す費部平面図である１１１Ｒ２１１において
は、保線用Ｍ０８トランジスタＴＩ％保麺用抵抗８、及
び入力端子ＩＮが示されている。保護用Ｍ０８トランジ
スタＴｓＯソース及びドレインとなる不純物拡散領域８
およびＤのそれぞれの−ｍｅ覆うようにしてダート電極
金属層Ｇが配置されておシ、この金属層Ｇは入力端子Ｉ
ＮＫ接続されている。ドレインとなる拡散領域りの接触
部Ｎ、において他の金属層Ｍと拡散領域りは電気的に接
触しており、金属層Ｍは、図示していない半導体集積回
路ＩＣ（第１図）の入力段トランジスタＴ１１のｒ−）
に接続される。ソースとなる拡散領域８は接地用電極Ｇ
ＮＤ Ｋ接触部Ｎｌ ｅＮ４ ＩＮＳにおいて電気
的に接触している。拡散領域りの一部は保線用抵抗Ｒ１
−形成するために延伸されている。この延伸された拡散
抵抗領域Ｒの端部り、における接触部Ｎｌにおｉて、抵
抗領域Ｒの端部の拡散領域Ｄ１すなわち保饅用抵抗Ｒの
他端はｒ−計電極金属層Ｇと電気的に接触している。＠
２図に示した従来装置によれｄ１保嚢用抵抗Ｒ１得るた
めに拡散領域を延伸しなければならないので、拡散領域
りめ所要面積が大となるという問題があった。壜た、接
触１１８ｍに高電圧が印加されると電極金属がその下の
拡散領域を突き抜けて半導体基板に到ってしまうことが
あった。この電極金属Ｏ突き抜は現象を纂３図について
説明する。
の構造を示す費部平面図である１１１Ｒ２１１において
は、保線用Ｍ０８トランジスタＴＩ％保麺用抵抗８、及
び入力端子ＩＮが示されている。保護用Ｍ０８トランジ
スタＴｓＯソース及びドレインとなる不純物拡散領域８
およびＤのそれぞれの−ｍｅ覆うようにしてダート電極
金属層Ｇが配置されておシ、この金属層Ｇは入力端子Ｉ
ＮＫ接続されている。ドレインとなる拡散領域りの接触
部Ｎ、において他の金属層Ｍと拡散領域りは電気的に接
触しており、金属層Ｍは、図示していない半導体集積回
路ＩＣ（第１図）の入力段トランジスタＴ１１のｒ−）
に接続される。ソースとなる拡散領域８は接地用電極Ｇ
ＮＤ Ｋ接触部Ｎｌ ｅＮ４ ＩＮＳにおいて電気
的に接触している。拡散領域りの一部は保線用抵抗Ｒ１
−形成するために延伸されている。この延伸された拡散
抵抗領域Ｒの端部り、における接触部Ｎｌにおｉて、抵
抗領域Ｒの端部の拡散領域Ｄ１すなわち保饅用抵抗Ｒの
他端はｒ−計電極金属層Ｇと電気的に接触している。＠
２図に示した従来装置によれｄ１保嚢用抵抗Ｒ１得るた
めに拡散領域を延伸しなければならないので、拡散領域
りめ所要面積が大となるという問題があった。壜た、接
触１１８ｍに高電圧が印加されると電極金属がその下の
拡散領域を突き抜けて半導体基板に到ってしまうことが
あった。この電極金属Ｏ突き抜は現象を纂３図について
説明する。
第３図は謳２図の■−１′線断面の装部を示す断面図で
るる０ｗ！３図において、半導体基板ａＵＢ上に、半導
体基板８ＵＢと反対の導電形の不純物拡散領域り鴬がフ
ィールド酸化層！８０Ｋにより周辺を絶縁されて形成さ
れている。拡散領域Ｄｓ ０１ｉｋ触部Ｎｓ を除いた
部分の上及びフィールド酸化層ＩＳＯ，の上には層間絶
縁酸化膜りが形成されている１層間絶縁酸化Ｉ［Ｌ及び
接触部Ｎ、の−けζ金属層Ｇが形成されている。入力端
子ＩＮ（第１図、１に２図）に静電気等により高電圧が
印加されると、この高電圧は金属層Ｇ′ｆｒ介して拡散
領域Ｄ１に印加され、極めて高い電圧の場合、図示され
ているように、電極金属の一部Ｍ・が拡散領域Ｄｓ を
突き抜けて半導体基板８０Ｂ Ｋ到達してしまうことが
める。この結果、電極金属と半導体基板が短縞してしま
うので半導体集積回路ＩＣ（ＩＩＩｔ図）を駆動するこ
とができなくなる。また、接触４１Ｎｍの下の拡散領域
ＤＩ と半導体基板の間ＯＰＮ＠合容量により、動作速
度が運くなる０本発明は、上記の電極金属の突亀抜は現
象を防止すると共に保護抵抗用の拡散領域の面積を減少
させあわせて接触部におけるＰＮｇ合容量を減少させる
ものであり、ｉ＠４図に基づいて本発明の詳細な説明す
る。
るる０ｗ！３図において、半導体基板ａＵＢ上に、半導
体基板８ＵＢと反対の導電形の不純物拡散領域り鴬がフ
ィールド酸化層！８０Ｋにより周辺を絶縁されて形成さ
れている。拡散領域Ｄｓ ０１ｉｋ触部Ｎｓ を除いた
部分の上及びフィールド酸化層ＩＳＯ，の上には層間絶
縁酸化膜りが形成されている１層間絶縁酸化Ｉ［Ｌ及び
接触部Ｎ、の−けζ金属層Ｇが形成されている。入力端
子ＩＮ（第１図、１に２図）に静電気等により高電圧が
印加されると、この高電圧は金属層Ｇ′ｆｒ介して拡散
領域Ｄ１に印加され、極めて高い電圧の場合、図示され
ているように、電極金属の一部Ｍ・が拡散領域Ｄｓ を
突き抜けて半導体基板８０Ｂ Ｋ到達してしまうことが
める。この結果、電極金属と半導体基板が短縞してしま
うので半導体集積回路ＩＣ（ＩＩＩｔ図）を駆動するこ
とができなくなる。また、接触４１Ｎｍの下の拡散領域
ＤＩ と半導体基板の間ＯＰＮ＠合容量により、動作速
度が運くなる０本発明は、上記の電極金属の突亀抜は現
象を防止すると共に保護抵抗用の拡散領域の面積を減少
させあわせて接触部におけるＰＮｇ合容量を減少させる
ものであり、ｉ＠４図に基づいて本発明の詳細な説明す
る。
第４図は本発明の１実施例による半導体集積回路の保護
装置の構造を示す要部断面図である。第４図において、
半導体基板ＢＵＢ上に、半導体基板８０Ｂと反対導電形
の不純−拡散領域ＤＩがその中央部及び周辺をそれぞれ
フィールド酸化層１８０２ｅＩＳＯｔによって絶縁され
て形成されている。中央部のフィールド酸化層Ｉ８０．
の上には、比較的低濃度の第１のポリシリコン層ＰＳｌ
が形成されている。纂ｌのポリシリコン１［’８．及び
拡散領域り、の両方に電気的に接触して、比較的低濃度
の第２のポリシリコン層Ｐ８．が形成されている。
装置の構造を示す要部断面図である。第４図において、
半導体基板ＢＵＢ上に、半導体基板８０Ｂと反対導電形
の不純−拡散領域ＤＩがその中央部及び周辺をそれぞれ
フィールド酸化層１８０２ｅＩＳＯｔによって絶縁され
て形成されている。中央部のフィールド酸化層Ｉ８０．
の上には、比較的低濃度の第１のポリシリコン層ＰＳｌ
が形成されている。纂ｌのポリシリコン１［’８．及び
拡散領域り、の両方に電気的に接触して、比較的低濃度
の第２のポリシリコン層Ｐ８．が形成されている。
第ＬＯ４リシリコン層ＰＳｌ上に接触部Ｎ、が設けられ
ており、ｐｓｌ上の接触部Ｎ、を除いた部分の上、第２
のポリシリコン層Ｐ８．の上、及びフィールド酸化層ｌ
５Ｏｔの上には層間絶縁酸化膜りが形成されている。層
間Ｉｌｌ５緻酸化１１１［Ｌ及び接触部ＮＩＯ上に金属
１ｉ１Ｇ＃形成されている。第４図に示され友構造にす
れば、高電圧が印加されて−も電極金属は、ｌ！ｌのＩ
リシリコン層Ｐ８．及びフィールド酸化層ＩＳＯ，に訪
げられるので基板ＳＵＢに到達することはない、ｔた、
Ｉｌｌのポリシリコン層Ｐ８にの不純物濃度は第２のＩ
リシリコン層Ｐ８＝Ｏ不純愉濃匿により濃くしであるの
で、第１のポリシリコン層ＰＳＬの電気抵抗はＩｌｌ２
のポリシリコン層Ｐ８．０電気抵抗より小である。従っ
て、ｗ４１のＩリシリコン層Ｐ８１ と金属層ＰＳ８と
の電気的接触は曳行に行われ、且つ、１１１１２の４リ
シリコン層ＰＳ１は高抵抗なので第１図に示した保請用
抵抗の役割七釆九す、かくして、第２図に示した抵抗領
域ＲＯ如き、拡散領域會延押して形成され良領域は本発
明によれば不豪となる。さらに、接触部Ｎｌの下には籐
１のＩリシリコン層Ｐ８１及びフィールド酸化層■８０
１があるのみで、ＰＮ接合は存在せず、従って接触ＩＩ
Ｎ ｓにおける接合容量は殆んどないので、従来例の
如く入力インピーダンスが＾くなることはない。
ており、ｐｓｌ上の接触部Ｎ、を除いた部分の上、第２
のポリシリコン層Ｐ８．の上、及びフィールド酸化層ｌ
５Ｏｔの上には層間絶縁酸化膜りが形成されている。層
間Ｉｌｌ５緻酸化１１１［Ｌ及び接触部ＮＩＯ上に金属
１ｉ１Ｇ＃形成されている。第４図に示され友構造にす
れば、高電圧が印加されて−も電極金属は、ｌ！ｌのＩ
リシリコン層Ｐ８．及びフィールド酸化層ＩＳＯ，に訪
げられるので基板ＳＵＢに到達することはない、ｔた、
Ｉｌｌのポリシリコン層Ｐ８にの不純物濃度は第２のＩ
リシリコン層Ｐ８＝Ｏ不純愉濃匿により濃くしであるの
で、第１のポリシリコン層ＰＳＬの電気抵抗はＩｌｌ２
のポリシリコン層Ｐ８．０電気抵抗より小である。従っ
て、ｗ４１のＩリシリコン層Ｐ８１ と金属層ＰＳ８と
の電気的接触は曳行に行われ、且つ、１１１１２の４リ
シリコン層ＰＳ１は高抵抗なので第１図に示した保請用
抵抗の役割七釆九す、かくして、第２図に示した抵抗領
域ＲＯ如き、拡散領域會延押して形成され良領域は本発
明によれば不豪となる。さらに、接触部Ｎｌの下には籐
１のＩリシリコン層Ｐ８１及びフィールド酸化層■８０
１があるのみで、ＰＮ接合は存在せず、従って接触ＩＩ
Ｎ ｓにおける接合容量は殆んどないので、従来例の
如く入力インピーダンスが＾くなることはない。
以上の説明から明らかなように、本発明によれば、半導
体集積回路の入力電極金属層の接触部において、入力高
電圧により電極金属が拡散領域を突き抜けて半導体基板
に到達することが防止され、小面積の保麟用入力抵抗が
得られ、あわせて、拡散領域と半導体基板の接合容量が
減少された半導体集積回路の保−装置が実現できる。
体集積回路の入力電極金属層の接触部において、入力高
電圧により電極金属が拡散領域を突き抜けて半導体基板
に到達することが防止され、小面積の保麟用入力抵抗が
得られ、あわせて、拡散領域と半導体基板の接合容量が
減少された半導体集積回路の保−装置が実現できる。
【図面の簡単な説明】
第１図は半導体集積回路の入力段に接続された保−回路
のｌｆｌを示す回路図、第２図はｇｔ図の回路を従来装
置０１例で実現し次場合の装置の構造を示す要部平面図
、第３図は第２図の一一鵬′線断面のｌ！ｓを示す断面
図、第４図社本発明の１実施例による半導体集積回路の
保護装置の構造を示す要部断面図である。 ＩＣ・・・半導体集積回路、ＴＩ・・・ＩＣの入力段の
Ｍｏ２）ランゾスタ、Ｎ１・・・接触部、Ｎ、・・・接
触部、Ｔ、・・・保議用ＭＯ８）ランジスタ、Ｄ・・・
Ｔ、のドレイン拡散領域、８・・・Ｔｌのソース拡散領
域、Ｇ・・・Ｔｌのゲート電極金属層、ＩＮ・・・入力
端子、８・・・保護用抵抗、８１ＪＢ−・・半導体基板
、１８０． 、Ｉ８０゜・・・フィールド酸化層、Ｄ
Ｉ ｅ Ｄｌ・・・拡散領域、Ｌ・・・層間絶縁咳化
層、Ｍ・・・・電極金属の一部、ｐｓｌ・・・第１のポ
リシリコン層、Ｐ８．・・・第２のポリシリコン層。 特許出願人 富士通株式会社 特許出願式通人 弁理士 青 木 朗 弁理士 画 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
のｌｆｌを示す回路図、第２図はｇｔ図の回路を従来装
置０１例で実現し次場合の装置の構造を示す要部平面図
、第３図は第２図の一一鵬′線断面のｌ！ｓを示す断面
図、第４図社本発明の１実施例による半導体集積回路の
保護装置の構造を示す要部断面図である。 ＩＣ・・・半導体集積回路、ＴＩ・・・ＩＣの入力段の
Ｍｏ２）ランゾスタ、Ｎ１・・・接触部、Ｎ、・・・接
触部、Ｔ、・・・保議用ＭＯ８）ランジスタ、Ｄ・・・
Ｔ、のドレイン拡散領域、８・・・Ｔｌのソース拡散領
域、Ｇ・・・Ｔｌのゲート電極金属層、ＩＮ・・・入力
端子、８・・・保護用抵抗、８１ＪＢ−・・半導体基板
、１８０． 、Ｉ８０゜・・・フィールド酸化層、Ｄ
Ｉ ｅ Ｄｌ・・・拡散領域、Ｌ・・・層間絶縁咳化
層、Ｍ・・・・電極金属の一部、ｐｓｌ・・・第１のポ
リシリコン層、Ｐ８．・・・第２のポリシリコン層。 特許出願人 富士通株式会社 特許出願式通人 弁理士 青 木 朗 弁理士 画 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、：半導体集積回路を入力高電圧から保線する入力保
護用ＭＯ８）ランジスタ、及び咳入力保護用ＭＯ８）ラ
ンゾスタの拡散領域と電気的に接続された入力電極金属
を具備する半導体集積回路の保鏝装置において、半導体
基板表面の咳拡散領域の中央部に設けられ九フィールド
酸化層、該フィールド酸化層上に形成された比較的高濃
度の纂ｌのポリシリコン層、及び誼纂ｌの４リシリコン
層の一辺部と該拡散領域とに電気的に接触された比較的
高濃度の第２のポリシリコン層を具備し、該入力電極金
属を該第１のポリシリコン層に電気的に接触させたこと
を特徴とする半導体集積回路の保−装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100505A JPS583285A (ja) | 1981-06-30 | 1981-06-30 | 半導体集積回路の保護装置 |
| EP82303327A EP0068844B1 (en) | 1981-06-30 | 1982-06-25 | A protective device for a semiconductor integrated circuit |
| DE8282303327T DE3273694D1 (en) | 1981-06-30 | 1982-06-25 | A protective device for a semiconductor integrated circuit |
| US06/393,117 US4541002A (en) | 1981-06-30 | 1982-06-28 | Protective device for a semiconductor integrated circuit including double polysilicon resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100505A JPS583285A (ja) | 1981-06-30 | 1981-06-30 | 半導体集積回路の保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583285A true JPS583285A (ja) | 1983-01-10 |
Family
ID=14275794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100505A Pending JPS583285A (ja) | 1981-06-30 | 1981-06-30 | 半導体集積回路の保護装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4541002A (ja) |
| EP (1) | EP0068844B1 (ja) |
| JP (1) | JPS583285A (ja) |
| DE (1) | DE3273694D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0638496B2 (ja) * | 1983-06-27 | 1994-05-18 | 日本電気株式会社 | 半導体装置 |
| JPS6150358A (ja) * | 1984-08-20 | 1986-03-12 | Toshiba Corp | 半導体集積回路 |
| BR8606541A (pt) * | 1985-04-08 | 1987-08-04 | Sgs Semiconductor Corp | Rede de protecao de entrada aperfeicoada para reduzir o efeito de danificacao de uma descarga eletrostatica em pelo menos um eletrodo de portao de entrada de um chip semicondutor mos |
| JPS61263254A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 入力保護装置 |
| JPH0620110B2 (ja) * | 1985-10-07 | 1994-03-16 | 日本電気株式会社 | 半導体装置 |
| JPH0673377B2 (ja) * | 1985-11-27 | 1994-09-14 | 日本電気株式会社 | 入力保護回路 |
| US4803536A (en) * | 1986-10-24 | 1989-02-07 | Xerox Corporation | Electrostatic discharge protection network for large area transducer arrays |
| KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
| US4802054A (en) * | 1987-03-13 | 1989-01-31 | Motorola, Inc. | Input protection for an integrated circuit |
| US4807080A (en) * | 1987-06-15 | 1989-02-21 | Zilog, Inc. | Integrated circuit electrostatic discharge input protection |
| EP0355501B1 (de) * | 1988-08-16 | 1994-02-16 | Siemens Aktiengesellschaft | Bipolartransistor als Schutzelement für integrierte Schaltungen |
| US4958211A (en) * | 1988-09-01 | 1990-09-18 | General Electric Company | MCT providing turn-off control of arbitrarily large currents |
| US4916572A (en) * | 1989-02-27 | 1990-04-10 | Teledyne Industries, Inc. | Circuitry for protecting against load voltage transients in solid state relay circuits |
| US4924344A (en) * | 1989-02-27 | 1990-05-08 | Teledyne Industries, Inc. | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits |
| US4931778A (en) * | 1989-02-27 | 1990-06-05 | Teledyne Industries, Inc. | Circuitry for indicating the presence of an overload or short circuit in solid state relay circuits |
| US5212108A (en) * | 1991-12-13 | 1993-05-18 | Honeywell Inc. | Fabrication of stabilized polysilicon resistors for SEU control |
| JPH06232354A (ja) * | 1992-12-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | 静電気保護デバイス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111792A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor device and its manufacture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4352997A (en) * | 1977-05-31 | 1982-10-05 | Texas Instruments Incorporated | Static MOS memory cell using inverted N-channel field-effect transistor |
| GB2011178B (en) * | 1977-12-15 | 1982-03-17 | Philips Electronic Associated | Fieldeffect devices |
| JPS54116887A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Mos type semiconductor device |
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
-
1981
- 1981-06-30 JP JP56100505A patent/JPS583285A/ja active Pending
-
1982
- 1982-06-25 EP EP82303327A patent/EP0068844B1/en not_active Expired
- 1982-06-25 DE DE8282303327T patent/DE3273694D1/de not_active Expired
- 1982-06-28 US US06/393,117 patent/US4541002A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111792A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068844A1 (en) | 1983-01-05 |
| EP0068844B1 (en) | 1986-10-08 |
| US4541002A (en) | 1985-09-10 |
| DE3273694D1 (en) | 1986-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583285A (ja) | 半導体集積回路の保護装置 | |
| CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
| JPH0324791B2 (ja) | ||
| JP3217336B2 (ja) | 半導体装置 | |
| JPH08274267A (ja) | 半導体装置 | |
| US5227327A (en) | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits | |
| US6952037B2 (en) | Electrostatic discharge semiconductor protection circuit of reduced area | |
| US7936071B2 (en) | Semiconductor device having a specified terminal layout pattern | |
| US5113230A (en) | Semiconductor device having a conductive layer for preventing insulation layer destruction | |
| JPS6359257B2 (ja) | ||
| JPS6053070A (ja) | Ｍｏｓ−ｆｅｔ集積回路装置 | |
| JPH06140588A (ja) | 半導体集積回路 | |
| JP2757864B2 (ja) | 半導体装置 | |
| JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
| US6885079B2 (en) | Methods and configuration to simplify connections between polysilicon layer and diffusion area | |
| JPS5898966A (ja) | 半導体装置の入力保護装置 | |
| JP3282234B2 (ja) | 半導体装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH0658945B2 (ja) | 半導体装置 | |
| JPS5935452A (ja) | 半導体集積回路装置 | |
| JPS60120569A (ja) | 入力回路 | |
| JPH0511667B2 (ja) | ||
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPH05206457A (ja) | Ｍｏｓ形電界効果トランジスタ半導体装置 | |
| JPS5890780A (ja) | 入力保護装置 |