JPH05210809A - 回転ヘッド型電子機器装置 - Google Patents

Abstract

(57)【要約】 【構成】 回転ドラム１の回転位相をパルス発生器８で
検出し、回転速度をＦＧ（周波数発電機）５で検出して
タイミング発生器３０に送る。タイミング発生器３０で
は、これらの位相情報及び速度情報に応じて、タイミン
グ発生の位相及び速度（周期）を制御する。 【効果】 回転ドラム１の回転速度が変動したときで
も、高精度でタイミング発生が行える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回転ヘッド型のディジ
タルオーディオテープレコーダ（ＤＡＴ）等のような回
転ヘッド型電子機器装置に関する。

【０００２】

【従来の技術】回転ヘッドを有する電子機器装置の一例
として、回転ヘッド型のＤＡＴ（ディジタルオーディオ
テープレコーダ）について、図７を参照しながら説明す
る。この図７において、回転ヘッド装置の回転ドラム１
は例えば５０Hz（１秒当たり５０回転）で回転駆動され
る。この回転ドラム１には例えば１８０°の角度間隔を
もって一対の磁気ヘッド２Ａ、２Ｂが取り付けられ、磁
気テープ３が例えば９０°の巻付け角度で斜めに巻き付
けられて所定速度で走行駆動される。磁気ヘッド２Ａ、
２Ｂが交互に磁気テープ３上を走査することにより、磁
気テープ３上には傾斜した記録トラックが形成される。
磁気ヘッド２Ａ、２Ｂの磁気ギャップの角度は互いに異
なるように設定されている。

【０００３】回転ドラム１はドラムモータ４により回転
駆動され、このドラムモータ４の回転軸にはＦＧ（周波
数発電機）５が設けられている。ＦＧ５はドラム回転速
度に応じた周波数の信号Ｓ_FGを発生して速度サーボ回路
６に送る。この速度サーボ回路６は速度エラー信号Ｅ_S
を出力して加算器７に送る。また、パルス発生器８は回
転ドラム１が１回転する毎に１個のパルス信号Ｓ_PGを発
生する。このパルス信号Ｓ_PGは、例えば磁気ヘッド２Ａ
が磁気テープ３の走査を開始するタイミングで発生され
る。パルス発生器８からのパルス信号Ｓ_PGは位相サーボ
回路９に送られる。この位相サーボ回路９には後述する
タイミング発生器の同期信号発生器からの５０Hzの同期
信号Ｖ_syncが供給される。この同期信号Ｖ_syncは上記パ
ルス信号Ｓ_PGと位相比較され、その比較誤差信号は位相
エラー信号Ｅ_P として加算器７に送られる。加算器７で
は上記速度エラー信号Ｅ_S と位相エラー信号Ｅ_P とが加
算され、加算出力がアンプ１０を介してドラムモータ４
に制御信号として供給される。ドラムモータ４は、５０
回転／秒で、かつパルス信号Ｓ_PGが同期信号Ｖ_syncに同
期するように回転駆動制御される。

【０００４】磁気ヘッド２Ａ、２Ｂは、ヘッド切換スイ
ッチ１１により交互に切り換えられて、記録／再生スイ
ッチ１２の端子ｒからの記録信号が回転トランス等（図
示せず）を介して磁気ヘッド２Ａ、２Ｂに供給され、ま
た磁気ヘッド２Ａ、２Ｂのそれぞれの再生信号が回転ト
ランス等（図示せず）を介して記録／再生スイッチ１２
の端子ｐに取り出される。また、入力端子１３からのア
ナログオーディオ信号がローパスフィルタ（ＬＰＦ）１
４を介してＡ／Ｄ変換器１５に供給され、ディジタルオ
ーディオ信号に変換され、記録信号処理回路１６に送ら
れる。記録信号処理回路１６では、誤り検出、誤り訂正
用の符号の付加、インターリーブ、時間軸圧縮等の処理
が施され、その出力信号が変調回路１７に供給されて記
録に適した信号に変調される。変調回路１７からの記録
信号は、記録アンプ１８及び記録／再生スイッチ１２の
端子ｒを介してヘッド切換スイッチ１１に供給され、ヘ
ッド切換スイッチ１１によって記録信号が磁気ヘッド２
Ａ、２Ｂに交互に供給される。また、磁気ヘッド２Ａ、
２Ｂにより再生された信号は、ヘッド切換スイッチ１１
と記録／再生スイッチ１２の端子ｐとを介して再生アン
プ１９に送られる。再生アンプ１９の出力信号はイコラ
イザ／ＰＬＬ回路２０を介して復調回路２１に送られて
復調された後、再生信号処理回路２２に送られる。再生
信号処理回路２２では、時間軸伸長、ディインターリー
ブ、誤り訂正、誤り補正等の処理が施され、その出力信
号がＤ／Ａ変換器２３に送られてアナログ信号に変換さ
れる。Ｄ／Ａ変換器２３からの再生オーディオ信号はロ
ーパスフィルタ（ＬＰＦ）２４を介して出力端子２５よ
り取り出される。

【０００５】次に、タイミング発生器３０からは、同期
信号発生器３０Ｓより発生される同期信号Ｖ_syncに同期
したタイミング信号が種々発生される。これらのタイミ
ング信号は同期信号Ｖ_syncに同期しており、また、上述
したようにドラムモータ４のサーボ回路によりパルス発
生器８からのパルス信号Ｓ_PGと同期信号Ｖ_syncとが同期
するようになされていることより、タイミング信号は、
上記パルス信号Ｓ_PGに同期し、従って磁気ヘッド２Ａ、
２Ｂの回転位相に同期したものとなる。これらのタイミ
ング信号で上述したヘッド切換スイッチ１１、記録／再
生スイッチ１２の切換、その他の回路の動作切換等のタ
イミング制御がなされる。また、タイミング発生器３０
からは、マイクロコンピュータ１００の制御により記
録、再生等の動作モードに応じたタイミング信号が発生
される。

【０００６】例えば、図８は記録モード時のタイミング
信号の一例を示すものである。図８中のＡは記録／再生
スイッチ１２をｒ（記録）側に切り換えるための信号Ｓ
_RECであり、Ｂはヘッド切換スイッチ１１の切り換えの
ための信号Ｓ_A/B 、Ｃは記録系の動作が不要であるとき
には電源をオフとするための信号Ｓ_PWR である。信号Ｓ
_A/B 、Ｓ_REC により、磁気ヘッド２Ａで９０°分記録さ
れた後、９０°分休んで、磁気ヘッド２Ｂで９０°分記
録される。また、信号Ｓ_PWR により記録系の電源は磁気
ヘッド２Ａ、２Ｂが磁気テープ３に当たる時間幅よりも
少し広い時間幅のみオンとされ、省エネルギ化が図られ
る。また、図８のＤは上記パルス発生器８からのパルス
信号Ｓ_PGを示している。

【０００７】

【発明が解決しようとする課題】ところで、図７の例の
ような回転ヘッド型のディジタルテープレコーダにおい
て、通常時はタイミング発生器３０より発生されるタイ
ミング信号は、上記パルス信号Ｓ_PGに同期しており、磁
気ヘッド２Ａ、２Ｂの回転位相に同期しているので、一
定タイミングでの記録再生が可能であり、何ら不都合は
ない。しかしながら、例えば小型携帯用テープレコーダ
に適用した場合のように、持ち運びによる振動等の外乱
が与えられる場合を考慮すると、タイミング信号とパル
ス信号Ｓ_PGとの同期関係を保ちながら良好に動作させる
ためには、サーボ系のサーボが完全である必要がある。
すなわち、図７の例のようなテープレコーダは、外乱に
対して非常に弱いという欠点がある。

【０００８】そこで本件出願人は、例えば特開昭６３−
３７８０８号公報において、回転ヘッドの位相サーボが
不充分でも、一定タイミングでの記録再生が可能となる
ような回転ヘッド型の記録再生装置を提案している。す
なわちこの記録再生装置の特徴は、タイミング発生器を
有し、このタイミング発生器で発生されるタイミング信
号で記録再生系の動作切り換えが行われる回転ヘッド型
の記録再生装置において、上記タイミング発生器に上記
回転ヘッドの回転位相を示す信号が供給され、上記タイ
ミング発生器からは上記回転ヘッドの位相エラー信号に
対応したタイミング信号が発生されることである。この
ような特徴を有する回転ヘッド型の記録再生装置によれ
ば、外乱により回転ヘッドの回転位相がずれたときでも
タイミング発生器からのタイミング信号は該位相エラー
信号に対応したものとなるため、回転ヘッドの回転位相
とタイミング信号とは常に同期関係を保つこととなる。

【０００９】ところで、回転ヘッドは常に回転数一定の
回転をしているわけではなく、ローリング等の負荷変動
により位相のみならず速度も変動する。特に、テープレ
コーダのさらなる小型軽量化、低消費電力化、あるいは
低価格化のために、回転駆動源となるモータを１個のみ
用いる１モータ制御を行う場合には、テープ走行駆動用
のキャプスタンも同じモータで回転駆動されることにな
り、キャプスタンサーボの速度制御に伴って、回転ヘッ
ドの回転速度も変動し、上記位相がロックしたときに誤
差が生じることがある。

【００１０】本発明は、このような実情に鑑みてなされ
たものであり、回転ヘッドの位相変動のみならず、速度
変動に対しても、高精度でタイミング発生が行え、特
に、１モータ制御型の機器の場合にもタイミング制御精
度を向上させ得るような回転ヘッド型電子機器装置の提
供を目的とする。

【００１１】

【課題を解決するための手段】本発明に係る回転ヘッド
型電子機器装置は、回転ヘッドの回転を検出する手段
と、この回転検出手段からの検出出力により位相及び速
度制御されるタイミング発生器とを有することにより、
上述の課題を解決する。

【００１２】また、本発明に係る回転ヘッド型電子機器
装置は、上記構成を有する回転ヘッド型電子機器装置で
あって、上記回転検出手段からの位相情報に対するタイ
ミング発生基準位相の位相差の目標値を、上記回転検出
手段からの速度情報に応じて補正することにより、上述
の課題を解決する。

【００１３】ここで、上記回転検出手段としては、回転
ヘッドの回転を検出してその位相情報及び速度情報を出
力して上記タイミング発生器に送るようなものを用いれ
ばよい。また上記タイミング発生器としては、高速のマ
スタクロックを分周して時間軸カウンタをカウント動作
させ、この時間軸カウンタからの出力に応じてタイミン
グパターン出力を発生するものであって、上記マスタク
ロックの分周比を上記回転ヘッドの回転速度に応じて制
御するような構成とすることができる。

【００１４】

【作用】回転ヘッドの回転検出手段からの位相情報及び
速度情報に応じて、タイミング発生器でのタイミング発
生の位相及び速度を制御しているため、回転ヘッドの回
転が変動したときにも、タイミング制御の精度を確保で
き、特に１モータ駆動型の電子機器装置に適用して好ま
しい。

【００１５】

【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。図１は、本発明に係る回転
ヘッド型電子機器装置の一実施例として、小型回転ヘッ
ド型のディジタルオーディオテープレコーダ（ＤＡＴ）
の概略構成を示している。この図１において、前記図７
の各部と対応する部分には、同一の指示符号を付して、
その詳細な説明を省略する。

【００１６】この図１において、ＤＡＴの記録再生信号
系のＡ／Ｄ変換器１５、記録信号処理回路１６、変調回
路１７、各切換スイッチ１１、１２、イコライザ／ＰＬ
Ｌ回路２０、復調回路２１、再生信号処理回路２２、Ｄ
／Ａ変換器２３等に対して、それぞれのタイミング制御
信号を発生するタイミング発生器３０には、位相サーボ
回路９からの位相情報と、速度サーボ回路６からの速度
情報とが供給されている。タイミング発生回路３０は、
上記回転ヘッドの回転に関する位相情報と速度情報とに
基づいて、位相ロック及び速度追従サーボが施される。
すなわち、ヘッド回転位相の目標値は、ヘッド回転速度
が定常状態のときであり、ヘッド回転速度が変動したと
き、その位相目標値（時間）がずれることを考慮して、
ヘッド回転速度により目標位相を補正することで、それ
による誤差を無くしている。

【００１７】ここで、図２は、タイミング発生器３０か
らの出力タイミングパターンの一例を示しており、図中
のａはパルス発生器８からのパルス信号Ｓ_PG、ｂは回転
ヘッド２Ａ、２Ｂにより記録再生されるＲＦ信号Ｓ_RF、
ｃはタイミング発生器３０からのタイミング出力信号Ｓ
_TGの一例、ｄはタイミング発生器３０のタイミング発生
の起点となる位相（目標位相）を示す信号ＴＧ、ｅはタ
イミング発生器３０により発生するタイミングパターン
ＴＰの一例をそれぞれ示している。回転ヘッドは、例え
ば前述した図７の例と同様に、５０回転／秒、すなわち
１回転周期Ｔ_Rが２０ｍsec で回転駆動されており、上
記回転ヘッドの回転基準位置を示すパルス信号Ｓ_PGから
タイミング発生起点位相（目標位相）信号ＴＧまでの時
間をＴ_dとする。この時間Ｔ_d は、回転ヘッドの回転周
期Ｔ_R に対応する１回転角度２πに対する目標位相θ_d
に相当する。

【００１８】この図２からも明らかなように、一般に回
転ヘッド型のＤＡＴは間歇記録再生であり、図１に示す
ようにヘッドが２系統あれば、回転ヘッドドラムの１回
転につき、磁気ヘッド２Ａ、２Ｂが磁気テープ３に当た
っている区間につき、記録信号を流したり、再生信号を
増幅したりする。図２に信号ｃとして示しているタイミ
ング出力信号Ｓ_TGは、例えば再生アンプのパワーオンタ
イミングと考えればよい。すなわち、テープに接触して
いる区間だけ再生アンプのパワーをオンする。上記以外
にも、記録電流区間のタイミングや、ヘッドが当たらな
い区間での信号処理、外部との通信等、ドラムの回転位
相に合わせて、正確なタイミングコントロールが要求さ
れる。

【００１９】本発明実施例においては、回転ヘッドの位
相情報のみならず、速度情報に基づいて、タイミング発
生器３０の制御を行っているものであり、パルス信号Ｓ
_PGに対する上記タイミング発生の起点を示す信号ＴＧの
位相（目標位相）φ_TGを補正すると共に、タイミング発
生の周期を可変（プログラマブル）としてこれを上記速
度情報に応じて制御している。このようなタイミング発
生器３０の構成の一具体例について、図３を参照しなが
ら説明する。

【００２０】図３は、上述したような（プログラマブル
の）タイミング発生器を、１チップマイクロコンピュー
タシステムの内部に取り込んだ具体例を示している。こ
のタイミング発生器は、主要部として、回転ヘッドの１
周期分をフルビットとする時間軸カウンタ３１と、上記
タイミングパターンを発生するためのデータが格納され
たタイミングパターンメモリ３２と、カウンタ３１のク
ロックを上記速度情報に応じて制御するプログラマブル
分周器４１とを有している。この他、カウンタ３１から
の出力とタイミングパターンメモリ３２からの出力とが
コンパレータ３３で比較され、その比較出力がタイミン
グコントローラ３４に送られ、このタイミングコントロ
ーラ３４からの出力がイベントカウンタ３５及びセレク
タ３６に送られると共に、イベントカウンタ３５からの
出力がセレクタ３６を介してアドレスとしてタイミング
パターンメモリ３２に送られている。

【００２１】先ずタイミングパターンメモリ３２は、通
常スタティックＲＡＭ（ランダムアクセスメモリ）が用
いられ、例えば、６ビットの出力データと１０ビットの
時間軸データとから成る１ワードが１６ビットのデータ
の３２ワード分で６４バイトの記憶容量が使用される。
時間軸データは時間軸カウンタ３１のカウント値に対応
するものであり、カウンタ３１が示す時刻（位相、位
置）が上記時間軸データに一致したとき出力データの各
ビットがそれぞれのタイミング出力信号Ｓ_TG0 〜Ｓ_TG5
となる。すなわち、カウンタ３１からの時刻が上記時間
軸データとなるときの６種類のタイミングパターンＴＰ
₀ 〜ＴＰ₅ が、上記６ビット出力データの各ビットとし
て記憶されている。

【００２２】プログラマブル分周器４０は、上記図１の
速度サーボ回路６から送られた速度情報が、マイクロコ
ンピュータ等により処理されて可変（プログラマブル）
分周用速度情報となり、この可変分周用速度情報がデー
タバス４６を介して速度レジスタ４１に送られる。この
速度レジスタ４１からの上記可変分周用速度情報は、８
ビットの２の補数表示データ（−１２８〜＋１２７）と
なっており、これが必要に応じてビット拡張されて加算
器４２に送られる。加算器４２からの出力は、分周レジ
スタ４３を介して加算器４２に戻される。分周レジスタ
４３には、入力端子４４を介してマスタクロックＣＫ_MS
が供給されており、上記速度情報に応じて可変される分
周比ｒでこのマスタクロックＣＫ_MSを分周して、時間軸
カウンタ３１のカウントクロックＣＫ_T を発生する。こ
の分周比ｒは、上記可変分周用速度情報をＮ_SPとすると
き、 ｒ＝（Ｎ_SP＋５１２）／２０４８ ・・・（１） とされており、５１２／２０４８＝１／４を中心とし
て、３８４／２０４８から６３９／２０４８までの範囲
で変化させ得るようになっている。

【００２３】時間軸カウンタ３１は、例えば１０ビット
のバイナリカウンタで、上記プルグラマブル分周器４０
から出力されるカウントクロックＣＫ_T をカウントする
ものであり、該出力ＣＫ_T でトリガされる毎にインクリ
メントされる。このカウンタ３１は、上記マスタクロッ
クＣＫ_MSが供給され続ける限りバイナリカウント動作を
継続し、分周されたクロックＣＫ_T の１０２４カウント
で１サイクルが構成される。この時間軸カウンタ３１の
１サイクルが最終的なタイミング出力信号Ｓ_TGの出力パ
ターンの１サイクルとなる。

【００２４】次に動作を説明する。先ず、いわゆるマイ
クロコンピュータは、電子機器装置であるＤＡＴの状態
（記録、再生、停止等）に応じて、予めデータバス４６
からデータバッファ４７を介し、またアドレスバス４８
からアドレスバッファ４９、セレクタ３６を介すること
により、例えば１０ビットの時間軸データや６ビットの
タイミングパターンデータをタイミングパターンメモリ
３２にロードする。

【００２５】一方、入力端子４４に供給されたマスタク
ロックＣＫ_MSはプログラマブル分周器４０で分周されて
カウントクロックＣＫ_T となって時間軸カウンタ３１に
送られ、カウンタ３１がカウント動作を行う。このカウ
ンタ３１がオーバーフローすると、タイミングコントロ
ーラを介してイベントカウンタ３５にリセット信号が送
られて、イベントカウンタ３５がリセット（ゼロクリ
ア）される。このイベントカウンタ３５からの出力
「０」がセレクタ３６を介してタイミングパターンメモ
リ３２に送られることにより、このタイミングパターン
メモリ３２に記憶されている全３２ワード（アドレス０
〜３１）中の第１のワード（アドレス０のワード）をポ
イントする。

【００２６】タイミングパターンメモリ３２のアドレス
０のワード（１６ビット）中の時間軸データ（１０ビッ
ト）は、コンパレータ３３の入力としてラッチされ、該
アドレス０のワード中の出力データ（６ビット）は、タ
イミング出力バッファ３７を介して出力ポートに出力さ
れる。この６ビット出力の各ビットが、６種類のタイミ
ング出力信号Ｓ_TG0 〜Ｓ_TG5 にそれぞれ相当する。

【００２７】コンパレータ３３の入力としてラッチされ
た上記時間軸データは、時間軸カウンタ３１からの出力
と比較されている。カウント動作しているカウンタ３１
からの出力が上記時間軸データに一致した時点でコンパ
レータ３３が一致出力を発生し、タイミングコントロー
ラ３４を経由してイベントカウンタ３５に送ることによ
り、このイベントカウンタ３５をインクリメントする。
すなわち、上記リセットされた次の回のときには、出力
が「０」から「１」に変化し、タイミングパターンメモ
リ３２の第２のワード（アドレス１のワード）をポイン
トし、このワードが読み出される。一般的には、インク
リメントされたイベントカウンタ３５からの出力により
ポイントされたタイミングパターンメモリ３２のワード
が読み出され、時間軸データ（１０ビット）がコンパレ
ータ３３の入力としてラッチされると共に、出力データ
（６ビット）がタイミング出力バッファ３７を介して出
力ポートに出力される。

【００２８】以上の動作を繰り返すことにより、上記６
種類のタイミング出力信号Ｓ_TG0 〜Ｓ_TG5 についてのタ
イミングパターンメモリ３２に記憶された各時間軸デー
タ毎の出力が得られる。時間軸カウンタ３１が上記カウ
ントクロックＣＫ_T をフルビット相当の１０２４カウン
トすることにより時間軸カウンタ３１がオーバーフロー
すると、イベントカウンタ３５がリセットされ、再びタ
イミングパターンメモリ３２の第１のワード（アドレス
０のワード）から上記動作が繰り返される。

【００２９】なお、時間軸カウンタ３１からのオーバー
フロー出力は、波形整形部３８にも送られており、この
波形整形部３８から出力端子３９を介して割込信号が上
記マイクロコンピュータに送られる。この割込信号は、
上記マイクロコンピュータに対して割込を行って、所定
の割込プログラム処理を行わせるためのものであり、例
えば、回転ヘッドの毎回転毎にタイミングパターンメモ
リ３２の記憶内容を書き換えたりするような処理を行わ
せることができる。

【００３０】ここで、具体例として、簡易的に、上記イ
ベント数（ワード数）を１０、回転ヘッドの１回転分の
時間軸カウント数を３６０、出力データのビット数（タ
イミング出力の種類数）を４とするときのタイミングパ
ターンメモリの記憶内容を表１に示し、このときの各タ
イミング出力を図４のＡ〜Ｄに示す。

【００３１】

【表１】

【００３２】すなわち、この表１の出力データ及び時間
軸データをタイミングパターンメモリに書き込んでお
き、３６０カウント周期の時間軸カウンタからのカウン
ト出力にてイベントカウンタを介してタイミングパター
ンメモリをアクセスすることにより、図４のＡ〜Ｄに示
すようなタイミング出力信号を得ることができる。この
図４のタイミング出力信号Ａ〜Ｄは、上記図１におい
て、記録／再生スイッチ１２をｒ（記録）側に切り換え
るための信号Ｓ_REC 、ヘッド切換スイッチ１１の切り換
えのための信号Ｓ_A/B 、再生回路系の動作が不要である
ときには電源をオフとするための信号Ｓ_PWR 、及び記録
／再生スイッチ１２をｐ（再生）側に切り換えるための
信号Ｓ_PBをそれぞれ示している。

【００３３】次に、回転ヘッドの回転（例えば回転ヘッ
ド装置のドラム回転）にタイミング発生動作を追従させ
る点について説明する。タイミング発生器３０は、上記
図３と共に説明したような動作によりタイミング出力信
号を発生するわけであるが、図１のパルス発生器８から
の信号Ｓ_PGに対して図２に示すような所定の目標位相θ
_d の位置でロックさせる必要がある。

【００３４】ここで図５は、上記図３のデータバス４６
を介して速度レジスタ４１に送られる可変分周用速度情
報Ｄ_PTG を求めるための機能ブロック図を示している。
この図５において、端子５１に供給された可変分周用速
度情報Ｄ_PTG から端子５２に供給された回転ヘッドの回
転速度情報Ｄ_SPを加算器（減算器）５３で減算し、その
出力を速度ゲインアンプ５４を介して加算器５５に送
る。また、端子５６にはタイミング発生器３０の基準位
相（上記図２のｄの位相）が、端子５７には上記パルス
発生器８からのパルス信号Ｓ_PGの位相（図２のａの位
相）が供給され、加算器（減算器）５８でこれらの差
（位相差）がとられて、加算器（減算器）５９に送られ
る。ここで、端子６０からの位相目標値Ｔ_d （すなわち
角度ではθ_d ）が、位相目標補正ブロック６１で補正さ
れて加算器（減算器）５９に送られている。従って加算
器（減算器）５９では、上記タイミング発生基準位相と
パルス発生信号Ｓ_PGの位相との差に対する上記位相目標
値Ｔ_d の誤差分が出力される。この目標位相に対する誤
差分は、位相ゲインアンプ６２及び位相積分ブロック６
３に送られる。位相ゲインアンプ６２からの出力は加算
器５５に送られて、上記速度ゲインアンプ５４からの速
度誤差分と加算される。位相積分ブロック６３からの出
力は、位相積分ゲインアンプ６４を介して加算器６５に
送られ、上記加算器５５からの出力と加算されて、出力
端子６６より可変分周用速度情報Ｄ_PTG として取り出さ
れる。

【００３５】回転ヘッドが一定回転速度で回転されてい
れば、位相目標値は変化しない。ところが、回転ヘッド
型の電子機器装置であるテープレコーダ等をさらに小型
軽量化、低消費電力化、あるいは低価格化するために、
回転駆動源となるモータを１個のみ用いて１モータ制御
を行う場合には、テープ走行駆動用のキャプスタンもヘ
ッド回転駆動用と同じモータで回転駆動されることにな
る。このとき、例えばテープ記録情報からテープ速度を
制御するようなキャプスタンサーボの速度制御に伴っ
て、回転ヘッドの回転速度も変動する。このため、上記
タイミング発生器３０でのタイミング信号発生動作も、
モータの回転速度変動に追従させて制御することが必要
とされる。このモータの回転、すなわち回転ヘッドドラ
ムの回転に追従してタイミング発生を行う場合の動作に
ついて以下説明する。

【００３６】回転ヘッドドラムが回転しているとき、上
記プログラマブルのタイミング発生器３０のタイミング
出力の基準位相は、上記パルス発生器出力信号Ｓ_PGに対
して何らかの位相角を持って追従する。この位相角の目
標値（目標位相角）をθ_d とすると、回転ヘッドドラム
の回転速度が変化してもこの目標値θ_d となるように制
御を行う必要がある。回転ヘッドドラムの回転周期をＴ
_R とすると、 Ｔ_d ／Ｔ_R ＝θ_d ／２π ・・・（２） であり、θ_d は一定なので、Ｔ_R の変化に応じてＴ_d も
変化させる必要がある。従来は、Ｔ_d は固定としてお
り、ドラムの回転速度が変化したときにヘッドの切換タ
イミング等がずれてしまう欠点がある。そこで、Ｔ_R が
例えば０．９倍となったとき、目標位相（時間）Ｔ_d も
０．９倍に補正することにより、問題点を解決するよう
にしている。

【００３７】ここで、現在の回転速度に対するターゲッ
トとなるＴ_d をＴ_d (t) 、標準速度時のＴ_d をＴ_d (n)
とし、現在の実際の回転速度の回転周期をＴ_R (t) 、標
準速度時の回転周期をＴ_R (n) とするとき、 Ｔ_d (t) ／Ｔ_d (n) ＝Ｔ_R (t) ／Ｔ_R (n) ・・・（３） であるから、ターゲットとなるＴ_d (t) は、 Ｔ_d (t) ＝Ｔ_d (n) ×Ｔ_R (t) ／Ｔ_R (n) ・・・（４） Ｔ_d (t) をＴ_d (n) ＋ΔＴ_d とおき、Ｔ_R (t) をＴ
_R (n) ＋ΔＴ_R とおくことにより、 Ｔ_d (n) ＋ΔＴ_d ＝Ｔ_d (n) ×（Ｔ_R (n) ＋ΔＴ_R ）／Ｔ_R (n) ＝Ｔ_d (n) ×（１＋ΔＴ_R ／Ｔ_R (n) ） ＝Ｔ_d (n) ＋Ｔ_d (n) ×ΔＴ_R ／Ｔ_R (n) ・・・（５） となる。すなわち、ターゲットとなるＴ_d (t) を求める
には、Ｔ_d (n) と、誤差分であるＴ_d (n) ×ΔＴ_R ／Ｔ
_R (n) を加えればよい。

【００３８】図６は、このような演算を行うための機能
ブロック図である。この図６において、端子７１には標
準速度時の位相目標時間Ｔ_d (n) が供給され、割り算器
７２に送られて、標準速度時の回転周期出力部７３から
のＴ_R (n) で除算される。標準回転周期出力部７３から
のＴ_R (n) は、引き算器７４に送られて、端子７５から
の実測された現在の回転周期Ｔ_R (t) から減算される。
この引き算器７４からの出力は上記ΔＴ_R に相当し、乗
算器７６に送られて上記割り算器７２からの出力と乗算
されることにより、上記（５）式のΔＴ_d に相当するＴ
_d (n) ×ΔＴ_R／Ｔ_R (n) が求められる。これを加算器
７７に送って、端子７１からのＴ_d (n)と加算すること
により、出力端子７８からターゲットとなるＴ_d (t) が
取り出される。この図６の構成が、上記図５中の位相目
標補正ブロック６１の内部構成の一具体例となるもので
あり、出力端子７８から取り出されたＴ_d (t) が、図６
の加算器５９に送られることになる。

【００３９】なお、本発明は上記実施例のみに限定され
るものではなく、例えば適用機器としては、ＤＡＴ以外
にも、ＶＴＲ（ビデオテープレコーダ）等の回転ヘッド
型の記録装置、再生装置、あるいは記録再生装置に適用
できることは勿論である。

【００４０】

【発明の効果】以上の説明からも明らかなように、本発
明に係る回転ヘッド型電子機器装置によれば、回転ヘッ
ドの回転を検出する手段と、この回転検出手段からの検
出出力により位相及び速度制御されるタイミング発生器
とを有しているため、回転ヘッドの回転が変動したとき
にも、タイミング制御の精度を確保でき、特に１モータ
駆動型の電子機器装置に適用して好ましい。

【００４１】また、本発明に係る回転ヘッド型電子機器
装置によれば、上記構成を有する回転ヘッド型電子機器
装置であって、上記回転検出手段からの位相情報に対す
るタイミング発生基準位相の位相差の目標値を、上記回
転検出手段からの速度情報に応じて補正しているため、
回転ヘッドの速度変動に対し高精度でタイミング発生が
行える。

【図面の簡単な説明】

【図１】本発明に係る回転ヘッド型電子機器装置の一実
施例となるディジタルオーディオテープレコーダ（ＤＡ
Ｔ）の概略構成を示すブロック図である。

【図２】上記実施例の動作を説明するためのタイミング
チャートである。

【図３】上記実施例に用いられるタイミング発生器の構
成の一例を示すブロック回路図である。

【図４】上記実施例に用いられるタイミング発生器から
の出力信号の一例を示すタイミングチャートである。

【図５】上記実施例に用いられるタイミング発生器に送
られる可変分周用速度情報を得るための構成例を示す機
能ブロック図である。

【図６】図５中の位相目標補正ブロックの内部構成例を
示す機能ブロック図である。

【図７】従来の回転ヘッド型電子機器装置の一例として
のディジタルオーディオテープレコーダ（ＤＡＴ）の概
略構成を示すブロック図である。

【図８】上記図７の装置の動作を説明するためのタイミ
ングチャートである。

【符号の説明】

２Ａ、２Ｂ・・・・・回転磁気ヘッド ４・・・・・モータ ５・・・・・ＦＧ（周波数発生器） ６・・・・・速度サーボ回路 ８・・・・・パルス発生器（ＰＧ） ９・・・・・位相サーボ回路 ３０・・・・・タイミング発生器 ３１・・・・・時間軸カウンタ ３２・・・・・タイミングパターンメモリ ３３・・・・・コンパレータ ３４・・・・・タイミングコントローラ ３５・・・・・イベントカウンタ ４０・・・・・プログラマブル分周器 ４１・・・・・速度レジスタ ４２・・・・・加算器 ４３・・・・・分周レジスタ ６１・・・・・位相目標補正ブロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】 回転ヘッドの回転を検出する手段と、 この回転検出手段からの検出出力により位相及び速度制
   御されるタイミング発生器とを有することを特徴とする
   回転ヘッド型電子機器装置。
2. 【請求項２】 上記回転検出手段からの位相情報に対す
   るタイミング発生基準位相の位相差の目標値を、上記回
   転検出手段からの速度情報に応じて補正することを特徴
   とする請求項１記載の回転ヘッド型電子機器装置。