JPH08129806A - タイミング制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数の割り込みが発生した場合においても、
割り込み等のタイミング線１本で回転体の回転に応じた
タイミング制御処理を正確に行うことができることによ
り、効率良くタイミング制御処理を行うことができるタ
イミング制御装置を提供する。 【構成】 回転検出手段は、回転体の回転を検出する。
タイミング発生手段３３０は、上記回転体の回転に同期
したタイミング信号を出力するカウンタ３３１のクロッ
クと上記タイミング信号によりタイミング制御信号を出
力する。制御手段３４０は、上記回転検出手段からの検
出出力により上記回転体の回転に同期したタイミング信
号が上記カウンタ３３１から出力されるように上記クロ
ックを制御する。記憶手段３５０は、上記タイミング制
御信号をカウントするイベントカウンタ３５２により生
成された読出しアドレスが与えられてタイミングパター
ンを出力する。上記記憶手段３５０のインターフェース
手段３５６は、上記タイミングパターンの出力と共に上
記読出しアドレスを外部に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回転体の回転に応じた
動作を行うためのタイミング制御装置に関するものであ
り、例えば、回転ヘッド型のデジタルオーディオテープ
レコーダ等の回転ヘッド型電子機器に用いて好適なタイ
ミング制御装置に関するものである。

【０００２】

【従来の技術】回転ヘッドを備える電子機器装置の一例
として、回転ヘッドにより磁気テープへの記録／再生を
行う回転ヘッド型のデジタルオーディオテープレコーダ
（ＤＡＴ：Ｄｉｇｉｔａｌ Ａｕｄｉｏ Ｔａｐｅｒｅ
ｃｏｒｄｅｒ）について説明する。

【０００３】上記ＤＡＴとは、例えば、回転ドラムに１
８０°の角度間隔を持って一対の磁気ヘッドが取り付け
られた回転ヘッドを１秒間当り５０回転（＝５０Ｈｚ）
で回転駆動させることにより、磁気テープの走行方向に
対してデジタルオーディオデータを傾斜記録／再生する
ものである。一般に、上記ＤＡＴでは、ドラム回転数を
１００／３Ｈｚ、即ち、２０００ｒｐｍとしている。

【０００４】また、上記ＤＡＴの主な特徴として、上記
ＤＡＴでは、２時間連続記録を行うことができる縦横７
３×５４ｍｍ厚さ１０．５ｍｍの大きさの小型カセット
を用るため小型軽量化を図ることができる。さらに、回
転ヘッドにより傾斜記録を行うため、磁気テープへの記
録時間の長時間化、小型化、低価格化を図ることができ
る。

【０００５】このようなＤＡＴでは、一定のタイミング
で記録／再生を行うために、回転ヘッドの回転位相に対
して位相サーボがかけられている。即ち、上記ＤＡＴで
は、タイミング発生器等により、回転ヘッドの回転位相
から回転ヘッドの位相エラー信号に対応したタイミング
信号を生成し、このタイミング信号で記録再生系の動作
切換えを行っている。

【０００６】これにより、例えば、上記ＤＡＴを小型携
帯用テープレコーダに適用した場合、持ち運びによる振
動等の外乱が与えられた場合を考慮すると、外乱により
回転ヘッドの回転位相がずれたときでもタイミング発生
器からのタイミング信号は上記位相エラー信号に対応し
たものとなるため、回転ヘッドの回転位相とタイミング
信号とは常に同期関係を保つこととなる。従って、回転
ヘッドの回転に同期して、一定のタイミングで記録／再
生を行うことができる。

【０００７】しかしながら、回転ヘッドは常に一定の回
転数で回転しているわけではなく、ローリング等の負荷
変動により位相のみならず速度も変動する。特に、テー
プレコーダのさらなる小型軽量化、消費電力化、或は、
低価格化を図るために、回転駆動源となる回転ヘッドの
モータを１個のみ用いる１モータ制御を行う場合には、
テープ走行駆動用のキャプスタンも同じモータで回転駆
動されることとなる。このため、キャプスタンサーボの
速度制御に伴って、回転ヘッドの回転速度も変動し、回
転位相がロックしたときに誤差が生じる場合がある。

【０００８】そこで、本件出願人は、特開昭６３−３７
８０８号公報において、回転ヘッドの位相変動のみなら
ず、速度変動に対してもタイミング制御の精度を確保す
ることができるような回転ヘッド型電子機器を提案して
いる。

【０００９】即ち、上記回転ヘッド型電子機器の特徴
は、回転ヘッドの回転を検出する回転検出手段と、上記
回転検出手段からの検出出力により位相及び速度制御さ
れるタイミング発生手段を有し、上記回転検出手段から
の位相情報及び速度情報に応じて、上記タイミング発生
手段の位相及び速度を制御することにより、回転ヘッド
の回転が変動したときにもタイミング制御の精度を確保
することとなる。

【００１０】また、上記回転検出手段からの位相情報に
対するタイミング発生基準位相の位相差の目標値を、上
記回転検出手段からの速度情報に応じて補正することに
より、回転ヘッドの速度変動に対してもタイミング制御
の精度を確保することとなる。

【００１１】例えば、上記回転ヘッド型電子機器装置
は、種々のタイミング信号を発生するタイミング発生器
を備えており、上記タイミング発生器は、回転ヘッドの
回転に関する位相情報と速度情報に基いて位相ロック及
び速度追従サーボが施される。また、上記回転ヘッド型
電子では、回転ヘッド１回転に対するタイミング発生の
起点を示す信号の目標位相を補正すると共に、上記タイ
ミング発生器におけるタイミング信号の発生の周期を可
変（以下、プログラマブルと言う。）として速度情報に
応じてタイミング制御を行っている。

【００１２】例えば、上記タイミング発生器は、図７に
示すように、回転ヘッドの１周期分をフルビットとする
時間軸カウンタ３１と、種々のタイミングパターンを発
生するためのデータが格納されたタイミングパターンメ
モリ３２と、上記時間軸カウンタ３１のクロックを速度
情報に応じて制御するプログラマブル分周器４０を備え
ている。

【００１３】また、上記タイミング発生器は、例えば、
１チップのマイクロコンピュータ（以下、マイコンと言
う。）の内部に組み込まれており、上記タイミング発生
器には、予め、マイコンによりＤＡＴの状態、例えば、
記録、再生、停止等に応じて、データバス４６、データ
バッファ４７を介して、また、アドレスバス４８、アド
レスバッファ４９、及び、セレクタ３６を介して、種々
のタイミングパターンデータがタイミングパターンメモ
リ３２にロードされる。

【００１４】一方、マスタクロックＣＫ_MSは、プログラ
マブル分周器４０で分周されてカウントクロックＣＫ_r
となり時間軸カウンタ３１に供給され、上記時間軸カウ
ンタ３１は、上記カウントクロックＣＫ_rに基いてカウ
ント動作を行う。

【００１５】ここで、例えば、上記時間軸カウンタ３１
がオーバーフローすると、タイミングコントローラ３４
を介してリセット信号がイベントカウンタ３５に供給さ
れる。このリセット信号により、イベントカウンタ３５
はリセットされる。

【００１６】上記イベントカウンタ３５からの出力
「０」がセレクタ３６を介してタイミングパターンメモ
リ３２に供給されることにより、タイミングパターンメ
モリ３２に記憶されている全３２ワード（＝アドレス
［０］〜［３１］）中の第１のワード（＝アドレス
［０］）のワードがポイントされる。

【００１７】上記タイミングパターンメモリ３２のアド
レス［０］のワード（＝１６ビット）中の時間軸データ
（＝１０ビット）は、コンパレータ３３の入力としてラ
ッチされ、上記アドレス［０］のワード中の出力データ
（＝６ビット）は、タイミング出力バッファ３７を介し
て出力される。この６ビット出力の各ビットが、６種類
のタイミング出力信号Ｓ_TG0〜Ｓ_TG5に各々相当する。

【００１８】上記コンパレータ３３の入力としてラッチ
された上記時間軸データは、時間軸カウンタ３１からの
出力と比較されている。カウント動作している時間軸カ
ウンタ３１からの出力が上記時間軸データに一致した時
点で上記コンパレータ３３が一致出力を発生し、その一
致出力がタイミングコントローラ３４を経由してイベン
トカウンタ３５に供給されることにより、上記イベント
カウンタ３５はインクリメントされる。

【００１９】即ち、イベントカウンタ３５が上述したリ
セット信号によりリセットされた次の回の時は、イベン
トカウンタ３５からの出力が「０」から「１」に変化
し、タイミングパターンメモリ３２の第２のワード（＝
アドレス［１］）のワードがポイントされ、このワード
データが読みだされる。

【００２０】一般的には、インクリメントされたイベン
トカウンタ３５からの出力によりポイントされたタイミ
ングパターンメモリ３２のワードが読み出され、時間軸
データ（＝１０ビット）がコンパレータ３３の入力とし
てラッチされると共に、出力データ（＝６ビット）がタ
イミング出力バッファ３７を介して出力ポートに出力さ
れることとなる。

【００２１】以上の動作を繰り返すことにより、タイミ
ング出力信号Ｓ_TG0〜Ｓ_TG5についてのタイミングパター
ンメモリ３２に記憶された各時間軸データ毎の出力が得
られる。また、時間軸カウンタ３１が上記カウントクロ
ックＣＫ_rをフルビット相当の１０２４カウントするこ
とにより時間軸カウンタ３１がオーバーフローした際に
は、イベントカウンタ３５はリセットされ、再びタイミ
ングパターンメモリ３２の第１のワード（＝アドレス
［０］）のワードから上記動作が繰り返される。

【００２２】

【発明が解決しようとする課題】ここで、時間軸カウン
タ３１からのオーバーフロー出力は、タイミング出力バ
ッファ３７から割り込み信号として出力される。この割
り込み信号は、マイコンに対して割り込みを行い、所定
の割り込みプログラムを起動させるためのものであり、
上記割り込み信号により、例えば、回転ヘッドの回転毎
にタイミングパターンメモリ３２の記憶内容を書き換え
る処理等を行うことができる。

【００２３】しかし、マイコンに対して複数の割り込み
を発生させる場合、従来では、例えば、上記タイミング
出力信号Ｓ_TG0〜Ｓ_TG5中の２つのタイミング出力信号を
割り込み信号として使用していた。即ち、図８に示すよ
うに、２本の割り込み線を用いて、１本目の割り込み線
１を１番目の割り込み信号Ｓ１₁用に使用し、２本目の
割り込み線２を２番目の割り込み信号Ｓ２₂〜最後の割
り込み信号Ｓ２_END用に使用し、割り込み線２から出力
される割り込み信号の個数をカウントすることにより、
割り込み線１から出力される割り込み信号を同期信号的
に用いていた。

【００２４】上述のように、割り込み線を２本使用する
ため、割り込み信号出力の浪費、貴重なＩＣ（Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｕｃｕｉｔ）の端子、及び、マイコ
ンの端子を浪費してしまうこととなり、効率良くタイミ
ング制御処理を行うことができなかった。

【００２５】そこで、本発明は、上述の如き従来の実情
に鑑みてなされたものであり、次のような目的を有する
ものである。

【００２６】即ち、本発明の目的は、複数の割り込みが
発生した場合においても、割り込み等のタイミング線１
本で回転体の回転に応じたタイミング制御処理を正確に
行うことができることにより、効率良くタイミング制御
処理を行うことができるタイミング制御装置を提供する
ことにある。

【００２７】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るタイミング制御装置は、回転体の回
転を検出する回転検出手段と、上記回転体の回転に同期
したタイミング信号を出力するカウンタのクロックと上
記タイミング信号によりタイミング制御信号を出力する
タイミング発生手段と、上記回転検出手段からの検出出
力により上記回転体の回転に同期したタイミング信号が
上記カウンタから出力されるように上記クロックを制御
する制御手段と、上記タイミング制御信号をカウントす
るイベントカウンタにより生成された読出しアドレスが
与えられてタイミングパターンが読み出される記憶手段
とを備えるタイミング制御装置であって、上記記憶手段
は、上記読出しアドレスを外部に出力するインターフェ
ース手段を備え、上記タイミングパターンと共に、その
読出しアドレスを外部に出力することを特徴とする。

【００２８】

【作用】本発明に係るタイミング制御装置では、回転検
出手段は、回転体の回転を検出する。タイミング発生手
段は、上記回転体の回転に同期したタイミング信号を出
力するカウンタのクロックと上記タイミング信号により
タイミング制御信号を出力する。制御手段は、上記回転
検出手段からの検出出力により上記回転体の回転に同期
したタイミング信号が上記カウンタから出力されるよう
に上記クロックを制御する。記憶手段は、上記タイミン
グ制御信号をカウントするイベントカウンタにより生成
された読出しアドレスが与えられてタイミングパターン
を出力する。上記記憶手段のインターフェース手段は、
上記タイミングパターンの出力と共に上記読出しアドレ
スを外部に出力する。

【００２９】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００３０】本発明に係るタイミング制御装置は、例え
ば、回転ヘッド型のデジタルオーディオテープレコーダ
（ＤＡＴ：Ｄｉｇｉｔａｌ Ａｕｄｉｏ Ｔａｐｅｒｅ
ｃｏｒｄｅｒ）に適用したものであり、上記ＤＡＴは、
図１に示すように、回転体である回転ヘッド７１と、上
記回転ヘッド７１の回転の位相情報及び速度情報を検出
する回転検出手段７２と、上記回転検出手段７２からの
検出出力により位相及び速度制御されるタイミング発生
手段３０とを備えている。

【００３１】また、上記ＤＡＴは、上記タイミング発生
手段３０において記録／再生等の動作モードに応じたタ
イミング信号が発生されるように上記タイミング信号の
発生動作を制御するマイクロコンピュータ（以下、マイ
コンと言う。）１００と、上記タイミング発生手段３０
が発生するタイミング制御信号により記録／再生信号の
入出力が切り換えられる切換え処理部７３と、磁気テー
プ３に記録するアナログオーディオ信号が入力される入
力端子１３と、上記入力端子１３を介して入力されるア
ナログオーディオ信号に対して上記タイミング発生手段
３０が発生するタイミング制御信号に応じて記録のため
の信号処理を行う記録処理部７４と、上記回転ヘッド７
１により磁気テープ３から読み取られた信号に対して上
記タイミング発生手段３０が発生するタイミング制御信
号に応じて再生のための信号処理を行う再生処理部７５
と、上記再生処理部７５により信号処理が行われた再生
オーディオ信号を出力する出力端子２５とを備えてい
る。

【００３２】上記回転ヘッド７１は、回転ドラム１と、
磁気ヘッド２Ａ，２Ｂとから成り、上記回転ドラム１に
は、１８０°の角度間隔を持って一対の磁気ヘッド２
Ａ，２Ｂが取付けられている。上記磁気ヘッド２Ａ，２
Ｂの磁気ギャップの角度は、互いに異なるように設けら
れている。このような回転ドラム１は、例えば、１秒間
当り５０回転（＝５０Ｈｚ）で回転駆動される。また、
上記回転ドラム１には、磁気テープ３が９０°の巻き付
け角度で斜めに巻き付けられており、所定速度で走行駆
動される。従って、磁気ヘッド２Ａ，２Ｂが交互に磁気
テープ３上を走査することにより、磁気テープ３上に
は、傾斜した記録トラックが形成されることとなる。

【００３３】上記切換え処理部７３は、磁気ヘッド２
Ａ，２Ｂを交互に切り換えるヘッド切換えスイッチ１１
と、記録アンプ１８と、再生アンプ１９と、記録信号と
再生信号の入出力を切り換える記録／再生スイッチ１２
とを備えている。この切換え処理部７３における各スイ
ッチの切換え動作制御は、タイミング発生手段３０が発
生するタイミング制御信号により行われる。

【００３４】上記記録処理部７４は、ローパスフィルタ
１４と、アナログ／デジタル変換器（以下、Ａ／Ｄ変換
器と言う。）１５と、記録信号処理部１６と、変調器１
７とを備えている。上記Ａ／Ｄ変換器１５、上記記録信
号処理部１６、及び、上記変調器１７における動作制御
は、タイミング発生手段３０が発生するタイミング制御
信号により各々行われる。

【００３５】上記再生処理部７５は、イコライザ／ＰＬ
Ｌ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路２０
と、復調器２１と、再生信号処理部２２と、デジタル／
アナログ変換器（以下、Ｄ／Ａ変換器と言う。）２３
と、ローパスフィルタ２４とを備えている。上記イコラ
イザ／ＰＬＬ回路２０と、上記復調器２１と、上記再生
信号処理部２２と、上記Ｄ／Ａ変換器２３における動作
制御は、タイミング発生手段３０が発生するタイミング
制御信号により各々行われる。

【００３６】上記回転検出手段７２は、上記回転ヘッド
７１を回転駆動するドラムモータ４と、上記回転ヘッド
７１の回転速度に応じた周波数の信号Ｓ_FGを発生する周
波数発電機（以下、ＦＧと言う。）５と、上記ＦＧ５か
らの信号Ｓ_FGにより速度エラー信号Ｅ_S及び回転ヘッド
７１の回転に関する速度情報を検出する速度サーボ回路
６と、上記回転ヘッド７１が１回転する毎に１個のパル
ス信号Ｓ_PGを発生するパルス発生器（以下、ＰＧと言
う。）８と、上記ＰＧ８からのパルス信号Ｓ_PGにより位
相エラー信号Ｅ_P及び回転ヘッド７１の回転に関する位
相情報を検出する位相サーボ回路９と、上記速度サーボ
回路６により検出された速度エラー信号Ｅ_Sと上記位相
サーボ９回路により検出された位相エラー信号Ｅ_Pとを
加算する加算器７と、上記加算器７からの加算出力を制
御信号として上記ドラムモータ４に供給するアンプ１０
とを備えている。

【００３７】また、上記ＦＧ５は、ドラムモータ４の回
転軸に設けられている。また、上記ＰＧ８が発生するパ
ルス信号Ｓ_PGは、例えば、回転ヘッド７１の磁気ヘッド
２Ａが磁気テープ３の走査を開始するタイミングで発生
される信号である。

【００３８】上記タイミング発生手段３０には、上述し
た位相サーボ回路９からの位相情報と、速度サーボ回路
６からの速度情報が供給されている。そして、タイミン
グ発生手段３０は、回転ヘッド７１の回転に関する位相
情報と速度情報に基いて、位相ロック及び速度追従サー
ボが施される。この時、回転ヘッド７１の回転位相の目
標値は、回転ヘッド７１の回転速度が定常状態の時であ
り、回転ヘッド７１の回転速度が変動した時、その位相
目標値（＝時間）がずれることを考慮して、回転速度に
より位相目標値を補正することにより、それによる誤差
を無くしている。

【００３９】従って、このタイミング発生手段３０が発
生する種々のタイミング制御信号に基いて、切換え処理
部７３、記録処理部７４、再生処理部７５等は各処理を
行うこととなる。

【００４０】また、上記タイミング発生手段３０では、
マイコン１００に対して割り込み等が１周期に複数発生
した場合でも１本のタイミング線で同期がとれるような
構成としている。さらに、上記タイミング発生手段３０
から出力されるタイミング制御信号は、回転ヘッド７１
の回転に同期して出力される。

【００４１】以下、上記タイミング発生手段３０につい
て具体的に説明する。

【００４２】即ち、上記タイミング発生手段３０は、図
２に示すように、上記図１に示した回転ヘッド７１の回
転に同期したタイミング信号を出力する時間軸カウンタ
３３１のクロックと上記タイミング信号によりタイミン
グ制御信号を出力するタイミング発生部３３０と、上記
図１に示した回転検出手段７２からの検出出力により上
記回転ヘッド７１の回転に同期したタイミング信号が上
記時間軸カウンタ３３１から出力されるように上記クロ
ックを制御する制御手段３４０と、上記タイミング制御
信号をカウントするイベントカウンタ３５２のカウント
値に応じてタイミングパターンが読み出されると共に上
記カウント値を外部に出力する記憶手段３５０とを備え
ている。

【００４３】また、上記記憶手段３５０から読み出され
たタイミングパターンをラッチするタイミング出力バッ
ファ３６０と、上記記憶手段３５０にタイミングパター
ンを設定する前に上記タイミング出力バッファ３６０を
クリアして設定終了後に上記時間軸カウンタ３３１から
出力されたタイミング信号に同期してクリアを解除する
クリア手段３７０とを備えている。

【００４４】ここで、このタイミング発生手段３０で
は、上記図１に示したマイコン１００への割り込み信号
出力用として、１個の端子３８１を使用している。即
ち、タイミング出力バッファ３６０から出力されるタイ
ミング出力信号Ｓ_TG0〜Ｓ_TG5中の１つのタイミング出力
信号、例えば、タイミング出力信号Ｓ_TG0を割り込み信
号として使用し、このタイミング出力信号Ｓ_TG0が出力
される端子３８１とマイコン１００の割り込み端子とが
１本の割り込みのタイミング線で接続されている。上記
制御手段３４０は、データバス３４６と、データバッフ
ァ３４７と、上記時間軸カウンタ３３１のクロックを上
記データバス３４６を介して供給される速度情報に応じ
て制御するプログラマブル分周器３４１とを備えてい
る。

【００４５】また、上記プログラマブル分周器３４１
は、上記速度情報がマイコン１００等により処理された
可変（＝プログラマブル）分周用速度情報をビット拡張
する速度レジスタ３４２と、加算器３４３と、上記速度
情報に応じて端子３８４を介して供給されるマスタクロ
ックＣＫ_MSを分周する分周レジスタ３４４とを備えてい
る。

【００４６】上記タイミング発生部３３０は、上記プロ
グラマブル分周器３４１により分周されたカウントクロ
ックＣＫ_Tをカウントすることにより上記回転ヘッド７
１の回転に同期したタイミング信号を出力する時間軸カ
ウンタ３３１と、上記時間軸カウンタ３３１からの出力
と後述するタイミングパターンメモリ３５１からの出力
とを比較するコンパレータ３３３と、上記時間軸カウン
タ３３１からのタイミング信号と上記カウントクロック
ＣＫ_Tによりタイミング制御信号を出力するタイミング
コントローラ３３４とを備えている。

【００４７】上記記憶手段３５０は、タイミングコント
ローラ３３４からのタイミング制御信号をカウントする
イベントカウンタ３５２と、上記イベントカウンタ３５
２からの出力により読出しアドレスを生成するセレクタ
３５３と、上記セレクタ３５３で生成された読出しアド
レスでタイミングパターンが読み出されるタイミングパ
ターンメモリ３５１と、アドレスバス３５４と、アドレ
スバッファ３５５と、上記イベントカウンタ３５２のカ
ウント値を外部に出力するインターフェース手段である
ＳＩＯ回路３５６とを備えている。

【００４８】まず、タイミングパターンメモリ３５１
は、通常スタティックＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）が用いられており、例えば、６ビ
ットの出力データと１０ビットの時間軸データとから成
る１ワード（＝１６ビット）データが３２ワード分（＝
６４バイト）の領域が使用される。

【００４９】このタイミングパターンメモリ３５１に
は、マイコン１００から、ＤＡＴの状態、例えば、記
録、再生、停止等に応じて、予め、データバス３４６と
データバッファ３４７、また、アドレスバス３５４とア
ドレスバッファ３５５、及び、セレクタ３５３を介し
て、例えば、１０ビットの時間軸データや６ビットのタ
イミングパターンデータが設定される。

【００５０】この時、タイミング出力バッファ３６０
は、タイミングパターンメモリ３５１へのタイミングパ
ターンデータの設定前に強制的にクリアされている。

【００５１】ここで、時間軸データは、時間軸カウンタ
３３１のカウント値に対応するものであり、時間軸カウ
ンタ３３１が示す時刻、即ち、位相及び位置が上記時間
軸データと一致した時に出力データの各ビットが各々の
タイミング出力信号Ｓ_TG0〜Ｓ_TG5となる。即ち、時間軸
カウンタ３３１からの時刻が上記時間軸データとなる時
の６種類のタイミングパターンＴＰ₀〜ＴＰ₅が、上記６
ビットの出力データの各ビットとして上記タイミングパ
ターンメモリ３５１に記憶されている。

【００５２】プログラマブル分周器３４１は、上記図１
に示した速度サーボ回路６により検出された速度情報
が、マイコン１００等により処理された可変（＝プログ
ラマブル）分周用速度情報がデータバス３４６を介して
速度レジスタ３４２に供給されている。

【００５３】この速度レジスタ３４２からの上記可変分
周用速度情報は、８ビットの２の補数表示データ（−１
２８〜＋１２７）となっており、これが必要に応じてビ
ット拡張されて加算器３４３に供給される。

【００５４】上記加算器３４３からの出力は、分周レジ
スタ３４４を介して加算器３４３に戻される。上記分周
レジスタ３４４には、端子４４を介してマスタクロック
ＣＫ_MSが供給されており、上記速度情報に応じて可変さ
れる分周比ｒで上記マスタクロックＣＫ_MSを分周し、時
間軸カウンタ３３１のカウントクロックＣＫ_rを発生す
る。この分周比ｒは、可変分周用速度情報をＮ_SPとする
時、 ｒ＝（Ｎ_SP＋５１２）／２０４８ とされており、５１２／２０４８＝１／４を中心とし
て、３８４／２０４８〜６３９／２０４８までの範囲で
変化させ得るようになっている。従って、このような可
変分周用速度情報により、上記時間軸カウンタ３３１の
クロックが制御されることとなる。

【００５５】時間軸カウンタ３３１は、上記回転ヘッド
７１の１周期分をフルビットとするカウンタ、例えば、
１０ビットのバイナリカウンタで、上記プログラマブル
分周器３４１から出力されるカウントクロックＣＫ_rを
カウントするものである。そして、このカウントクロッ
クＣＫ_rでトリガされる毎にインクリメントされる。

【００５６】また、上記時間軸カウンタ３３１は、マス
タクロックＣＫ_MSがプログラマブル分周器３４１に供給
され続ける限りバイナリカウント動作を継続し、上記プ
ログラマブル分周器３４１により分周されたカウントク
ロックＣＫ_rの１０２４で１サイクルが構成される。こ
の時間軸カウンタ３３１の１サイクルが最終的なタイミ
ング出力信号Ｓ_TG0〜Ｓ_TG5の出力パターンの１サイクル
となる。

【００５７】タイミングコントローラ３３４は、例え
ば、上記時間軸カウンタ３３１がオーバーフローになっ
た場合、イベントカウンタ３５２にタイミング制御信号
であるリセット信号を供給する。これにより、イベント
カウンタ３５２はリセット（＝「０」クリア）される。

【００５８】このイベントカウンタ３５２からの出力
（＝「０」）がセレクタ３５３を介してタイミングパタ
ーンメモリ３５１に供給されることにより、タイミング
パターンメモリ３５１に記憶されている全３２ワード
（＝アドレス［０］〜［３１］）中の第１のワード（＝
アドレス［０］のワード）がポイントされることとな
る。ポイントされた第１のワード（＝アドレス［０］の
ワード＝１６ビット）中の時間軸データ（＝１０ビッ
ト）は、コンパレータ３３３の入力としてラッチされ
る。上記コンパレータ３３３の入力としてラッチされた
時間軸データは、時間軸カウンタ３３１からの出力と比
較されている。従って、カウント動作している時間軸カ
ウンタ３３１からの出力が上記時間軸データに一致した
時点で上記コンパレータ３３３が一致出力を発生し、タ
イミングコントローラ３３４を介してイベントカウンタ
３５２に供給することにより、上記イベントカウンタ３
５２はインクリメントされることとなる。

【００５９】即ち、上述のようにしてタイミングコント
ローラ３３４からのリセット信号によりイベントカウン
タ３５２がリセットされた次の回の時には、イベントカ
ウンタ３５２からの出力が「０」から「１」に変化し、
タイミングパターンメモリ３２の第２のワード（＝アド
レス［１］）のワードがポイントされ、このワードデー
タが読みだされる。

【００６０】一般的には、インクリメントされたイベン
トカウンタ３５２からの出力によりポイントされたタイ
ミングパターンメモリ３５１のワードが読み出され、時
間軸データ（＝１０ビット）がコンパレータ３３３の入
力としてラッチされる。

【００６１】一方、このようにしてタイミングパターン
メモリ３５１から読み出されるワード中の出力データ
（＝６ビット）は、タイミング出力バッファ３６０でラ
ッチされる。

【００６２】この時、クリア手段３７０は、上記タイミ
ング出力バッファ３６０から出力される上記出力データ
が時間軸カウンタ３３１から出力されるタイミング制御
信号に同期して出力されるように上記タイミング出力バ
ッファ３６０のクリアを解除する。

【００６３】即ち、上記クリア手段３７０は、上記時間
軸カウンタ３３１のキャリーで、マイコン１００から出
力されるクリア解除信号ＯＵＴ・ＣＬＲ（＝０）を取り
込む。このクリア解除信号ＯＵＴ・ＣＬＲ（＝０）で、
上記タイミング出力バッファ３６０のクリアを解除す
る。

【００６４】従って、上記タイミング出力バッファ３６
０からは、上記６ビットの出力データの各ビットが途中
から出力されることなく、上記時間軸カウンタ３３１の
周期に同期して、６種類のタイミング出力信号Ｓ_TG0〜
Ｓ_TG5として出力されることとなる。

【００６５】また、上記イベントカウンタ３５２からの
出力は、ＳＩＯ回路３５６にも供給される。上記ＳＩＯ
回路３５６は、マイコン１００に対してシリアルでデー
タを転送するための手段である。

【００６６】ここで、上記マイコン１００を上記イベン
トカウンタ３５２に同期して動作させたい場合、時間軸
カウンタ３３１からのオーバーフロー出力、即ち、上記
タイミング出力信号Ｓ_TG0が端子３８１を介して割り込
み信号としてマイコン１００に供給される。これと同時
に、上述したように、イベントカウンタ３５２のカウン
ト値がＳＩＯ回路３５６を介してマイコン１００に供給
される。

【００６７】このような構成とすることにより、上記マ
イコン１００は、割り込みが発生した時点のイベントカ
ウンタ３５２の値を読み取ることができる。従って、上
記マイコン１００では、例えば、図３に示すように、割
り込みＳ１が発生した場合には、カウント値Ｃｎｔ＝１
に対応する割り込み処理、割り込みＳ２が発生した場合
には、カウント値Ｃｎｔ＝３に対応する割り込み処理、
割り込みＳ３が発生した場合には、カウント値Ｃｎｔ＝
６に対応する割り込み処理が行われる。

【００６８】このようにして、上記マイコン１００は、
割り込み直後のイベントカウンタ３５２の値に応じて、
例えば、上記回転ヘッド７１の回転毎にタイミングパタ
ーンメモリ３５１の記憶内容を書き換える処理等の割り
込み処理を選択し、所定の割り込みプログラムを起動す
る。

【００６９】上述のようなタイミング発生手段３０から
の出力タイミングパターンの一例を図４に示す。図中の
信号ａは、ＰＧ８が発生するパルス信号Ｓ_PG、信号ｂ
は、回転ヘッド７１の磁気ヘッド２Ａ，２Ｂにより記録
再生される高周波信号（以下、ＲＦ信号と言う。）
Ｓ_RF、信号ｃは、タイミング発生手段３０が発生するタ
イミング出力信号Ｓ_TGの一例、信号ｄは、タイミング発
生手段３０におけるタイミング発生の起点となる位相、
即ち、目標位相を示す信号ＴＧ、信号ｅは、タイミング
発生手段３０が発生するタイミングパターンＴＧの一例
を各々示している。

【００７０】回転ヘッド７１は、上述したように、５０
Ｈｚ、即ち、１回転周期Ｔ_Rが２０ｍｓｅｃで回転駆動
されており、上記回転ヘッド７１の回転基準位置を示す
パルス信号Ｓ_PGからタイミング発生起点位相信号、即
ち、目標位相信号ＴＧまでの時間をＴ_dとする。この時
間Ｔ_dは、回転ヘッド７１の回転周期Ｔ_Rに対する１回転
角度２πに対する目標位相値θ_dに相当する。

【００７１】上記図４に示すように、一般に、回転ヘッ
ド型のＤＡＴは、間欠記録再生であり、回転ヘッド７１
にようにヘッドが２系統であれば、回転ヘッド１回転Ｔ
_R毎に、磁気ヘッド２Ａ，２Ｂが磁気テープ３に接触し
ている区間に記録信号を流したり、再生信号を増幅した
りする。上記図４に信号ｃとして示しているタイミング
出力信号Ｓ_TGは、例えば、再生アンプのパワーオンタイ
ミングである。即ち、磁気ヘッド２Ａ，２Ｂが磁気テー
プ３に接触している区間だけ再生アンプをパワーオンす
る。上記以外にも、上述のようなタイミング信号を出力
することにより、記録電流区間のタイミングや、磁気ヘ
ッド２Ａ，２Ｂが磁気テープ３に接触していない区間で
の信号処理、外部との通信等、回転ヘッド７１の回転位
相に同期して正確なタイミング制御を行う。

【００７２】また、具体例として、簡易的に、イベント
数、即ち、ワード数を１０、回転ヘッド７１の１回転分
の時間軸カウント数を３６０、出力データのビット数、
即ち、タイミング出力の種類数を４とした場合のタイミ
ングパターンメモリ３２の記憶内容を図５に示し、この
時の各タイミング出力を図６に示す。

【００７３】即ち、上記図５に示す出力データ及び時間
軸データをタイミングパターンメモリ３５１に記憶し、
３６０カウント周期の時間軸カウンタ３３１からのカウ
ント出力でイベントカウンタ３５２とセレクタ３５３を
介してタイミングパターンメモリ３５１をアクセスする
ことにより、上記図６に示すタイミング出力信号Ａ〜Ｄ
を得ることができる。

【００７４】上記タイミング出力信号Ａ〜Ｄは、上記図
１において、切換え処理部７３において記録側に切り換
えるための信号Ｓ_REC，Ｓ_A/B、再生処理部７５の処理が
不要である場合に電源オフとするための信号Ｓ_PWR、及
び、切換え処理部７３において再生側に切り換えるため
の信号Ｓ_PBを各々示している。

【００７５】上述のような構成をしたタイミング発生手
段３０の動作を説明する。

【００７６】まず、タイミング出力バッファ３６０は、
タイミングパターンメモリ３５１へのタイミングパター
ンデータ設定前に強制的にクリアされている。

【００７７】上記図１に示したマイコン１００は、ＤＡ
Ｔの状態に応じて、予め、データバス３４６からデータ
バッファ３４７を介して、また、アドレスバス３５４か
らアドレスバッファ３５５、セレクタ３５３を介して、
タイミングパターンデータをタイミングパターンメモリ
３５１にロードする。

【００７８】一方、入力端子３８２に供給されたマスタ
クロックＣＫ_MSは、プログラマブル分周器３４１で分周
されてカウントクロックＣＫ_rとなり時間軸カウンタ３
３１に供給される。

【００７９】上記時間軸カウンタ３３１は、上記カウン
トクロックＣＫ_rに基いてカウント動作を行う。

【００８０】ここで、上記時間軸カウンタ３３１がオー
バーフローすると、タイミングコントローラ３３４を介
してリセット信号がイベントカウンタ３５２に供給され
る。このリセット信号により、イベントカウンタ３５３
はリセットされる。

【００８１】上記イベントカウンタ３５２からの出力
「０」がセレクタ３５３を介してタイミングパターンメ
モリ３５１、及び、ＳＩＯ回路３５６を介してマイコン
１００に各々供給される。

【００８２】上記イベントカウンタ３５２からの出力
「０」によりタイミングパターンメモリ３５１に記憶さ
れている全３２ワード中の第１のワードがポイントされ
る。

【００８３】上記タイミングパターンメモリ３５１の第
１のワード中の時間軸データは、コンパレータ３３３の
入力としてラッチされる。また、上記第１のワード中の
出力データは、タイミング出力バッファ３６０でラッチ
される。

【００８４】この時、クリア回路３７０は、上記時間軸
カウンタ３３１のキャリーでマイコン１００からのクリ
ア解除信号ＯＵＴ・ＣＬＲを取り込む。そして、このク
リア解除信号ＯＵＴ・ＣＬＲで、上記タイミング出力バ
ッファ３６０のクリアを解除する。

【００８５】従って、上記タイミング出力バッファ３６
０からは、上記第１のワード中の出力データが６種類の
タイミング出力信号Ｓ_TG0〜Ｓ_TG5として出力される。

【００８６】また、上記コンパレータ３３３の入力とし
てラッチされた上記時間軸データは、上記コンパレータ
３３３で上記時間軸カウンタ３３１からの出力と比較さ
れる。そして、カウント動作している時間軸カウンタ３
３１からの出力が上記時間軸データに一致した時点で一
致出力を発生する。

【００８７】上記コンパレータ３３３から発生される一
致出力は、タイミングコントローラ３３４を介してイベ
ントカウンタ３５２に供給される。

【００８８】上記イベントカウンタ３５２は、上記コン
パレータ３３１からの一致出力によりインクリメントさ
れる。

【００８９】従って、イベントカウンタ３５２からの出
力が「０」から「１」に変化し、タイミングパターンメ
モリ３５１の第２のワードがポイントされる。また、イ
ベントカウンタ３５２からの出力は、ＳＩＯ回路３５６
を介してマイコン１００にも供給される。

【００９０】そして、第１のワードがポイントされた場
合と同様に、上記タイミングパターンメモリ３５１の第
２のワード中の時間軸データは、コンパレータ３３３の
入力としてラッチされ、上記第２のワード中の出力デー
タは、タイミング出力バッファ３６０でラッチされる。

【００９１】この時、クリア回路３７０は、上記時間軸
カウンタ３３１のキャリーでマイコン１００からのクリ
ア解除信号ＯＵＴ・ＣＬＲを取り込み、このクリア解除
信号ＯＵＴ・ＣＬＲで、上記タイミング出力バッファ３
６０のクリアを解除する。

【００９２】従って、上記タイミング出力バッファ３６
０からは、上記第２のワード中の出力データが６種類の
タイミング出力信号Ｓ_TG0〜Ｓ_TG5として出力される。

【００９３】以上の動作を繰り返すことにより、タイミ
ング出力出力信号Ｓ_TG0〜Ｓ_TG5についてのタイミングパ
ターンメモリ３５１に記憶された各時間軸データ毎の出
力が得られる。時間軸カウンタ３３１が上記カウントク
ロックＣＫ_rをフルビット相当の１０２４カウントする
ことにより時間軸カウンタ３３１がオーバーフローした
際には、イベントカウンタ３５２はリセットされ、再び
タイミングパターンメモリ３５１の第１のワード、即
ち、アドレス［０］のワードから上記動作が繰り返され
る。

【００９４】ここで、時間軸カウンタ３３１からのオー
バーフロー出力（＝タイミング出力出力信号Ｓ_TG0）
は、端子３８１を介して割り込み信号としてマイコン１
００に供給される。マイコン１００は、上記割り込み信
号が供給された直後にイベントカウンタ３５２からＳＩ
Ｏ回路を介して供給されたカウント値に基いて割り込み
処理を選択し起動する。

【００９５】上述のように、このタイミング発生手段３
０では、タイミング出力出力信号Ｓ_TG0〜Ｓ_TG5のうち１
つのタイミング出力出力信号Ｓ_TG0を割り込み信号に使
用し、その割り込み信号を出力する１個の端子３８１の
みを使用して、イベントカウンタ３５２の値をマイコン
１００から読み取れるような構成としている。従って、
マイコン１００は、上記イベントカウンタ３５２の値に
応じて所定の割り込み処理を起動するため、タイミング
位相を間違えることなく正確なタイミングで動作するこ
とができる。また、割り込みに必要な端子は１個である
ため、割り込み信号出力の浪費、及び、貴重なＩＣ端子
を浪費することなく有効に利用することができる。さら
に、上記マイコン１００側の割り込み端子として１個の
端子みを使用すればよいため、マイコン１００において
も、貴重なＩＣ端子を浪費することなく有効に利用する
ことができる。

【００９６】また、タイミング出力信号Ｓ_TG0〜Ｓ_TG5の
出力タイミング制御をソフトウェアで行わず、時間軸カ
ウンタ３３１からのキャリーでタイミング出力バッファ
３６０のクリア解除を行うことによりタイミング出力信
号Ｓ_TG0〜Ｓ_TG5の出力タイミング制御を行っているた
め、ソフトウェアのディレイによるタイミングのばらつ
きを防ぐことができる。また、これにより、外部回路の
誤動作を防ぐことができるため、例えば、再生中に磁気
テープに記録されているデータを消去してしまう等の誤
動作を防ぐことができる。さらに、ソフトウェアにおい
て、このタイミング出力信号Ｓ_TG0〜Ｓ_TG5の出力タイミ
ング制御処理を削除することができるため、上記マイコ
ン１００の負担を軽減することができる。

【００９７】このようなタイミング発生手段３０を備え
る上記図１に示したＤＡＴの動作を説明する。

【００９８】まず、回転ドラム１は、ドラムモータ４に
より回転駆動される。上記ドラムモータ４の回転軸に設
けられたＦＧ５は、回転ドラム１の回転速度に応じた周
波数の信号Ｓ_FGを発生して速度サーボ回路６に供給す
る。

【００９９】上記速度サーボ回路６は、上記ＦＧ５から
の信号Ｓ_FGから速度エラー信号Ｅ_Sを求め、その速度エ
ラー信号Ｅ_Sを加算器７に供給する。

【０１００】一方、パルス発振器８は、回転ドラム１が
１回転する毎に１個のパルス信号Ｓ_PGを発生する。上記
パルス発振器８が発生したパルス信号Ｓ_PGは、位相サー
ボ回路９に供給される。

【０１０１】上記位相サーボ回路９は、上記パルス発振
器８が発生したパルス信号Ｓ_PGから位相エラー信号Ｅ_P
を求めると共に、回転ドラム１の回転に関する位相情報
を求め、上記位相エラー信号Ｅ_Pを加算器７に供給し、
上記位相情報をタイミング発生手段３０に供給する。

【０１０２】上記加算器７では、上記速度サーボ回路６
からの速度エラー信号Ｅ_Sと、上記位相サーボ回路９か
らの位相エラー信号Ｅ_Pとが加算される。そして、その
加算出力がアンプ１０を介してドラムモータ４に制御信
号として供給されることにより、上記ドラムモータ４
は、５０Ｈｚで、且つ、パルス信号Ｓ_PGが同期信号Ｖ_sy
ncに同期するように回転駆動制御される。

【０１０３】上述のようにしてドラムモータ４が回転駆
動制御されると同時に、上記タイミング発生手段３０
は、回転ドラム１の位相、速度に応じた種々のタイミン
グ信号を発生する。また、割り込み信号と上述したイベ
ントカウンタの値をマイコン１００に供給する。

【０１０４】従って、上記タイミング発生手段３０が発
生するタイミング信号に応じて、磁気ヘッド２Ａ，２Ｂ
は、ヘッド切換えスイッチ１１により交互に切り換えら
れる。

【０１０５】これにより、記録時には、入力端子１３か
らのアナログオーディオ信号がローパスフィルタ（以
下、ＬＰＦと言う。）１４を介してアナログ／デジタル
（以下、Ａ／Ｄと言う。）変換器１５に供給される。上
記Ａ／Ｄ変換器１５は、アナログオーディオ信号をデジ
タルオーディオ信号に変換して記録信号処理回路１６に
供給する。上記記録信号処理回路１６は、上記Ａ／Ｄ変
換器１５からのデジタルオーディオ信号に、誤り検出処
理、誤り訂正用の符号付加処理、インターリーブ、時間
軸圧縮処理等を施し、それらの各処理を施した信号を変
調回路１７に供給する。上記変調回路１７は、上記記録
信号処理回路１６からの信号を記録に適した信号に変調
して記録信号として出力する。上記変調回路１７から出
力される記録信号は、記録アンプ１８、及び、記録／再
生スイッチ１２の端子ｒを介してヘッド切換えスイッチ
１１に供給され、上記ヘッド切換えスイッチ１１により
磁気ヘッド２Ａ，２Ｂに交互に供給される。

【０１０６】また、再生時には、上記磁気ヘッド２Ａ，
２Ｂにより磁気テープ３から読み取られた再生信号が上
記回転トランス等を介して記録／再生スイッチ１２の端
子ｐに取り出される。上記端子ｐにより取り出された再
生信号は、再生アンプ１９、及び、イコライザ／ＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路２０を介
して復調回路２１に供給される。上記復調回路２１は、
上記イコライザ／ＰＬＬ回路２０からの再生信号を復調
し、再生信号処理回路２２に供給する。上記再生信号処
理回路２２は、上記復調回路２１からの再生信号に、時
間軸伸長処理、デインターリーブ、誤り訂正処理、誤り
補正処理等を施し、それらの各処理を施した再生信号を
デジタル／アナログ（以下、Ｄ／Ａと言う。）変換器２
３に供給する。上記Ｄ／Ａ変換器２３は、上記再生信号
処理回路２２からの再生信号をアナログ信号に変換す
る。従って、上記Ｄ／Ａ変換器２３からの再生オーディ
オ信号は、ＬＰＦ２４を介して出力端子２５より取り出
される。

【０１０７】また、上記タイミング発生手段３０からマ
イコン１００に割り込み信号が供給された場合、上記マ
イコン１００は、上記割り込み信号の供給直後に上記タ
イミング発生手段３０から供給された上記イベントカウ
ンタの値に基いた所定の割り込み処理を起動する。

【０１０８】尚、本発明に係るタイミング制御装置は、
上述した本実施例のみに限定されるものではなく、例え
ば、ノントラッキング方式のテープレコーダ、ＶＴＲ
（ビデオテープレコーダ）等のように、回転ヘッド等の
回転体を備える機器であれば適用することができる。

【０１０９】

【発明の効果】本発明に係るタイミング制御装置では、
回転検出手段は、回転体の回転を検出する。タイミング
発生手段は、上記回転体の回転に同期したタイミング信
号を出力するカウンタのクロックと上記タイミング信号
によりタイミング制御信号を出力する。制御手段は、上
記回転検出手段からの検出出力により上記回転体の回転
に同期したタイミング信号が上記カウンタから出力され
るように上記クロックを制御する。記憶手段は、上記タ
イミング制御信号をカウントするイベントカウンタによ
り生成された読出しアドレスが与えられてタイミングパ
ターンを出力する。上記記憶手段のインターフェース手
段は、上記タイミングパターンの出力と共に上記読出し
アドレスを外部に出力する。これにより、割り込み等の
タイミング線１本でタイミング位相を間違えることなく
正確なタイミングで動作することができる。従って、割
り込み信号出力の浪費、及び、貴重なＩＣ端子を浪費す
ることなく有効に利用することができるため、効率良く
タイミング制御処理を行うことができる。

【図面の簡単な説明】

【図１】本発明に係るタイミング制御装置を適用したデ
ジタルオーディオテープレコーダ（ＤＡＴ）の構成を示
す図である。

【図２】上記ＤＡＴに用いられるタイミング発生手段の
構成を示す図である。

【図３】上記タイミング発生手段から出力される割り込
み信号、イベントカウンタ値による割り込み処理の起動
を説明するための図である。

【図４】上記ＤＡＴの動作を説明するためのタイミング
チャートである。

【図５】上記タイミング発生手段のタイミングパターン
メモリの記憶内容の一例を示す図である。

【図６】上記タイミング発生手段からの出力信号の一例
を示すタイミングチャートである。

【図７】従来のタイミング発生手段の構成を示す図であ
る。

【図８】従来のタイミング発生手段から出力される割り
込み信号による割り込み処理の起動を説明するための図
である。

【符号の説明】

３３０ タイミング発生部 ３３１ 時間軸カウンタ ３３３ コンパレータ ３３４ タイミングコントローラ ３４０ 制御手段 ３４１ プログラマブル分周器 ３４２ 速度レジスタ ３４３ 加算器 ３４４ 分周レジスタ ３４６ データバス ３４７ データバッファ ３５０ 記憶手段 ３５１ タイミングパターンメモリ ３５２ イベントカウンタ ３５３ セレクタ ３５４ アドレスバス ３５５ アドレスバッファ ３５６ ＳＩＯ回路 ３６０ タイミング出力バッファ ３７０ クリア手段 ３８１，３８２ 端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 回転体の回転を検出する回転検出手段
   と、 上記回転体の回転に同期したタイミング信号を出力する
   カウンタのクロックと上記タイミング信号によりタイミ
   ング制御信号を出力するタイミング発生手段と、 上記回転検出手段からの検出出力により上記回転体の回
   転に同期したタイミング信号が上記カウンタから出力さ
   れるように上記クロックを制御する制御手段と、 上記タイミング制御信号をカウントするイベントカウン
   タにより生成された読出しアドレスが与えられてタイミ
   ングパターンが読み出される記憶手段とを備えるタイミ
   ング制御装置であって、 上記記憶手段は、上記読出しアドレスを外部に出力する
   インターフェース手段を備え、 上記タイミングパターンと共に、その読出しアドレスを
   外部に出力することを特徴とするタイミング制御装置。