JPH05218057A - ラテラルトランジスタの製造方法 - Google Patents
ラテラルトランジスタの製造方法Info
- Publication number
- JPH05218057A JPH05218057A JP4038402A JP3840292A JPH05218057A JP H05218057 A JPH05218057 A JP H05218057A JP 4038402 A JP4038402 A JP 4038402A JP 3840292 A JP3840292 A JP 3840292A JP H05218057 A JPH05218057 A JP H05218057A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- diffusion layer
- lateral transistor
- central portion
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ラテラルトランジスタのＨFEを上げることを
目的とする。 【構成】 エミッタ領域の中心部分の表面に酸化膜を形
成し、エミッタを中心部分に拡散層のない構造に形成し
た。
目的とする。 【構成】 エミッタ領域の中心部分の表面に酸化膜を形
成し、エミッタを中心部分に拡散層のない構造に形成し
た。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン半導体基板表
面に形成したラテラルトランジスタの製造方法に関す
る。
面に形成したラテラルトランジスタの製造方法に関す
る。
【０００２】
【従来の技術】集積回路に使われているラテラルトラン
ジスタは主にＰＮＰ型トランジスタであるので、以下、
ラテラルＰＮＰ型トランジスタとして説明する。図２は
従来のラテラルＰＮＰ型トランジスタの一例の構造を示
す説明図で、１はＰ型シリコン基板、２はＮ型埋め込み
層、３はエミッタ拡散層、４はエミッタ拡散層３を取り
囲むコレクタ拡散層、５はベースコンタクト拡散層、７
はＮ型エピタキシャル層である。構造上、エミッタ拡散
層３から注入される少数キャリアのうち、表面に平行な
横方向に流れる電流成分のみが動作に寄与し、縦方向に
流れる電流成分は殆んど動作に寄与しない。コレクタ電
流ＩC とエミッタ電流ＩE の比をエミッタ接地電流増幅
率（以下ＨFEと表わす。ＨFE＝ＩC ／ＩE ）といい、一
般にラテラルトランジスタは、ＨFEが低い。ＨFEを大き
くするためには、エミッタ・ベース間の間隔を短くする
か、エミッタ・ベース拡散を深く行うことが必要であっ
た。しかし、エミッタ・ベースを深く拡散するとエミッ
タからＮ+ 埋め込み層に電流が流れ、耐圧が下がるとい
う問題があった。
ジスタは主にＰＮＰ型トランジスタであるので、以下、
ラテラルＰＮＰ型トランジスタとして説明する。図２は
従来のラテラルＰＮＰ型トランジスタの一例の構造を示
す説明図で、１はＰ型シリコン基板、２はＮ型埋め込み
層、３はエミッタ拡散層、４はエミッタ拡散層３を取り
囲むコレクタ拡散層、５はベースコンタクト拡散層、７
はＮ型エピタキシャル層である。構造上、エミッタ拡散
層３から注入される少数キャリアのうち、表面に平行な
横方向に流れる電流成分のみが動作に寄与し、縦方向に
流れる電流成分は殆んど動作に寄与しない。コレクタ電
流ＩC とエミッタ電流ＩE の比をエミッタ接地電流増幅
率（以下ＨFEと表わす。ＨFE＝ＩC ／ＩE ）といい、一
般にラテラルトランジスタは、ＨFEが低い。ＨFEを大き
くするためには、エミッタ・ベース間の間隔を短くする
か、エミッタ・ベース拡散を深く行うことが必要であっ
た。しかし、エミッタ・ベースを深く拡散するとエミッ
タからＮ+ 埋め込み層に電流が流れ、耐圧が下がるとい
う問題があった。
【０００３】
【発明が解決しようとする課題】本発明は上記の問題を
解決するためになされたもので、ＨFEが高く、耐圧の高
いラテラルトランジスタを提供することを目的とする。
解決するためになされたもので、ＨFEが高く、耐圧の高
いラテラルトランジスタを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明のラテラルトラン
ジスタの製造方法は、シリコン基板上のエミッタ領域の
中心部分の表面にイオン注入マスク膜を成形し、イオン
注入マスク膜をマスクとし、イオン注入及び拡散により
エミッタ拡散層を形成することを特徴とするものであ
る。
ジスタの製造方法は、シリコン基板上のエミッタ領域の
中心部分の表面にイオン注入マスク膜を成形し、イオン
注入マスク膜をマスクとし、イオン注入及び拡散により
エミッタ拡散層を形成することを特徴とするものであ
る。
【０００５】
【作用】上記の方法によると、エミッタが中心部分に拡
散層のない構造になり、エミッタの中心部分のコレクタ
に捕まらない無効電流が減少し、ＨFEを高くすることが
できる。
散層のない構造になり、エミッタの中心部分のコレクタ
に捕まらない無効電流が減少し、ＨFEを高くすることが
できる。
【０００６】
【実施例】図１は本発明によるラテラルトランジスタの
一例の構造を示す説明図で、１，２，３，４，５，７は
図２の同一符号と同一または相当するものを示し、６は
ＬＯＣＯＳ法により形成した酸化膜である。
一例の構造を示す説明図で、１，２，３，４，５，７は
図２の同一符号と同一または相当するものを示し、６は
ＬＯＣＯＳ法により形成した酸化膜である。
【０００７】Ｐ型シリコン基板１上にＮ型埋め込み層２
と、Ｎ型エピタキシャル層７と、ベースコンタクト拡散
層５が形成された半導体基板表面に、ベースコンタクト
拡散層５をのぞいたベース領域及びエミッタ領域の中心
部分の表面に周知のＬＯＣＯＳ法により酸化膜６を形成
し、この酸化膜６をマスクにエミッタとコレクタの領域
へＰ型不純物をイオン注入し、拡散させ、エミッタ拡散
層３とコレクタ拡散層４を形成する。上記の方法による
と、エミッタ領域のエミッタとしての効率の低い中心部
分に拡散層ができなく、エミッタが効率の良い構造とな
り、ＨFEが改善される。例えば、通常１４μｍφのエミ
ッタではＨFEが３０程度であるものが、中心部分に６μ
ｍφの酸化膜６を形成することでＨFEが１００程度に改
善される。
と、Ｎ型エピタキシャル層７と、ベースコンタクト拡散
層５が形成された半導体基板表面に、ベースコンタクト
拡散層５をのぞいたベース領域及びエミッタ領域の中心
部分の表面に周知のＬＯＣＯＳ法により酸化膜６を形成
し、この酸化膜６をマスクにエミッタとコレクタの領域
へＰ型不純物をイオン注入し、拡散させ、エミッタ拡散
層３とコレクタ拡散層４を形成する。上記の方法による
と、エミッタ領域のエミッタとしての効率の低い中心部
分に拡散層ができなく、エミッタが効率の良い構造とな
り、ＨFEが改善される。例えば、通常１４μｍφのエミ
ッタではＨFEが３０程度であるものが、中心部分に６μ
ｍφの酸化膜６を形成することでＨFEが１００程度に改
善される。
【０００８】
【発明の効果】以上説明したとおり、本発明によれば、
耐圧を保ってＨFEを高めることができるという効果があ
る。
耐圧を保ってＨFEを高めることができるという効果があ
る。
【図１】本発明の方法によるラテラルトランジスタの一
例の構造を示す説明図である。
例の構造を示す説明図である。
【図２】従来のラテラルトランジスタの一例の構造を示
す説明図である。
す説明図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋め込み層 ３ エミッタ拡散層 ４ コレクタ拡散層 ５ ベースコンタクト層 ６ 酸化膜 ７ Ｎ型エピタキシャル層
Claims (1)
- 【請求項１】 シリコン基板上に一方の領域が他方の領
域を取り囲む２つの拡散層を形成し、内側の拡散層をエ
ミッタ、外側の拡散層をコレクタとするラテラルトラン
ジスタのエミッタ拡散層の形成工程において、エミッタ
領域の中心部分の表面にイオン注入マスク膜を形成し、
該イオン注入マスク膜をマスクとしイオン注入及び拡散
を行ないエミッタ拡散層を形成することを特徴とするラ
テラルトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038402A JPH05218057A (ja) | 1992-01-30 | 1992-01-30 | ラテラルトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038402A JPH05218057A (ja) | 1992-01-30 | 1992-01-30 | ラテラルトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218057A true JPH05218057A (ja) | 1993-08-27 |
Family
ID=12524304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038402A Pending JPH05218057A (ja) | 1992-01-30 | 1992-01-30 | ラテラルトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218057A (ja) |
-
1992
- 1992-01-30 JP JP4038402A patent/JPH05218057A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0093304A1 (en) | Semiconductor IC and method of making the same | |
| US5262345A (en) | Complimentary bipolar/CMOS fabrication method | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JP3241000B2 (ja) | 半導体装置 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS61182253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05251648A (ja) | 半導体集積回路とその製造方法 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPH04364736A (ja) | 半導体集積回路装置 | |
| JPH04112539A (ja) | 半導体装置の製造方法 | |
| JPH06196638A (ja) | 半導体装置 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPS63173357A (ja) | 半導体装置の製造方法 | |
| JPS62272567A (ja) | 半導体装置の製造方法 | |
| JPS5892264A (ja) | 半導体集積回路装置の製造方法 | |
| KR19980030447A (ko) | 바이폴라 트랜지스터 및 그의 제조방법 |