JPH05218084A - ポリシリコン薄膜トランジスタの製造方法 - Google Patents
ポリシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH05218084A JPH05218084A JP1684792A JP1684792A JPH05218084A JP H05218084 A JPH05218084 A JP H05218084A JP 1684792 A JP1684792 A JP 1684792A JP 1684792 A JP1684792 A JP 1684792A JP H05218084 A JPH05218084 A JP H05218084A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- forming
- poly
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】ポリシリコン薄膜にソース／ドレイン領域を形
成する際に工程が複雑で時間のかかるホトレジスト工程
及びイオン注入工程を経ないｐｏｌｙ−Ｓｉ薄膜トラン
ジスタ（ＴＦＴ）の製造方法を提供する。 【構成】絶縁基板１１上に形成されるポリシリコン薄膜
トランジスタの製造方法であって、前記絶縁基板１１上
にゲート電極１２、ゲート絶縁膜１３を順次形成する工
程、前記ゲート絶縁膜１３上にポリシリコン膜１４を形
成した後、該ポリシリコン膜のソース領域形成部とドレ
イン領域形成部上に、所定の不純物を含有した二酸化シ
リコン膜１５を形成する工程、前記二酸化シリコン膜１
５をマスクとして前記ポリシリコン膜のチャネル領域１
４ｃに酸素プラズマを照射する工程、熱処理することに
よって前記二酸化シリコン膜の不純物を拡散させて前記
ポリシリコン膜にソース領域１４ａ及びドレイン領域１
４ｂを形成する工程、を含む。
成する際に工程が複雑で時間のかかるホトレジスト工程
及びイオン注入工程を経ないｐｏｌｙ−Ｓｉ薄膜トラン
ジスタ（ＴＦＴ）の製造方法を提供する。 【構成】絶縁基板１１上に形成されるポリシリコン薄膜
トランジスタの製造方法であって、前記絶縁基板１１上
にゲート電極１２、ゲート絶縁膜１３を順次形成する工
程、前記ゲート絶縁膜１３上にポリシリコン膜１４を形
成した後、該ポリシリコン膜のソース領域形成部とドレ
イン領域形成部上に、所定の不純物を含有した二酸化シ
リコン膜１５を形成する工程、前記二酸化シリコン膜１
５をマスクとして前記ポリシリコン膜のチャネル領域１
４ｃに酸素プラズマを照射する工程、熱処理することに
よって前記二酸化シリコン膜の不純物を拡散させて前記
ポリシリコン膜にソース領域１４ａ及びドレイン領域１
４ｂを形成する工程、を含む。
Description
【０００１】
【産業上の利用分野】本発明は絶縁基板上に形成される
ポリシリコン（ｐｏｌｙ−Ｓｉ）薄膜トランジスタの製
造方法に関するものである。
ポリシリコン（ｐｏｌｙ−Ｓｉ）薄膜トランジスタの製
造方法に関するものである。
【０００２】
【従来の技術】従来、絶縁基板上に例えばボトムゲート
（Bottom Gate）型のポリシリコン（ｐｏｌｙ−Ｓｉ）
薄膜トランジスタ（ＴＦＴ）を製造する方法は、まず図
３（ａ）に示すように、絶縁基板１上にｐｏｌｙ−Ｓｉ
等からなるゲート電極２を形成した後、全面にＳｉＯ2
等からなるゲート絶縁膜３及びポリシリコン（ｐｏｌｙ
−Ｓｉ）膜４を順次形成し、次に図３（ｂ）に示すよう
に、ｐｏｌｙ−Ｓｉ膜４のチャネル部のみを覆うレジス
トパターン５を形成し、レジストパターン５をマスクと
してＢＦ2 +をｐｏｌｙ−Ｓｉ膜４中にイオン注入（Ｉ
Ｉ）して図３（ｃ）に示すようにソース領域４ａ、ドレ
イン領域４ｂを形成する。４ｃはチャネル領域である。
（Bottom Gate）型のポリシリコン（ｐｏｌｙ−Ｓｉ）
薄膜トランジスタ（ＴＦＴ）を製造する方法は、まず図
３（ａ）に示すように、絶縁基板１上にｐｏｌｙ−Ｓｉ
等からなるゲート電極２を形成した後、全面にＳｉＯ2
等からなるゲート絶縁膜３及びポリシリコン（ｐｏｌｙ
−Ｓｉ）膜４を順次形成し、次に図３（ｂ）に示すよう
に、ｐｏｌｙ−Ｓｉ膜４のチャネル部のみを覆うレジス
トパターン５を形成し、レジストパターン５をマスクと
してＢＦ2 +をｐｏｌｙ−Ｓｉ膜４中にイオン注入（Ｉ
Ｉ）して図３（ｃ）に示すようにソース領域４ａ、ドレ
イン領域４ｂを形成する。４ｃはチャネル領域である。
【０００３】次に図４（ａ）に示すように、アクティブ
ポリシリコン、すなわちｐｏｌｙ−Ｓｉ膜４のチャネル
領域４ｃへのＯ2プラズマ照射（Ｏ2プラズマ処理）を行
う。なお、Ｏ2プラズマ照射はｐｏｌｙ−Ｓｉ膜４の特
にチャネル部表面を粗くして後に行われるＴＦＴ水素化
をより改善するためになされる。その後、図４（ｂ）に
示すように、ｐｏｌｙ−Ｓｉ膜４上に層間絶縁膜７、Ａ
ｌ電極８そしてプラズマシリコン窒化膜（Ｐ−ＳｉＮ）
９を順次形成してＴＦＴの水素化を完了させてｐｏｌｙ
−ＳｉＴＦＴを完成させていた。
ポリシリコン、すなわちｐｏｌｙ−Ｓｉ膜４のチャネル
領域４ｃへのＯ2プラズマ照射（Ｏ2プラズマ処理）を行
う。なお、Ｏ2プラズマ照射はｐｏｌｙ−Ｓｉ膜４の特
にチャネル部表面を粗くして後に行われるＴＦＴ水素化
をより改善するためになされる。その後、図４（ｂ）に
示すように、ｐｏｌｙ−Ｓｉ膜４上に層間絶縁膜７、Ａ
ｌ電極８そしてプラズマシリコン窒化膜（Ｐ−ＳｉＮ）
９を順次形成してＴＦＴの水素化を完了させてｐｏｌｙ
−ＳｉＴＦＴを完成させていた。
【０００４】
【発明が解決しようとする課題】上記従来のｐｏｌｙ−
ＳｉＴＦＴの製造方法では図３（ｂ）、図３（ｃ）で示
したように、ｐｏｌｙ−Ｓｉ膜４のソース（Ｓ）／ドレ
イン（Ｄ）の各領域４ａと４ｂは、ｐｏｌｙ−Ｓｉ膜４
上にレジストパターン５を形成した後にレジストパター
ン５をマスクとしてＢＦ2 +をイオン注入することによっ
て形成される。すなわち、Ｓ／Ｄ領域形成が、工程が複
雑で時間のかかるＰＲ（ホトレジスト）工程を経てなさ
れる。しかもこの従来法ではＯ2プラズマ処理が有効な
チャネル領域のみならずソース／ドレイン領域にもなさ
れてしまう。
ＳｉＴＦＴの製造方法では図３（ｂ）、図３（ｃ）で示
したように、ｐｏｌｙ−Ｓｉ膜４のソース（Ｓ）／ドレ
イン（Ｄ）の各領域４ａと４ｂは、ｐｏｌｙ−Ｓｉ膜４
上にレジストパターン５を形成した後にレジストパター
ン５をマスクとしてＢＦ2 +をイオン注入することによっ
て形成される。すなわち、Ｓ／Ｄ領域形成が、工程が複
雑で時間のかかるＰＲ（ホトレジスト）工程を経てなさ
れる。しかもこの従来法ではＯ2プラズマ処理が有効な
チャネル領域のみならずソース／ドレイン領域にもなさ
れてしまう。
【０００５】そこで、本発明は、ｐｏｌｙ−Ｓｉ薄膜に
ソース／ドレイン領域を形成する際に、工程が複雑で時
間のかかるホトレジスト工程及びイオン注入工程を経な
いｐｏｌｙ−Ｓｉ薄膜トランジスタ（ＴＦＴ）の製造方
法を提供することを目的とする。
ソース／ドレイン領域を形成する際に、工程が複雑で時
間のかかるホトレジスト工程及びイオン注入工程を経な
いｐｏｌｙ−Ｓｉ薄膜トランジスタ（ＴＦＴ）の製造方
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題は本発明によれ
ば絶縁基板上に形成されるポリシリコン薄膜トランジス
タの製造方法であって、前記絶縁基板上にゲート電極、
ゲート絶縁膜を順次形成する工程、前記ゲート絶縁膜上
にポリシリコン膜を形成した後、該ポリシリコン膜のソ
ース領域形成部とドレイン領域形成部上に、所定の不純
物を含有した二酸化シリコン膜を形成する工程、前記二
酸化シリコン膜をマスクとして前記ポリシリコン膜のチ
ャネル領域に酸素プラズマを照射する工程、熱処理する
ことによって前記二酸化シリコン膜の不純物を拡散させ
て前記ポリシリコン膜にソース領域及びドレイン領域を
形成する工程、を含むことを特徴とするポリシリコン薄
膜トランジスタの製造方法によって解決される。
ば絶縁基板上に形成されるポリシリコン薄膜トランジス
タの製造方法であって、前記絶縁基板上にゲート電極、
ゲート絶縁膜を順次形成する工程、前記ゲート絶縁膜上
にポリシリコン膜を形成した後、該ポリシリコン膜のソ
ース領域形成部とドレイン領域形成部上に、所定の不純
物を含有した二酸化シリコン膜を形成する工程、前記二
酸化シリコン膜をマスクとして前記ポリシリコン膜のチ
ャネル領域に酸素プラズマを照射する工程、熱処理する
ことによって前記二酸化シリコン膜の不純物を拡散させ
て前記ポリシリコン膜にソース領域及びドレイン領域を
形成する工程、を含むことを特徴とするポリシリコン薄
膜トランジスタの製造方法によって解決される。
【０００７】
【作用】本発明によれば、図１（ｂ）と図１（ｃ）工程
で示したように、不純物として例えばボロン（Ｂ）を含
有したＳｉＯ2であるＢＳＧを、ｐｏｌｙ−Ｓｉ膜１４
のソース領域形成部とドレイン領域形成部上にＢＳＧ膜
１５として形成しているため、その後の熱処理によって
不純物Ｂがｐｏｌｙ−Ｓｉへ拡散してｐｏｌｙ−Ｓｉ膜
１４へソース領域１４ａ及びドレイン領域１４ｂを形成
することができると共に、上記ＢＳＧ膜１５はＴＦＴの
ｔｕｒｎ−ｏｎ特性等の電気的特性を向上させることが
できるチャネル部への酸素プラズマ照射のマスクとして
有効に作用する。
で示したように、不純物として例えばボロン（Ｂ）を含
有したＳｉＯ2であるＢＳＧを、ｐｏｌｙ−Ｓｉ膜１４
のソース領域形成部とドレイン領域形成部上にＢＳＧ膜
１５として形成しているため、その後の熱処理によって
不純物Ｂがｐｏｌｙ−Ｓｉへ拡散してｐｏｌｙ−Ｓｉ膜
１４へソース領域１４ａ及びドレイン領域１４ｂを形成
することができると共に、上記ＢＳＧ膜１５はＴＦＴの
ｔｕｒｎ−ｏｎ特性等の電気的特性を向上させることが
できるチャネル部への酸素プラズマ照射のマスクとして
有効に作用する。
【０００８】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。
る。
【０００９】図１は本発明に係るｐｏｌｙ−ＳｉＦＥＴ
製造の一実施例を示す工程断面図である。本発明に係る
ｐｏｌｙ−ＳｉＦＥＴの製造工程は、まず図１（ａ）に
示すように、石英基板等の絶縁基板１１上にＣＶＤ法に
よりｐｏｌｙ−Ｓｉを堆積させパターニングした後、Ｂ
Ｆ2 +イオンを、ドーズ量１×１０15／ｃｍ2、注入エネ
ルギー２０ＫｅＶで注入してＰ+ｐｏｌｙ−Ｓｉからな
るゲート電極１２を形成する。更に全面にＳｉＯ2から
なるゲート絶縁膜１３を、ＬＰＴＥＯＳ（テトラエトキ
シシラン）を７２０℃の温度で熱分解し、更に８００〜
８５０℃の温度で熱酸化することにより３０〜５０ｎｍ
の厚さに形成し、次に全面にＣＶＤ法によりアモルファ
スシリコン（ａ−Ｓｉ）を１０〜３０ｎｍ堆積し、１０
時間６００℃の低温アニールによってａ−Ｓｉをｐｏｌ
ｙ化してポリシリコン（ｐｏｌｙ−Ｓｉ）膜１４を形成
する。このｐｏｌｙ−Ｓｉ膜１４は所定のアクティブパ
ターンとしてホトリソグラフィー工程によりパターン化
される。
製造の一実施例を示す工程断面図である。本発明に係る
ｐｏｌｙ−ＳｉＦＥＴの製造工程は、まず図１（ａ）に
示すように、石英基板等の絶縁基板１１上にＣＶＤ法に
よりｐｏｌｙ−Ｓｉを堆積させパターニングした後、Ｂ
Ｆ2 +イオンを、ドーズ量１×１０15／ｃｍ2、注入エネ
ルギー２０ＫｅＶで注入してＰ+ｐｏｌｙ−Ｓｉからな
るゲート電極１２を形成する。更に全面にＳｉＯ2から
なるゲート絶縁膜１３を、ＬＰＴＥＯＳ（テトラエトキ
シシラン）を７２０℃の温度で熱分解し、更に８００〜
８５０℃の温度で熱酸化することにより３０〜５０ｎｍ
の厚さに形成し、次に全面にＣＶＤ法によりアモルファ
スシリコン（ａ−Ｓｉ）を１０〜３０ｎｍ堆積し、１０
時間６００℃の低温アニールによってａ−Ｓｉをｐｏｌ
ｙ化してポリシリコン（ｐｏｌｙ−Ｓｉ）膜１４を形成
する。このｐｏｌｙ−Ｓｉ膜１４は所定のアクティブパ
ターンとしてホトリソグラフィー工程によりパターン化
される。
【００１０】次に図１（ｂ）に示すように、ｐｏｌｙ−
Ｓｉ膜１４上に厚さ約１００ｎｍのホウ珪酸ガラス（Ｂ
ＳＧ）膜１５をＣＶＤ法により形成した後、チャネル部
上のみをホトレジストパターンを用いてＲＩＥ（反応性
イオンエッチング）により除去して開孔２０を形成す
る。
Ｓｉ膜１４上に厚さ約１００ｎｍのホウ珪酸ガラス（Ｂ
ＳＧ）膜１５をＣＶＤ法により形成した後、チャネル部
上のみをホトレジストパターンを用いてＲＩＥ（反応性
イオンエッチング）により除去して開孔２０を形成す
る。
【００１１】次に図１（ｃ）に示すように、ｐｏｌｙ−
Ｓｉ膜１４のチャネル部（開孔２０により露出してい
る）に酸素（Ｏ2）プラズマを４００Ｗで４０分間照射
（Ｏ2プラズマ処理）して表面を粗くして後に行われる
水素化を容易にさせるようにした。続いて、高温アニー
ルによる熱処理によってＢＳＧ中のボロン（Ｂ）を、ｐ
ｏｌｙ−Ｓｉ膜１４内に拡散させることによって自動的
にソース領域１４ａ、ドレイン領域１４ｂを形成した。
なお、１４ｃはチャネル領域となる。
Ｓｉ膜１４のチャネル部（開孔２０により露出してい
る）に酸素（Ｏ2）プラズマを４００Ｗで４０分間照射
（Ｏ2プラズマ処理）して表面を粗くして後に行われる
水素化を容易にさせるようにした。続いて、高温アニー
ルによる熱処理によってＢＳＧ中のボロン（Ｂ）を、ｐ
ｏｌｙ−Ｓｉ膜１４内に拡散させることによって自動的
にソース領域１４ａ、ドレイン領域１４ｂを形成した。
なお、１４ｃはチャネル領域となる。
【００１２】次に図２（ａ）に示すように全面にＳｉＯ
2等からなる層間絶縁膜１７をＣＶＤ法により形成し、
電極取り出しのためのコンタクトホール２０を開孔し、
図２（ｂ）に示すように、全面にＡｌをスパッタ蒸着し
パターニングすることによりＡｌ電極１８を形成する。
その後全面に例えばＳｉＨ4とＮＨ3の混合ガスを反応ガ
スとして用いたプラズマＣＶＤ法によりパッシベーショ
ン膜としてのプラズマシリコン窒化膜（Ｐ−ＳｉＮ）１
９を約３００ｎｍの厚さに形成し、続いてシンター（ア
ニール）を行ってｐｏｌｙ−ＳｉＴＦＴの水素化を行い
ｐｏｌｙ−ＳｉＴＦＴが製造される。
2等からなる層間絶縁膜１７をＣＶＤ法により形成し、
電極取り出しのためのコンタクトホール２０を開孔し、
図２（ｂ）に示すように、全面にＡｌをスパッタ蒸着し
パターニングすることによりＡｌ電極１８を形成する。
その後全面に例えばＳｉＨ4とＮＨ3の混合ガスを反応ガ
スとして用いたプラズマＣＶＤ法によりパッシベーショ
ン膜としてのプラズマシリコン窒化膜（Ｐ−ＳｉＮ）１
９を約３００ｎｍの厚さに形成し、続いてシンター（ア
ニール）を行ってｐｏｌｙ−ＳｉＴＦＴの水素化を行い
ｐｏｌｙ−ＳｉＴＦＴが製造される。
【００１３】本実施例では不純物としてボロン（Ｂ）を
導入するためにＢを含有するＢＳＧをソース・ドレイン
領域上に設けたが特にそれに限定することなくソース・
ドレインの各領域に導入するべき不純物を含有（ドー
プ）したＳｉＯ2膜であれば用いることができる。
導入するためにＢを含有するＢＳＧをソース・ドレイン
領域上に設けたが特にそれに限定することなくソース・
ドレインの各領域に導入するべき不純物を含有（ドー
プ）したＳｉＯ2膜であれば用いることができる。
【００１４】
【発明の効果】以上説明した様に、本発明によれば、ホ
トレジスト工程及びイオン注入工程を経ないで拡散によ
るソース／ドレインの各領域をｐｏｌｙ−Ｓｉ薄膜トラ
ンジスタで形成することができ、しかもチャネル領域に
のみ有効にＯ2プラズマ処理をすることができる。
トレジスト工程及びイオン注入工程を経ないで拡散によ
るソース／ドレインの各領域をｐｏｌｙ−Ｓｉ薄膜トラ
ンジスタで形成することができ、しかもチャネル領域に
のみ有効にＯ2プラズマ処理をすることができる。
【図１】本発明に係るｐｏｌｙ−ＳｉＦＥＴ製造の一実
施例を示す前半工程断面図である。
施例を示す前半工程断面図である。
【図２】本発明に係るｐｏｌｙ−ＳｉＦＥＴ製造の一実
施例を示す後半工程断面図である。
施例を示す後半工程断面図である。
【図３】従来例を説明するための前半工程断面図であ
る。
る。
【図４】従来例を説明するための後半工程断面図であ
る。
る。
１，１１ 絶縁基板 ２，１２ ゲート電極 ３，１３ ゲート絶縁膜 ４，１４ ポリシリコン（ｐｏｌｙ−Ｓｉ）膜 ４ａ，１４ａ ソース領域 ４ｂ，１４ｂ ドレイン領域 ４ｃ，１４ｃ チャネル領域 ５ レジストパターン ７，１７ 層間絶縁膜 ８，１８ Ａｌ電極 ９，１９ プラズマシリコン窒化膜 １５ ＢＳＧ膜 ２０ 開孔
Claims (1)
- 【請求項１】 絶縁基板上に形成されるポリシリコン薄
膜トランジスタの製造方法であって、 前記絶縁基板上にゲート電極、ゲート絶縁膜を順次形成
する工程、 前記ゲート絶縁膜上にポリシリコン膜を形成した後、該
ポリシリコン膜のソース領域形成部とドレイン領域形成
部上に、所定の不純物を含有した二酸化シリコン膜を形
成する工程、 前記二酸化シリコン膜をマスクとして前記ポリシリコン
膜のチャネル領域に酸素プラズマを照射する工程、 熱処理することによって前記二酸化シリコン膜の不純物
を拡散させて前記ポリシリコン膜にソース領域及びドレ
イン領域を形成する工程、 を含むことを特徴とするポリシリコン薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1684792A JPH05218084A (ja) | 1992-01-31 | 1992-01-31 | ポリシリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1684792A JPH05218084A (ja) | 1992-01-31 | 1992-01-31 | ポリシリコン薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218084A true JPH05218084A (ja) | 1993-08-27 |
Family
ID=11927606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1684792A Pending JPH05218084A (ja) | 1992-01-31 | 1992-01-31 | ポリシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196503A (ja) * | 1992-09-29 | 1994-07-15 | Hyundai Electron Ind Co Ltd | 薄膜トランジスタの製造方法 |
-
1992
- 1992-01-31 JP JP1684792A patent/JPH05218084A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196503A (ja) * | 1992-09-29 | 1994-07-15 | Hyundai Electron Ind Co Ltd | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727877B2 (ja) | イオン注入法 | |
| JP2868359B2 (ja) | 半導体装置の製造方法 | |
| JPH05218084A (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH07169712A (ja) | 半導体素子の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH01110762A (ja) | 半導体装置の製造方法 | |
| JPH022633A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3056106B2 (ja) | 半導体装置の製造方法 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0644559B2 (ja) | 半導体集積回路の製造方法 | |
| KR100289394B1 (ko) | 반도체소자에서의에피택셜코발트살리사이드제조방법 | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPH05218423A (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPH043924A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH1065156A (ja) | 半導体装置の製造方法 | |
| JPH05343418A (ja) | 半導体装置の製造方法 | |
| JPH05291287A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 |