JPH06196503A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH06196503A
JPH06196503A JP5242996A JP24299693A JPH06196503A JP H06196503 A JPH06196503 A JP H06196503A JP 5242996 A JP5242996 A JP 5242996A JP 24299693 A JP24299693 A JP 24299693A JP H06196503 A JPH06196503 A JP H06196503A
Authority
JP
Japan
Prior art keywords
polysilicon layer
channel polysilicon
insulating film
channel
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5242996A
Other languages
English (en)
Other versions
JP2524085B2 (ja
Inventor
Hyoung Chan Ha
炯讃 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06196503A publication Critical patent/JPH06196503A/ja
Application granted granted Critical
Publication of JP2524085B2 publication Critical patent/JP2524085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 特にオフの際、漏洩電流を低減し、TFT 作動
時駆動電流を増加させ、ポリシンコンTFT の特性を向上
させる。 【構成】 TFT のチャンネルポリシリコン層４を酸素プ
ラズマ５に晒すことにより、酸素プラズマ中の酸素は、
チャンネルポリシリコン層４を浸透し、ゲート絶縁膜３
とチャンネルポリシリコン層４との境界面などにおいて
不安定に結合されたシリコン原子等と結合する。この作
用により、ダングリング・ボンドが生じた領域が低減さ
れ、この結果、チャンネルポリシリコン層４の導電率が
向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高集積スタティックラム
（SRAM）及び液晶表示器（liquid crystal display ）
に用いられる薄膜トランジスタ（thin film transisto
r: 以下 TFTという）の製造方法に関し、特に酸素プラ
ズマを利用し、TFT のチャンネルポリシリコン層の一定
の肉厚を酸化させることにより、チャンネルポリシリコ
ン層とTFT ゲート絶縁膜との境界面、及びチャンネルポ
リシリコン層自らの欠陥を低減させるTFT の製造方法に
関するものである。
【０００２】
【従来の技術】ゲート電極がチャンネルポリシリコン層
の上部に備えられるTFT の製造方法としては、チャンネ
ルポリシリコン層を堆積させた後、酸化処理をせずに、
その上部にゲート絶縁膜を形成する方法が、一般的に採
用されている。
【０００３】
【発明が解決しようとする課題】しかし、この場合、チ
ャンネルポリシリコン層とゲート絶縁膜との境界面及び
チャンネルポリシリコン層内に、次のような欠陥が発生
する。すなわち、シリコン原子等の間の結合状態が不安
定になったダングリングボンド（Dangling bond）が発
生する。これにより、チャンネルポリシリコン層の導電
率が低下することとなり、TFT の特性が劣化してしま
う。
【０００４】したがって、本発明はこのような問題を解
決すべくなされたものであり、その目的は、チャンネル
ポリシリコン層とゲート絶縁膜の境界面及びチャンネル
ポリシリコン層自らの欠陥を低減させることにより、TF
T の特性を向上させるTFT の製造方法を提供することに
ある。
【０００５】
【課題を解決するための手段】本発明にかかる一方のTF
T の製造方法は、下部絶縁膜の上部にゲート電極を形成
する工程と、ゲート絶縁膜を形成する工程と、チャンネ
ルポリシリコン層を形成する工程と、このチャンネルポ
リシリコン層を酸素プラズマに晒し、チャンネルポリシ
リコン層とゲート絶縁膜との境界面及びこのチャンネル
ポリシリコン層内における欠陥を低減させる工程と、不
純物をチャンネルポリシリコン層の予定された部分に注
入し、ソースとドレインを形成する工程とを含むもので
ある。
【０００６】また、本発明にかかる他方のTFT の製造方
法は、下部絶縁膜の上部にチャンネルポリシリコン層を
形成する工程と、このチャンネルポリシリコン層を酸素
プラズマに晒し、チャンネルポリシリコン層とゲート絶
縁膜との境界面及びチャンネルポリシリコン層内におけ
る欠陥を低減させる工程と、チャンネルポリシリコン層
の上部にゲート絶縁膜を形成し、その上部にゲート電極
を形成する工程と、チャンネルポリシリコンとは異るタ
イプの不純物をこのチャンネルポリシリコン層に注入
し、ソースとドレインを形成する工程とを含むものであ
る。
【０００７】なお、いずれの方法においても、チャンネ
ルポリシリコン層は、ポリシリコンの代りに非晶質シリ
コンや他のシリコン系を用いてもよい。また、チャンネ
ルポリシリコン層を酸素プラズマに晒すことにより、チ
ャンネルポリシリコン層の一部分を酸化させることが望
ましい。さらに、酸素プラズマの代りに、N 2 O プラズ
マを用いてもよい。
【０００８】これらの製造方法により、TET オフの際、
瀰洩電流を低減し、ＴＦＴの作動の時、駆動電流が増加
される。
【０００９】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明する。
【００１０】図１及び図２は、第１の実施例にかかるボ
トム（bottom) ゲート構造のTFT 製造工程を示した断面
図である。以下、工程順に説明する。
【００１１】まず、図１に示すように、下部絶縁膜１上
部にポリシリコンより成るゲート電極２を形成し、その
上部にゲート絶縁膜３を形成する。
【００１２】次いで、その上部にチャンネルポリシリコ
ン層４を形成し、チャンネルポリシリコン層４を酵素プ
ラズマ５に一定時間晒す。これにより、チャンネルポリ
シリコン層４が一部分酸化され、薄い酸化膜（図示しな
い）が形成される。このように、チャンネルポリシリコ
ン層４を酸素プラズマ５に晒すことで、この酸素プラズ
マ中の酸素は、チャンネルポリシリコン層４を浸透し、
ゲート絶縁膜３とチャンネルポリシリコン層４との境界
面及びチャンネルポリシリコン層４内において不安定に
結合されたシリコン原子等と結合する。このため、前述
したダングリング・ボンドが生じた領域が減少すること
となり、この結果、チャンネルポリシリコン層４の導電
率が向上するものである。なお、この際、酸素プラズマ
の代りにN 2 O プラズマ等の酸素原子を含むプラズマを
用いることもできる。
【００１３】次に、図２に示すように、図１の工程後、
公知の技術でチャンネルポリシリコン層４の上部に感光
膜パターン９を形成する。次に、チャンネルポリシリコ
ンと異るタイプの不純物をチャンネルポリシリコン層４
に注入し、ソース６とドレイン７を形成する。なお、こ
の際、チャンネルポリシリコン層４はポリシリコンの代
りに非晶質シリコンや他のシリコン系を用いてTFT のチ
ャンネルを形成することもできる。
【００１４】図３及び図４は、第２の実施例にかかるト
ップ（top)ゲート構造のTFT を製造する工程を示した断
面図である。以下工程順に説明する。
【００１５】まず、図３に示すように、下部絶縁膜１１
の上部にチャンネルポリシリコン層１２を形成した後、
このチャンネルポリシリコン層１２を酸素プラズマ１
３、又はN 2 O プラズマ等酸素原子を含むプラズマに一
定時間晒す。これにより、チャンネルポリシリコン層１
２が一部分酸化され、薄い酸化膜（図示しない）が形成
される。このため、チャンネルポリシリコン層１２とこ
の後に形成するゲート絶縁膜１４との境界面となるべき
位置では、チャンネルポリシリコン層１２内の欠陥が低
減される。なお、この欠陥が低減される作用について
は、前述した第１の実施例と同様である。
【００１６】次に、図４に示すように、チャンネルポリ
シリコン層１２の上部にゲート絶縁膜１４を形成する。
次に、その上部にゲート電極１５を形成し、この後、チ
ャンネルポリシリコンと異なるタイプの不純物をチャン
ネルポリシリコン層１２に注入し、ソース１６とドレイ
ン１７を形成する。
【００１７】ここで、本発明の実施例によりTFT のチャ
ンネルポリシリコン層をプラズマに晒した場合と、従来
の方法によりTFT のチャンネルポリシリコン層をプラズ
マに晒さない場合とについて、それぞれ、電圧に対する
電流比を比較した。
【００１８】この結果を図５に示す。図５において、
「Ａ」は、本発明の実施例によりTFTのチャンネルポリ
シリコン層をプラズマに晒した場合を示し、「Ｂ」は、
従来の方法によりTFT のチャンネルポリシリコン層をプ
ラズマに晒さない場合を示す。この結果、従来の製造方
法に比べ本発明の実施例によるものが、TFT のオフの
際、瀰洩電流がより低い値を示しており、かつ、TFT 作
動の時では、従来の製造方法に比べ本実施例によるもの
が、駆動電流がより高い値を示している。
【００１９】
【発明の効果】以上説明したように、本発明にかかる薄
膜トランジスタの製造方法によれば、酸素プラズマを利
用し、チャンネルポリシリコン層の一部を酸化させるこ
とにより、チャンネルポリシリコン層とTFT のゲート絶
縁膜の境界面及びチャンネルポリシリコン層内の欠陥を
低減でき、TFT チャンネルの特性を向上させることがで
きる。
【００２０】これにより、TFT のオフの際、瀰洩電流を
低減し、かつ、TFT 作動時の駆動電流を増加させること
ができるため、チャンネルにポリシリコン層を用いたTF
T の特性を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施例にかかるものであり、下部絶縁膜
上にゲート電極、ゲート絶縁膜及びチャンネルポリシリ
コン層を順に形成した状態を示す断面図である。
【図２】チャンネルポリシリコン層の上部に感光膜パタ
ーンを形成した後、不純物を注入し、ソース、ドレイン
を形成した状態を示す断面図である。
【図３】第２の実施例にかかるものであり、下部絶縁膜
の上部にチャンネルポリシリコン層を形成した後、酸素
プラズマ等に晒す状態を示す断面図である。
【図４】チャンネルポリシリコン層の上部にゲート絶縁
膜及びゲート電極を順に形成した後、不純物を注入して
ソースとドレインを形成した状態を示す断面図である。
【図５】従来の方法と本発明の方法で製造されたTFT の
電圧対電流変化を示すグラフである。
【符号の説明】
１，１１…下部絶縁膜、２，１５…ゲート電極、３，１
４…ゲート絶縁膜、４，１２…チャンネルポリシリコン
層、５，１３…酸素プラズマ。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 21/324 Ｐ 8617−4Ｍ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 薄膜トランジスタの製造方法において、 下部絶縁膜の上部にゲート電極を形成する工程と、 ゲート絶縁膜を形成する工程と、 チャンネルポリシリコン層を形成する工程と、 前記チャンネルポリシリコン層を酸素プラズマに晒し、
    このチャンネルポリシリコン層と前記ゲート絶縁膜との
    境界面及びこのチャンネルポリシリコン層内における欠
    陥を低減させる工程と、 不純物を前記チャンネルポリシリコン層の予定された部
    分に注入し、ソースとドレインを形成する工程とを含む
    薄膜トランジスタの製造方法。
  2. 【請求項２】 前記チャンネルポリシリコン層は、ポリ
    シリコンの代りに非晶質シリコンや他のシリコン系を用
    いる請求項１記載の薄膜トランジスタの製造方法。
  3. 【請求項３】 前記チャンネルポリシリコン層を酸素プ
    ラズマに晒すことにより、前記チャンネルポリシリコン
    層の一部分を酸化させることを含む請求項１記載の薄膜
    トランジスタの製造方法。
  4. 【請求項４】 前記酸素プラズマの代りに、N 2 O プラ
    ズマを用いる請求項１記載の薄膜トランジスタの製造方
    法。
  5. 【請求項５】 薄膜トランジスタの製造方法において、 下部絶縁膜の上部にチャンネルポリシリコン層を形成す
    る工程と、 前記チャンネルポリシリコン層を酸素プラズマに晒すこ
    とにより、前記チャンネルポリシリコン層とゲート絶縁
    膜との境界面における前記チャンネルポリシリコン層内
    の欠陥を低減させる工程と、 前記チャンネルポリシリコン層の上部に前記ゲート絶縁
    膜を形成し、その上部にゲート電極を形成する工程と、 前記チャンネルポリシリコンとは異なるタイプの不純物
    をこのチャンネルポリシリコン層に注入し、ソースとド
    レインを形成する工程とを含む薄膜トランジスタの製造
    方法。
  6. 【請求項６】 前記チャンネルポリシリコン層は、ポリ
    シリコンの代りに非晶質シリコンや他のシリコン系を用
    いる請求項５記載の薄膜トランジスタの製造方法。
  7. 【請求項７】 前記チャンネルポリシリコン層を、酸素
    プラズマに晒し、このチャンネルポリシリコン層の一部
    分を酸化させることを含む請求項５記載の薄膜トランジ
    スタの製造方法。
  8. 【請求項８】 前記チャンネルポリシリコン層を酵素プ
    ラズマに一定時間晒す際に、このチャンネルポリシリコ
    ン層の一部分を酸化させる請求項５記載の薄膜トランジ
    スタ製造方法。
  9. 【請求項９】 前記酸素プラズマの代りに、N 2 O プラ
    ズマを用いる請求項５記載の薄膜トランジスタの製造方
    法。
JP5242996A 1992-09-29 1993-09-29 薄膜トランジスタの製造方法 Expired - Fee Related JP2524085B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-17794 1992-09-29
KR1019920017794A KR950005484B1 (ko) 1992-09-29 1992-09-29 플라즈마 산화 처리를 이용한 폴리실리콘 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
JPH06196503A true JPH06196503A (ja) 1994-07-15
JP2524085B2 JP2524085B2 (ja) 1996-08-14

Family

ID=19340290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5242996A Expired - Fee Related JP2524085B2 (ja) 1992-09-29 1993-09-29 薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US5554547A (ja)
JP (1) JP2524085B2 (ja)
KR (1) KR950005484B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476398B1 (ko) * 1997-12-30 2005-07-05 주식회사 하이닉스반도체 반도체소자의박막트랜지스터및그형성방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773328A (en) * 1995-02-28 1998-06-30 Sgs-Thomson Microelectronics, Inc. Method of making a fully-dielectric-isolated fet
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
US8058096B2 (en) * 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
TWI330407B (en) * 2007-08-13 2010-09-11 Au Optronics Corp Method of manufacturing thin film transistor and display device applied with the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5882568A (ja) * 1981-11-11 1983-05-18 Hitachi Ltd 多結晶シリコン薄膜トランジスタおよびその製造方法
JPS59108360A (ja) * 1982-12-14 1984-06-22 Mitsubishi Electric Corp 半導体装置
JPH047843A (ja) * 1990-04-25 1992-01-13 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH05218423A (ja) * 1992-01-31 1993-08-27 Sony Corp ポリシリコン薄膜トランジスタの製造方法
JPH05218084A (ja) * 1992-01-31 1993-08-27 Sony Corp ポリシリコン薄膜トランジスタの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331110A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置の製造方法
JPH01302769A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタの製造方法
GB2223353A (en) * 1988-09-30 1990-04-04 Philips Electronic Associated Thin-film transistor
JP2796175B2 (ja) * 1990-06-05 1998-09-10 松下電器産業株式会社 薄膜トランジスターの製造方法
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
EP0486047B1 (en) * 1990-11-16 1999-09-01 Seiko Epson Corporation Process for fabricating a thin film semiconductor device
US5250444A (en) * 1992-02-21 1993-10-05 North American Philips Corporation Rapid plasma hydrogenation process for polysilicon MOSFETs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5882568A (ja) * 1981-11-11 1983-05-18 Hitachi Ltd 多結晶シリコン薄膜トランジスタおよびその製造方法
JPS59108360A (ja) * 1982-12-14 1984-06-22 Mitsubishi Electric Corp 半導体装置
JPH047843A (ja) * 1990-04-25 1992-01-13 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH05218423A (ja) * 1992-01-31 1993-08-27 Sony Corp ポリシリコン薄膜トランジスタの製造方法
JPH05218084A (ja) * 1992-01-31 1993-08-27 Sony Corp ポリシリコン薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476398B1 (ko) * 1997-12-30 2005-07-05 주식회사 하이닉스반도체 반도체소자의박막트랜지스터및그형성방법

Also Published As

Publication number Publication date
KR940008116A (ko) 1994-04-28
JP2524085B2 (ja) 1996-08-14
KR950005484B1 (ko) 1995-05-24
US5554547A (en) 1996-09-10

Similar Documents

Publication Publication Date Title
US5789283A (en) LDD polysilicon thin film transistor and manufacturing method thereof
US5488005A (en) Process for manufacturing an offset gate structure thin film transistor
JPH0521706A (ja) 半導体装置及びその製造方法
US5818067A (en) Thin film transistor and method for fabricating thereof
JP2524085B2 (ja) 薄膜トランジスタの製造方法
US6747313B1 (en) Thin film transistor
JPH0534837B2 (ja)
JP3252290B2 (ja) 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置
JPH0778996A (ja) 表示素子基板用半導体装置の製造方法
JP2757962B2 (ja) 静電誘導半導体装置の製造方法
JPH025572A (ja) 半導体装置
JPH04206732A (ja) 薄膜トランジスタ
JPH065866A (ja) 半導体デバイス及びその製造方法
JPS6037778A (ja) Ｍｏｓ不輝発性メモリセル
JPH0697195A (ja) 半導体装置の製造方法
JP2768202B2 (ja) Ｍｏｓｆｅｔ及びその製造方法
JPH07142739A (ja) 多結晶シリコン薄膜トランジスターの製造方法
JPH05259457A (ja) 薄膜トランジスタ
JPH10256552A (ja) 半導体装置の製造方法
JPH08321619A (ja) 薄膜トランジスタの製造方法
JPH06267976A (ja) 半導体装置およびその製造方法
JPH05129600A (ja) 半導体装置
JPH04260375A (ja) 半導体装置の製造方法
JPS6211277A (ja) 半導体集積回路の製造方法
JP2002050632A (ja) Ｌｄｄを有する薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130531

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees