JPH05218105A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPH05218105A JPH05218105A JP4021090A JP2109092A JPH05218105A JP H05218105 A JPH05218105 A JP H05218105A JP 4021090 A JP4021090 A JP 4021090A JP 2109092 A JP2109092 A JP 2109092A JP H05218105 A JPH05218105 A JP H05218105A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- charge
- unit
- channel
- transfer channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/335—Channel regions of field-effect devices of charge-coupled devices
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 検出部の面積を縮小して電荷−電圧変換率を
高めることができる上、転送不良を無くすことができる
電荷転送素子を提供する。 【構成】 基板１０上に、信号電荷を転送チャネルＹ
Ｙ′に沿って転送する転送部１１と、転送部１１の最終
段Ｇ4に接続され、上記信号電荷を電圧信号に変換する
検出部１２を備える。 転送チャネルＹＹ′は、転送部
１１と検出部１２との間で略直角に屈曲している。
高めることができる上、転送不良を無くすことができる
電荷転送素子を提供する。 【構成】 基板１０上に、信号電荷を転送チャネルＹ
Ｙ′に沿って転送する転送部１１と、転送部１１の最終
段Ｇ4に接続され、上記信号電荷を電圧信号に変換する
検出部１２を備える。 転送チャネルＹＹ′は、転送部
１１と検出部１２との間で略直角に屈曲している。
Description
【０００１】
【産業上の利用分野】この発明は固体撮像装置、遅延線
等に用いられる電荷転送素子(ＣＴＤ)に関する。
等に用いられる電荷転送素子(ＣＴＤ)に関する。
【０００２】
【従来の技術】固体撮像素子等に用いられる電荷転送素
子(ＣＴＤ)としては、例えば、図３に示すようなものが
ある。この電荷転送素子は、転送部１０１と、検出部１
０２と、増幅部１０３とを基板１００上に備えている。
転送部１０１の各段の転送ゲートＧ1,…,Ｇ4は外部から
交互に印加される２相クロックφ1,φ2で駆動され、直
線状の転送チャネルＸＸ′に沿って信号電荷を転送して
検出部１０２へ送出する。なお、図中、斜線を付した箇
所は転送方向を決めるバリヤ領域を示している。転送部
１０１からの信号電荷は、ＤＣ電圧Ｖogが印加されてい
る出力ゲートＯＧの下を通って、検出部１０２を構成す
るフローティング・ダイオードＦＤに流入する。そし
て、この信号電荷量に応じたフローティング・ダイオー
ドＦＤの電位変化が増幅部１０３へ伝わる。増幅部１０
３は、電源ＯＤとグランドとの間に設けたＭＯＳトラン
ジスタＴr1,Ｔr2,Ｔr3,Ｔr4からなり、フローティング
・ダイオードＦＤからの電圧信号を増幅して、ＭＯＳト
ランジスタＴr2,Ｔr3の接続点に出力信号ＯＳを出力す
る。なお、上記フローティング・ダイオードＦＤは、素
子外部からリセットゲートＲＧに対してクロックφr(２
相クロックφ1,φ2に同期して印加される)が印加される
ことにより、周期的に所定のリセット電位ＲＤに回復す
る。
子(ＣＴＤ)としては、例えば、図３に示すようなものが
ある。この電荷転送素子は、転送部１０１と、検出部１
０２と、増幅部１０３とを基板１００上に備えている。
転送部１０１の各段の転送ゲートＧ1,…,Ｇ4は外部から
交互に印加される２相クロックφ1,φ2で駆動され、直
線状の転送チャネルＸＸ′に沿って信号電荷を転送して
検出部１０２へ送出する。なお、図中、斜線を付した箇
所は転送方向を決めるバリヤ領域を示している。転送部
１０１からの信号電荷は、ＤＣ電圧Ｖogが印加されてい
る出力ゲートＯＧの下を通って、検出部１０２を構成す
るフローティング・ダイオードＦＤに流入する。そし
て、この信号電荷量に応じたフローティング・ダイオー
ドＦＤの電位変化が増幅部１０３へ伝わる。増幅部１０
３は、電源ＯＤとグランドとの間に設けたＭＯＳトラン
ジスタＴr1,Ｔr2,Ｔr3,Ｔr4からなり、フローティング
・ダイオードＦＤからの電圧信号を増幅して、ＭＯＳト
ランジスタＴr2,Ｔr3の接続点に出力信号ＯＳを出力す
る。なお、上記フローティング・ダイオードＦＤは、素
子外部からリセットゲートＲＧに対してクロックφr(２
相クロックφ1,φ2に同期して印加される)が印加される
ことにより、周期的に所定のリセット電位ＲＤに回復す
る。
【０００３】知られているように、上記フローティング
・ダイオードＦＤの電荷−電圧変換率を高めるために
は、フローティング・ダイオードＦＤの面積を縮小して
静電容量を低減するのが望ましい。そこで、従来は、転
送部１０１と検出部１０２とをつなぐ出力ゲートＯＧの
下で転送チャネルＸＸ′の幅を狭く絞り込んで、これに
応じて、フローティング・ダイオードＦＤの面積を小さ
くしている。
・ダイオードＦＤの電荷−電圧変換率を高めるために
は、フローティング・ダイオードＦＤの面積を縮小して
静電容量を低減するのが望ましい。そこで、従来は、転
送部１０１と検出部１０２とをつなぐ出力ゲートＯＧの
下で転送チャネルＸＸ′の幅を狭く絞り込んで、これに
応じて、フローティング・ダイオードＦＤの面積を小さ
くしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の電界効果トランジスタでは、直線状の転送チャネル
ＸＸ′の幅を単に狭く絞り込んでいるだけであるため、
電荷転送時に、図２(a)に示すように、幅を絞り込んだ
箇所(出力ゲートＯＧの下)に、転送を妨げる向きに傾斜
したポテンシャルバリアが発生するという問題がある。
このポテンシャルバリアは転送不良を引き起こし、特
に、固体撮像装置に用いられる場合には低照度時の特性
に悪影響を及ぼす。
来の電界効果トランジスタでは、直線状の転送チャネル
ＸＸ′の幅を単に狭く絞り込んでいるだけであるため、
電荷転送時に、図２(a)に示すように、幅を絞り込んだ
箇所(出力ゲートＯＧの下)に、転送を妨げる向きに傾斜
したポテンシャルバリアが発生するという問題がある。
このポテンシャルバリアは転送不良を引き起こし、特
に、固体撮像装置に用いられる場合には低照度時の特性
に悪影響を及ぼす。
【０００５】そこで、この発明の目的は、検出部の面積
を縮小して電荷−電圧変換率を高めることができる上、
転送不良を無くすことができる電荷転送素子を提供する
ことにある。
を縮小して電荷−電圧変換率を高めることができる上、
転送不良を無くすことができる電荷転送素子を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板上に、信号電荷を転送チャネルに
沿って所定の方向に転送する転送部と、上記転送部の最
終段に接続され、上記信号電荷を電圧信号に変換する検
出部とを有する電荷転送素子において、上記転送チャネ
ルは、上記転送部と検出部との間で略直角に屈曲してい
ることを特徴としている。
に、この発明は、基板上に、信号電荷を転送チャネルに
沿って所定の方向に転送する転送部と、上記転送部の最
終段に接続され、上記信号電荷を電圧信号に変換する検
出部とを有する電荷転送素子において、上記転送チャネ
ルは、上記転送部と検出部との間で略直角に屈曲してい
ることを特徴としている。
【０００７】
【作用】転送チャネルが転送部と検出部との間で略垂直
に屈曲しているので、この箇所で転送チャネルの幅を狭
く絞り込んだ場合であっても、検出部側に過剰の信号電
荷が保持されることがない。転送チャネルの幅を狭く絞
り込んだことから予想されるポテンシャルの浮き上がり
は、むしろ転送を加速する向きに生ずる。したがって、
転送チャネルにポテンシャルバリアが生じなくなって、
転送不良が無くなる。しかも、上記転送チャネルの幅
は、転送チャネルが屈曲している箇所で転送部側におけ
る幅に依存せずに狭く設定できるようになる。したがっ
て、検出部の面積が従来に比して縮小され、さらに電荷
−電圧変換率が高まる。
に屈曲しているので、この箇所で転送チャネルの幅を狭
く絞り込んだ場合であっても、検出部側に過剰の信号電
荷が保持されることがない。転送チャネルの幅を狭く絞
り込んだことから予想されるポテンシャルの浮き上がり
は、むしろ転送を加速する向きに生ずる。したがって、
転送チャネルにポテンシャルバリアが生じなくなって、
転送不良が無くなる。しかも、上記転送チャネルの幅
は、転送チャネルが屈曲している箇所で転送部側におけ
る幅に依存せずに狭く設定できるようになる。したがっ
て、検出部の面積が従来に比して縮小され、さらに電荷
−電圧変換率が高まる。
【０００８】
【実施例】以下、この発明の電荷転送素子を図示の実施
例により詳細に説明する。
例により詳細に説明する。
【０００９】図１に示すように、この電荷転送素子は、
転送部１１と、検出部１２と、増幅部１３とを基板１０
上に備えている。転送部１１の各段の転送ゲートＧ1,
…,Ｇ4は外部から交互に印加される２相クロックφ1,φ
2で駆動され、転送チャネルＹＹ′に沿って信号電荷を
転送して検出部１２へ送出する。図示のように、上記転
送チャネルＹＹ′は、転送部１１と検出部１２との間、
この例では転送部１１の最終段Ｇ4で垂直に屈曲してい
る。また、転送チャネルＹＹ′の幅もこの箇所Ｇ4で狭
く絞り込まれている。なお、図中、斜線を付した箇所は
転送方向を決めるバリヤ領域を示している。
転送部１１と、検出部１２と、増幅部１３とを基板１０
上に備えている。転送部１１の各段の転送ゲートＧ1,
…,Ｇ4は外部から交互に印加される２相クロックφ1,φ
2で駆動され、転送チャネルＹＹ′に沿って信号電荷を
転送して検出部１２へ送出する。図示のように、上記転
送チャネルＹＹ′は、転送部１１と検出部１２との間、
この例では転送部１１の最終段Ｇ4で垂直に屈曲してい
る。また、転送チャネルＹＹ′の幅もこの箇所Ｇ4で狭
く絞り込まれている。なお、図中、斜線を付した箇所は
転送方向を決めるバリヤ領域を示している。
【００１０】転送部１１からの信号電荷は、ＤＣ電圧Ｖ
ogが印加されている出力ゲートＯＧの下を通って、検出
部１２を構成するフローティング・ダイオードＦＤに流
入する。そして、フローティング・ダイオードＦＤは、
この信号電荷量に応じた電圧を発生する。上記転送部１
１の最終段Ｇ4で転送チャネルＹＹ′の幅を狭く絞り込
んだことに応じて、フローティング・ダイオードＦＤを
小面積に構成できるので、電荷−電圧変換率を高く設定
することができる。なお、上記フローティング・ダイオ
ードＦＤは、素子外部からリセットゲートＲＧに対して
クロックφr(２相クロックφ1,φ2に同期して印加され
る)が印加されることにより、周期的に所定のリセット
電位ＲＤに回復する。
ogが印加されている出力ゲートＯＧの下を通って、検出
部１２を構成するフローティング・ダイオードＦＤに流
入する。そして、フローティング・ダイオードＦＤは、
この信号電荷量に応じた電圧を発生する。上記転送部１
１の最終段Ｇ4で転送チャネルＹＹ′の幅を狭く絞り込
んだことに応じて、フローティング・ダイオードＦＤを
小面積に構成できるので、電荷−電圧変換率を高く設定
することができる。なお、上記フローティング・ダイオ
ードＦＤは、素子外部からリセットゲートＲＧに対して
クロックφr(２相クロックφ1,φ2に同期して印加され
る)が印加されることにより、周期的に所定のリセット
電位ＲＤに回復する。
【００１１】上記フローティング・ダイオードＦＤの電
位変化は増幅部１３へ伝わる。増幅部１３は、電源ＯＤ
とグランドとの間に設けたＭＯＳトランジスタＴr1,Ｔr
2,Ｔr3,Ｔr4からなり、フローティング・ダイオードＦ
Ｄからの電圧信号を増幅して、ＭＯＳトランジスタＴ
r2,Ｔr3の接続点に出力信号ＯＳを出力する。
位変化は増幅部１３へ伝わる。増幅部１３は、電源ＯＤ
とグランドとの間に設けたＭＯＳトランジスタＴr1,Ｔr
2,Ｔr3,Ｔr4からなり、フローティング・ダイオードＦ
Ｄからの電圧信号を増幅して、ＭＯＳトランジスタＴ
r2,Ｔr3の接続点に出力信号ＯＳを出力する。
【００１２】上に述べたように、この電荷転送素子で
は、転送チャネルＹＹ′が転送部１１と検出部１２との
間で垂直に屈曲しているので、この箇所で転送チャネル
ＹＹ′の幅を狭く絞り込んだ場合であっても、図２(b)
に示すように、検出部１２側に過剰の信号電荷が保持さ
れることがない。したがって、転送チャネルＹＹ′にポ
テンシャルバリアが生じるのを防止でき、転送不良を無
くすることができる。むしろ、転送チャネルの幅を狭く
絞り込んだことから予想されるポテンシャルの変化(浮
き上がり)は、図示のように転送を加速する向きに生ず
る。また、転送チャネルＹＹ′が転送部１１と検出部１
２との間で屈曲されているので、転送チャネルＹＹ′の
検出部１２側の幅は、転送部最終段までの幅に依存せず
に設定できる。したがって、フローティング・ダイオー
ドＦＤの面積をさらに縮小でき、電荷−電圧変換率をさ
らに高めることができる。
は、転送チャネルＹＹ′が転送部１１と検出部１２との
間で垂直に屈曲しているので、この箇所で転送チャネル
ＹＹ′の幅を狭く絞り込んだ場合であっても、図２(b)
に示すように、検出部１２側に過剰の信号電荷が保持さ
れることがない。したがって、転送チャネルＹＹ′にポ
テンシャルバリアが生じるのを防止でき、転送不良を無
くすることができる。むしろ、転送チャネルの幅を狭く
絞り込んだことから予想されるポテンシャルの変化(浮
き上がり)は、図示のように転送を加速する向きに生ず
る。また、転送チャネルＹＹ′が転送部１１と検出部１
２との間で屈曲されているので、転送チャネルＹＹ′の
検出部１２側の幅は、転送部最終段までの幅に依存せず
に設定できる。したがって、フローティング・ダイオー
ドＦＤの面積をさらに縮小でき、電荷−電圧変換率をさ
らに高めることができる。
【００１３】なお、この実施例では、転送部１１の最終
段Ｇ4の下で転送チャネルＹＹ′を屈曲させたが、当然
ながら、出力ゲートＯＧの下で屈曲させても良い。
段Ｇ4の下で転送チャネルＹＹ′を屈曲させたが、当然
ながら、出力ゲートＯＧの下で屈曲させても良い。
【００１４】
【発明の効果】以上より明らかなように、この発明の電
荷転送素子は、転送部と検出部との間で転送チャネルを
略垂直に屈曲させているので、転送チャネルにポテンシ
ャルバリアが発生するのを防止でき、転送不良を無くす
ことができる。しかも、屈曲させた箇所で転送チャネル
の幅を狭く絞り込むことができ、したがって、検出部の
面積を縮小して電荷−電圧変換率を高めることができ
る。
荷転送素子は、転送部と検出部との間で転送チャネルを
略垂直に屈曲させているので、転送チャネルにポテンシ
ャルバリアが発生するのを防止でき、転送不良を無くす
ことができる。しかも、屈曲させた箇所で転送チャネル
の幅を狭く絞り込むことができ、したがって、検出部の
面積を縮小して電荷−電圧変換率を高めることができ
る。
【図１】 この発明の一実施例の電荷転送素子の構成を
示す図である。
示す図である。
【図２】 上記電荷転送素子および従来の電荷転送素子
の電荷転送時のポテンシャル分布を示す図である。
の電荷転送時のポテンシャル分布を示す図である。
【図３】 従来の電荷転送素子の構成を示す図である。
１０ 基板 １１ 転送部 １２ 検出部 １３ 増幅部 ＦＤ フローティング・ダイオード Ｇ1,Ｇ2,Ｇ3,Ｇ4 転送ゲート ＯＤ 電源 ＯＧ 出力ゲート ＯＳ 出力信号 ＲＤ リセット電位 ＲＧ リセットゲート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 電荷転送素子
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は固体撮像装置、遅延線
等に用いられる電荷転送素子(ＣＴＤ)に関する。
等に用いられる電荷転送素子(ＣＴＤ)に関する。
【０００２】
【従来の技術】固体撮像素子等に用いられる電荷転送素
子(ＣＴＤ)としては、例えば、図３に示すようなものが
ある。この電荷転送素子は、転送部１０１と、検出部１
０２と、増幅部１０３とを基板１００上に備えている。
転送部１０１の各段の転送ゲートＧ1,…,Ｇ4は外部から
交互に印加される２相クロックφ1,φ2で駆動され、直
線状の転送チャネルＸＸ′に沿って信号電荷を転送して
検出部１０２へ送出する。なお、図中、斜線を付した箇
所は転送方向を決めるバリヤ領域を示している。転送部
１０１からの信号電荷は、ＤＣ電圧Ｖogが印加されてい
る出力ゲートＯＧの下を通って、検出部１０２を構成す
るフローティング・ダイオードＦＤに流入する。そし
て、この信号電荷量に応じたフローティング・ダイオー
ドＦＤの電位変化が増幅部１０３へ伝わる。増幅部１０
３は、電源ＯＤとグランドとの間に設けたＭＯＳトラン
ジスタＴr1,Ｔr2,Ｔr3,Ｔr4からなり、フローティング
・ダイオードＦＤからの電圧信号を増幅して、ＭＯＳト
ランジスタＴr2,Ｔr3の接続点に出力信号ＯＳを出力す
る。なお、上記フローティング・ダイオードＦＤは、素
子外部からリセットゲートＲＧに対してクロックφr(２
相クロックφ1,φ2に同期して印加される)が印加される
ことにより、周期的に所定のリセット電位ＶRDに回復す
る。
子(ＣＴＤ)としては、例えば、図３に示すようなものが
ある。この電荷転送素子は、転送部１０１と、検出部１
０２と、増幅部１０３とを基板１００上に備えている。
転送部１０１の各段の転送ゲートＧ1,…,Ｇ4は外部から
交互に印加される２相クロックφ1,φ2で駆動され、直
線状の転送チャネルＸＸ′に沿って信号電荷を転送して
検出部１０２へ送出する。なお、図中、斜線を付した箇
所は転送方向を決めるバリヤ領域を示している。転送部
１０１からの信号電荷は、ＤＣ電圧Ｖogが印加されてい
る出力ゲートＯＧの下を通って、検出部１０２を構成す
るフローティング・ダイオードＦＤに流入する。そし
て、この信号電荷量に応じたフローティング・ダイオー
ドＦＤの電位変化が増幅部１０３へ伝わる。増幅部１０
３は、電源ＯＤとグランドとの間に設けたＭＯＳトラン
ジスタＴr1,Ｔr2,Ｔr3,Ｔr4からなり、フローティング
・ダイオードＦＤからの電圧信号を増幅して、ＭＯＳト
ランジスタＴr2,Ｔr3の接続点に出力信号ＯＳを出力す
る。なお、上記フローティング・ダイオードＦＤは、素
子外部からリセットゲートＲＧに対してクロックφr(２
相クロックφ1,φ2に同期して印加される)が印加される
ことにより、周期的に所定のリセット電位ＶRDに回復す
る。
【０００３】知られているように、上記フローティング
・ダイオードＦＤの電荷−電圧変換率を高めるために
は、フローティング・ダイオードＦＤの面積を縮小して
静電容量を低減するのが望ましい。そこで、従来は、転
送部１０１と検出部１０２とをつなぐ出力ゲートＯＧの
下で転送チャネルＸＸ′の幅を狭く絞り込んで、これに
応じて、フローティング・ダイオードＦＤの面積を小さ
くしている。
・ダイオードＦＤの電荷−電圧変換率を高めるために
は、フローティング・ダイオードＦＤの面積を縮小して
静電容量を低減するのが望ましい。そこで、従来は、転
送部１０１と検出部１０２とをつなぐ出力ゲートＯＧの
下で転送チャネルＸＸ′の幅を狭く絞り込んで、これに
応じて、フローティング・ダイオードＦＤの面積を小さ
くしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の電荷転送素子では、直線状の転送チャネルＸＸ′の
幅を単に狭く絞り込んでいるだけであるため、電荷転送
時に、図２(a)に示すように、幅を絞り込んだ箇所(出力
ゲートＯＧの下)に、転送を妨げる向きに傾斜したポテ
ンシャルバリアが発生するという問題がある。このポテ
ンシャルバリアは転送不良を引き起こし、特に、固体撮
像装置に用いられる場合には低照度時の特性に悪影響を
及ぼす。
来の電荷転送素子では、直線状の転送チャネルＸＸ′の
幅を単に狭く絞り込んでいるだけであるため、電荷転送
時に、図２(a)に示すように、幅を絞り込んだ箇所(出力
ゲートＯＧの下)に、転送を妨げる向きに傾斜したポテ
ンシャルバリアが発生するという問題がある。このポテ
ンシャルバリアは転送不良を引き起こし、特に、固体撮
像装置に用いられる場合には低照度時の特性に悪影響を
及ぼす。
【０００５】そこで、この発明の目的は、検出部の面積
を縮小して電荷−電圧変換率を高めることができる上、
転送不良を無くすことができる電荷転送素子を提供する
ことにある。
を縮小して電荷−電圧変換率を高めることができる上、
転送不良を無くすことができる電荷転送素子を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板上に、信号電荷を転送チャネルに
沿って所定の方向に転送する転送部と、上記転送部の最
終段に接続され、上記信号電荷を電圧信号に変換する検
出部とを有する電荷転送素子において、上記転送チャネ
ルは、上記転送部と検出部との間で略直角に屈曲してい
ることを特徴としている。
に、この発明は、基板上に、信号電荷を転送チャネルに
沿って所定の方向に転送する転送部と、上記転送部の最
終段に接続され、上記信号電荷を電圧信号に変換する検
出部とを有する電荷転送素子において、上記転送チャネ
ルは、上記転送部と検出部との間で略直角に屈曲してい
ることを特徴としている。
【０００７】
【作用】転送チャネルが転送部と検出部との間で略垂直
に屈曲しているので、この箇所で転送チャネルの幅を狭
く絞り込んだ場合であっても、検出部側への電荷の移動
を妨げるポテンシャルバリアは発生しない。転送チャネ
ルの幅を狭く絞り込んだことから予想されるポテンシャ
ルの浮き上がりは、むしろ転送を加速する向きに生ず
る。したがって、転送チャネルにポテンシャルバリアが
生じなくなって、転送不良が無くなる。しかも、上記転
送チャネルの幅は、転送チャネルが屈曲している箇所で
転送部側における幅に依存せずに狭く設定できるように
なる。したがって、検出部の面積が従来に比して縮小さ
れ、さらに電荷−電圧変換率が高まる。
に屈曲しているので、この箇所で転送チャネルの幅を狭
く絞り込んだ場合であっても、検出部側への電荷の移動
を妨げるポテンシャルバリアは発生しない。転送チャネ
ルの幅を狭く絞り込んだことから予想されるポテンシャ
ルの浮き上がりは、むしろ転送を加速する向きに生ず
る。したがって、転送チャネルにポテンシャルバリアが
生じなくなって、転送不良が無くなる。しかも、上記転
送チャネルの幅は、転送チャネルが屈曲している箇所で
転送部側における幅に依存せずに狭く設定できるように
なる。したがって、検出部の面積が従来に比して縮小さ
れ、さらに電荷−電圧変換率が高まる。
【０００８】
【実施例】以下、この発明の電荷転送素子を図示の実施
例により詳細に説明する。
例により詳細に説明する。
【０００９】図１に示すように、この電荷転送素子は、
転送部１１と、検出部１２と、増幅部１３とを基板１０
上に備えている。転送部１１の各段の転送ゲートＧ1,
…,Ｇ4は外部から交互に印加される２相クロックφ1,φ
2で駆動され、転送チャネルＹＹ′に沿って信号電荷を
転送して検出部１２へ送出する。図示のように、上記転
送チャネルＹＹ′は、転送部１１と検出部１２との間、
この例では転送部１１の最終段Ｇ4で垂直に屈曲してい
る。また、転送チャネルＹＹ′の幅もこの箇所Ｇ4で狭
く絞り込まれている。なお、図中、斜線を付した箇所は
転送方向を決めるバリヤ領域を示している。
転送部１１と、検出部１２と、増幅部１３とを基板１０
上に備えている。転送部１１の各段の転送ゲートＧ1,
…,Ｇ4は外部から交互に印加される２相クロックφ1,φ
2で駆動され、転送チャネルＹＹ′に沿って信号電荷を
転送して検出部１２へ送出する。図示のように、上記転
送チャネルＹＹ′は、転送部１１と検出部１２との間、
この例では転送部１１の最終段Ｇ4で垂直に屈曲してい
る。また、転送チャネルＹＹ′の幅もこの箇所Ｇ4で狭
く絞り込まれている。なお、図中、斜線を付した箇所は
転送方向を決めるバリヤ領域を示している。
【００１０】転送部１１からの信号電荷は、ＤＣ電圧Ｖ
ogが印加されている出力ゲートＯＧの下を通って、検出
部１２を構成するフローティング・ダイオードＦＤに流
入する。そして、フローティング・ダイオードＦＤは、
この信号電荷量に応じた電圧を発生する。上記転送部１
１の最終段Ｇ4で転送チャネルＹＹ′の幅を狭く絞り込
んだことに応じて、フローティング・ダイオードＦＤを
小面積に構成できるので、電荷−電圧変換率を高く設定
することができる。なお、上記フローティング・ダイオ
ードＦＤは、素子外部からリセットゲートＲＧに対して
クロックφr(２相クロックφ1,φ2に同期して印加され
る)が印加されることにより、周期的に所定のリセット
電位ＶRDに回復する。
ogが印加されている出力ゲートＯＧの下を通って、検出
部１２を構成するフローティング・ダイオードＦＤに流
入する。そして、フローティング・ダイオードＦＤは、
この信号電荷量に応じた電圧を発生する。上記転送部１
１の最終段Ｇ4で転送チャネルＹＹ′の幅を狭く絞り込
んだことに応じて、フローティング・ダイオードＦＤを
小面積に構成できるので、電荷−電圧変換率を高く設定
することができる。なお、上記フローティング・ダイオ
ードＦＤは、素子外部からリセットゲートＲＧに対して
クロックφr(２相クロックφ1,φ2に同期して印加され
る)が印加されることにより、周期的に所定のリセット
電位ＶRDに回復する。
【００１１】上記フローティング・ダイオードＦＤの電
位変化は増幅部１３へ伝わる。増幅部１３は、電源ＯＤ
とグランドとの間に設けたＭＯＳトランジスタＴr1,Ｔr
2,Ｔr3,Ｔr4からなり、フローティング・ダイオードＦ
Ｄからの電圧信号を増幅して、ＭＯＳトランジスタＴ
r2,Ｔr3の接続点に出力信号ＯＳを出力する。
位変化は増幅部１３へ伝わる。増幅部１３は、電源ＯＤ
とグランドとの間に設けたＭＯＳトランジスタＴr1,Ｔr
2,Ｔr3,Ｔr4からなり、フローティング・ダイオードＦ
Ｄからの電圧信号を増幅して、ＭＯＳトランジスタＴ
r2,Ｔr3の接続点に出力信号ＯＳを出力する。
【００１２】上に述べたように、この電荷転送素子で
は、転送チャネルＹＹ′が転送部１１と検出部１２との
間で垂直に屈曲しているので、この箇所で転送チャネル
ＹＹ′の幅を狭く絞り込んだ場合であっても、図２(b)
に示すように、転送チャネルＹＹ′にポテンシャルバリ
アが生じるのを防止でき、転送不良を無くすることがで
きる。むしろ、転送チャネルの幅を狭く絞り込んだこと
から予想されるポテンシャルの変化(浮き上がり)は、図
示のように転送を加速する向きに生ずる。また、転送チ
ャネルＹＹ′が転送部１１と検出部１２との間で屈曲さ
れているので、転送チャネルＹＹ′の検出部１２側の幅
は、転送部最終段までの幅に依存せずに設定できる。し
たがって、フローティング・ダイオードＦＤの面積をさ
らに縮小でき、電荷−電圧変換率をさらに高めることが
できる。
は、転送チャネルＹＹ′が転送部１１と検出部１２との
間で垂直に屈曲しているので、この箇所で転送チャネル
ＹＹ′の幅を狭く絞り込んだ場合であっても、図２(b)
に示すように、転送チャネルＹＹ′にポテンシャルバリ
アが生じるのを防止でき、転送不良を無くすることがで
きる。むしろ、転送チャネルの幅を狭く絞り込んだこと
から予想されるポテンシャルの変化(浮き上がり)は、図
示のように転送を加速する向きに生ずる。また、転送チ
ャネルＹＹ′が転送部１１と検出部１２との間で屈曲さ
れているので、転送チャネルＹＹ′の検出部１２側の幅
は、転送部最終段までの幅に依存せずに設定できる。し
たがって、フローティング・ダイオードＦＤの面積をさ
らに縮小でき、電荷−電圧変換率をさらに高めることが
できる。
【００１３】なお、この実施例では、転送部１１の最終
段Ｇ4の下で転送チャネルＹＹ′を屈曲させたが、当然
ながら、出力ゲートＯＧの下で屈曲させても良い。
段Ｇ4の下で転送チャネルＹＹ′を屈曲させたが、当然
ながら、出力ゲートＯＧの下で屈曲させても良い。
【００１４】
【発明の効果】以上より明らかなように、この発明の電
荷転送素子は、転送部と検出部との間で転送チャネルを
略垂直に屈曲させているので、転送チャネルにポテンシ
ャルバリアが発生するのを防止でき、転送不良を無くす
ことができる。しかも、屈曲させた箇所で転送チャネル
の幅を狭く絞り込むことができ、したがって、検出部の
面積を縮小して電荷−電圧変換率を高めることができ
る。
荷転送素子は、転送部と検出部との間で転送チャネルを
略垂直に屈曲させているので、転送チャネルにポテンシ
ャルバリアが発生するのを防止でき、転送不良を無くす
ことができる。しかも、屈曲させた箇所で転送チャネル
の幅を狭く絞り込むことができ、したがって、検出部の
面積を縮小して電荷−電圧変換率を高めることができ
る。
【図面の簡単な説明】
【図１】 この発明の一実施例の電荷転送素子の構成を
示す図である。
示す図である。
【図２】 上記電荷転送素子および従来の電荷転送素子
の電荷転送時のポテンシャル分布を示す図である。
の電荷転送時のポテンシャル分布を示す図である。
【図３】 従来の電荷転送素子の構成を示す図である。
【符号の説明】 １０ 基板 １１ 転送部 １２ 検出部 １３ 増幅部 ＦＤ フローティング・ダイオード Ｇ1,Ｇ2,Ｇ3,Ｇ4 転送ゲート ＯＤ 電源 ＯＧ 出力ゲート ＯＳ 出力信号 ＲＤ リセット電位 ＲＧ リセットゲート
Claims (1)
- 【請求項１】 基板上に、信号電荷を転送チャネルに沿
って所定の方向に転送する転送部と、上記転送部の最終
段に接続され、上記信号電荷を電圧信号に変換する検出
部とを有する電荷転送素子において、 上記転送チャネルは、上記転送部と検出部との間で略直
角に屈曲していることを特徴とする電荷転送素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021090A JP2842724B2 (ja) | 1992-02-06 | 1992-02-06 | 電荷転送素子 |
| US07/964,934 US5309005A (en) | 1992-02-06 | 1992-10-22 | Charge transfer device having a bent transfer channel |
| DE69220350T DE69220350T2 (de) | 1992-02-06 | 1992-10-23 | Ladungsverschiebeanordnung mit gekrümmtem Übertragungskanal |
| EP92309750A EP0554610B1 (en) | 1992-02-06 | 1992-10-23 | Charge transfer device having a bent transfer channel |
| KR1019920019921A KR950014621B1 (ko) | 1992-02-06 | 1992-10-28 | 굴곡된 전송채널을 가지는 전하전송소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021090A JP2842724B2 (ja) | 1992-02-06 | 1992-02-06 | 電荷転送素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218105A true JPH05218105A (ja) | 1993-08-27 |
| JP2842724B2 JP2842724B2 (ja) | 1999-01-06 |
Family
ID=12045176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4021090A Expired - Fee Related JP2842724B2 (ja) | 1992-02-06 | 1992-02-06 | 電荷転送素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5309005A (ja) |
| EP (1) | EP0554610B1 (ja) |
| JP (1) | JP2842724B2 (ja) |
| KR (1) | KR950014621B1 (ja) |
| DE (1) | DE69220350T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69429018T2 (de) * | 1993-01-12 | 2002-06-13 | Sony Corp., Tokio/Tokyo | Ausgangsschaltung für Ladungsübertragungselement |
| DE4443823A1 (de) * | 1994-12-09 | 1996-06-20 | Telefunken Microelectron | Verfahren und Vorrichtung zur Bildaufnahme |
| US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
| JP3259573B2 (ja) * | 1995-03-17 | 2002-02-25 | ソニー株式会社 | 電荷転送装置及びその駆動方法 |
| US5721425A (en) * | 1996-03-01 | 1998-02-24 | National Semiconductor Corporation | Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell |
| US6224954B1 (en) | 1997-03-26 | 2001-05-01 | Fort James Corporation | Insulating stock material and containers and methods of making the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5484948A (en) * | 1977-12-20 | 1979-07-06 | Toshiba Corp | Output circut for charge transfer element |
| JPS5921189B2 (ja) * | 1978-10-30 | 1984-05-18 | 松下電子工業株式会社 | 電荷転送装置 |
| JPH079981B2 (ja) * | 1985-02-05 | 1995-02-01 | ソニー株式会社 | 電荷転送装置 |
| JPS61198676A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 半導体集積回路装置 |
| NL8600185A (nl) * | 1986-01-28 | 1987-08-17 | Philips Nv | Ladingsgekoppelde inrichting. |
| JPH084136B2 (ja) * | 1987-12-22 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置 |
| JPH07114276B2 (ja) * | 1988-06-30 | 1995-12-06 | 日本電気株式会社 | 固体撮像装置 |
| JPH0728032B2 (ja) * | 1989-05-18 | 1995-03-29 | シャープ株式会社 | 電荷結合素子 |
| JP2570464B2 (ja) * | 1990-05-08 | 1997-01-08 | 日本電気株式会社 | 電荷転送装置の電荷検出回路 |
-
1992
- 1992-02-06 JP JP4021090A patent/JP2842724B2/ja not_active Expired - Fee Related
- 1992-10-22 US US07/964,934 patent/US5309005A/en not_active Expired - Lifetime
- 1992-10-23 EP EP92309750A patent/EP0554610B1/en not_active Expired - Lifetime
- 1992-10-23 DE DE69220350T patent/DE69220350T2/de not_active Expired - Lifetime
- 1992-10-28 KR KR1019920019921A patent/KR950014621B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69220350D1 (de) | 1997-07-17 |
| EP0554610A1 (en) | 1993-08-11 |
| KR950014621B1 (ko) | 1995-12-11 |
| DE69220350T2 (de) | 1998-01-08 |
| EP0554610B1 (en) | 1997-06-11 |
| US5309005A (en) | 1994-05-03 |
| JP2842724B2 (ja) | 1999-01-06 |
| KR930018883A (ko) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100542171B1 (ko) | 블루밍방지구조를구비한고체촬상소자의구동방법 | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US7817200B2 (en) | Solid-state image-capturing device, driving method thereof, camera, electric charge transfer device, driving method and driving device for driving load, and electronic equipment | |
| US7557848B2 (en) | Solid-state image pickup device including switched capacitor amplifier | |
| JPH05218105A (ja) | 電荷転送素子 | |
| US6445413B1 (en) | System for determining a video offset from dark photosensors in an image sensor array | |
| US8045028B1 (en) | Six transistor (6T) pixel architecture | |
| JP2973650B2 (ja) | 電荷転送装置の出力回路 | |
| JP2624138B2 (ja) | 固体撮像素子 | |
| EP0659014B1 (en) | Solid state image sensing device and charge transfer method thereof | |
| JPH05284428A (ja) | 固体撮像装置 | |
| JP3338472B2 (ja) | 電荷転送装置 | |
| JPH0519800B2 (ja) | ||
| JP3393239B2 (ja) | 固体撮像素子 | |
| JP2716849B2 (ja) | 電荷転送素子 | |
| JPH06205309A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH01292856A (ja) | 固体撮像装置 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JP3084034B2 (ja) | 半導体装置 | |
| KR930000328B1 (ko) | Ccd 구동방법 | |
| US20030117672A1 (en) | Dynamic CCD line length timing for color scanners | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JPH04345261A (ja) | リニアイメージセンサ | |
| JPH03147486A (ja) | 電荷転送型固体撮像装置の駆動方法 | |
| KR940003045B1 (ko) | 고체 촬상소자의 수직 클럭 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |