JPH0522453B2 - - Google Patents
Info
- Publication number
- JPH0522453B2 JPH0522453B2 JP58151951A JP15195183A JPH0522453B2 JP H0522453 B2 JPH0522453 B2 JP H0522453B2 JP 58151951 A JP58151951 A JP 58151951A JP 15195183 A JP15195183 A JP 15195183A JP H0522453 B2 JPH0522453 B2 JP H0522453B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- circuit
- conversion
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電路の最適な保護・監視を行うため事
故電流を的確に検出して回路しや断する回路しや
断器に関する。
故電流を的確に検出して回路しや断する回路しや
断器に関する。
従来この種の装置として第１図に示されたよう
な回路しや断器があつた。第１図において、１０
１は電源に接続される電源側端子である。前記電
源側端子１０１は開離接点２０１を介して負荷側
端子３０１に接続されている。前記電源側端子１
０１と負荷側端子３０１との間の電路１０には、
この電路１０を流れる電流を検出すべく、電流検
出手段としての変流器２０が設けられている。電
路１０に事故電流が流れると、変流器２０の二次
側には変流器２０の変流比に応じた電流が誘起さ
れる。この二次電流は変流器２０の二次側に接続
された全波整流回路３０により整流された波形変
換回路４０に入力される。波形変換回路４０は全
波整流回路３０の出力である絶対値波形の信号を
その実効値または平均値に対応する信号に波形変
換し、次の分圧回路５０に与える。分圧回路５０
は、例えば３つの抵抗R1，R2，R3の直列接続体
よりなり、波形変換回路４０の出力電流信号を電
圧信号に変換するとともに、所定の比に分圧す
る。上記抵抗R1，R2，R3の直列接続体の正極側
端部の電圧をVo1、抵抗R1及び抵抗R2の接続中
点の電圧をVo2、抵抗R2及び抵抗R3の接続中点
の電圧をVo3とした場合の、これらの電圧値と、
これらに対応する被検出電流（電路の電流）Ｉと
の関係は例えば第２図に示すように対応付けられ
ている。第２図より容易に了解されるとおり、電
圧信号Vo1はこれに対応する被検出電流Ｉが定格
電流の10倍になつたときに基準電圧Vref（後段の
Ａ／Ｄ変換回路等の信号処理回路において、その
入力信号の有効範囲の上限値として設定された一
定のレベル）に達する。同様に、電圧Vo2は被検
出電流Ｉが定格電流の20倍になつたときに、電圧
Vo3は30倍になつたときに、それぞれ基準電圧
Vrefに達する。上述のような各信号電圧Vo1，
Vo2，Vo3はそれぞれアナログマルチプレクサ６
０を介してＡ／Ｄ変換回路７０に入力される。ア
ナログマルチプレクサ６０及びＡ／Ｄ変換回路７
０はそれぞれマイクロコンピユータ８０の制御信
号に同期して動作する。即ち、アナログマルチプ
レクサ６０はマイクロコンピユータ８０の制御信
号に基づいて時分割的に入力Vo1，Vo2，Vo3を
選択し次のＡ／Ｄ変換回路７０に与える。Ａ／Ｄ
変換回路はマイクロコンピユータ８０の制御信号
に基づいてアナログマルチプレクサ６０より入力
された信号をデイジタル信号に変換しマイクロコ
ンピユータ８０に入力する。マイクロコンピユー
タ８０は所定のプラグラムに従つて上述のように
して入力された信号レベル判別を実行し、入力信
号レベルが予め設定された基準レベルを超えた時
点で所定の時限を発生する（即ち、所定の限時動
作を開始する）。マイクロコンピユータ８０は上
述の時限が経過した時点で出力装置９０に駆動信
号を発する。出力装置９０はこの駆動信号に応動
し、破線により略記された作動装置及び釈放可能
装置を介して閉路状態の前述の開離接点２０１を
開発させる。マイクロコンピユータ８０により実
行される限時動作における入力信号（検出信号）
レベル（被検出電流Ｉに対応）と発生時限との関
係は、例えば第３図に示すような反限時特性を持
たせてある。このような特性は、保護対象（電路
や負荷等）の熱耐量を考慮して決定されるが、第
３図のものは、いわゆる三限特性（長限時、短限
時、瞬時）である。
な回路しや断器があつた。第１図において、１０
１は電源に接続される電源側端子である。前記電
源側端子１０１は開離接点２０１を介して負荷側
端子３０１に接続されている。前記電源側端子１
０１と負荷側端子３０１との間の電路１０には、
この電路１０を流れる電流を検出すべく、電流検
出手段としての変流器２０が設けられている。電
路１０に事故電流が流れると、変流器２０の二次
側には変流器２０の変流比に応じた電流が誘起さ
れる。この二次電流は変流器２０の二次側に接続
された全波整流回路３０により整流された波形変
換回路４０に入力される。波形変換回路４０は全
波整流回路３０の出力である絶対値波形の信号を
その実効値または平均値に対応する信号に波形変
換し、次の分圧回路５０に与える。分圧回路５０
は、例えば３つの抵抗R1，R2，R3の直列接続体
よりなり、波形変換回路４０の出力電流信号を電
圧信号に変換するとともに、所定の比に分圧す
る。上記抵抗R1，R2，R3の直列接続体の正極側
端部の電圧をVo1、抵抗R1及び抵抗R2の接続中
点の電圧をVo2、抵抗R2及び抵抗R3の接続中点
の電圧をVo3とした場合の、これらの電圧値と、
これらに対応する被検出電流（電路の電流）Ｉと
の関係は例えば第２図に示すように対応付けられ
ている。第２図より容易に了解されるとおり、電
圧信号Vo1はこれに対応する被検出電流Ｉが定格
電流の10倍になつたときに基準電圧Vref（後段の
Ａ／Ｄ変換回路等の信号処理回路において、その
入力信号の有効範囲の上限値として設定された一
定のレベル）に達する。同様に、電圧Vo2は被検
出電流Ｉが定格電流の20倍になつたときに、電圧
Vo3は30倍になつたときに、それぞれ基準電圧
Vrefに達する。上述のような各信号電圧Vo1，
Vo2，Vo3はそれぞれアナログマルチプレクサ６
０を介してＡ／Ｄ変換回路７０に入力される。ア
ナログマルチプレクサ６０及びＡ／Ｄ変換回路７
０はそれぞれマイクロコンピユータ８０の制御信
号に同期して動作する。即ち、アナログマルチプ
レクサ６０はマイクロコンピユータ８０の制御信
号に基づいて時分割的に入力Vo1，Vo2，Vo3を
選択し次のＡ／Ｄ変換回路７０に与える。Ａ／Ｄ
変換回路はマイクロコンピユータ８０の制御信号
に基づいてアナログマルチプレクサ６０より入力
された信号をデイジタル信号に変換しマイクロコ
ンピユータ８０に入力する。マイクロコンピユー
タ８０は所定のプラグラムに従つて上述のように
して入力された信号レベル判別を実行し、入力信
号レベルが予め設定された基準レベルを超えた時
点で所定の時限を発生する（即ち、所定の限時動
作を開始する）。マイクロコンピユータ８０は上
述の時限が経過した時点で出力装置９０に駆動信
号を発する。出力装置９０はこの駆動信号に応動
し、破線により略記された作動装置及び釈放可能
装置を介して閉路状態の前述の開離接点２０１を
開発させる。マイクロコンピユータ８０により実
行される限時動作における入力信号（検出信号）
レベル（被検出電流Ｉに対応）と発生時限との関
係は、例えば第３図に示すような反限時特性を持
たせてある。このような特性は、保護対象（電路
や負荷等）の熱耐量を考慮して決定されるが、第
３図のものは、いわゆる三限特性（長限時、短限
時、瞬時）である。
上述のような従来の装置におけるダイナミツク
レンジ拡大のための構成・機能について更に詳述
する。前述のとおり分圧回路５０の３種類の出力
電圧Vo1，Vo2，Vo3は、上昇率が異なりそれぞ
れ被検出電流Ｉが定格電流の10倍、20倍、30倍に
なつたときに基準電圧Vrefに達する（第２図）。
このような分圧回路５０は検出可能な電流の上限
値及び検出の分解能を拡大する（即ちダイナミツ
クレンジを拡大する）ために設けられたものであ
る。即ち、マイクロコンピユータ８０は被検出電
流（事故電流）Ｉを、その大きさが定格電流の１
倍迄の範囲をVo1について、20倍までの範囲を
Vo2について、30倍までの範囲をVo3についてそ
れぞれサンプリング入力することにより検出す
る。この場合のVo1からVo2への切換えは、一般
にVo1の値が基準電圧Vrefに達した時点でなされ
る。Vo2からVo3への切換えも同様である。上述
のように分圧回路５０を用いて上昇率の異なる複
数の検出信号電圧Vo1，Vo2，Vo3を切換えて事
故電流を検出するのは、Ａ／Ｄ変換回路７０の
Ａ／Ｄ変換基準電圧（前述の基準電圧Vrefに相
当するものであり、一般にこの種の装置では約
5Vに設定されるものが多い）及び分解能に制約
があるためである。高分解能のＡ／Ｄ変換回路を
製作することは理論的には可能であるが、回路が
複雑になり、コストが高く、信頼性が低下するの
で実用上は問題が多過ぎる。このため従来はダイ
ナミツクレンジの拡大をはかるためには、一般に
上述のような構成がとられた。しかしながらこの
ような従来の装置では、Ａ／Ｄ変換処理に無駄が
多く、またＡ／Ｄ変換処理のビツト誤差（１ビツ
トの誤差に対応するアナログ信号の誤差の値）も
大きい等の問題がある。即ち、Ａ／Ｄ変換回路７
０は第２図における信号電圧Vo1，Vo2，Vo3の
それぞれについてこれらをＡ／Ｄ変換すべく、所
定のＡ／Ｄ変換基準電圧に一定のビツト数を対応
させ、この対応関係に基づいて上記検出信号を分
解していくが、Vo2に関するＯ−Ｐ間の分解ビツ
ト（即ち、デイジタルデータ）はVo1間に関する
Ｏ−Ａ間のデータと同一の被検出値に対応するデ
ータ、即ち重複データである。また同様にVo3に
関するＯ−Ｑ間の分解ビツトはVo2に関するＯ−
Ｂ間のデータと重複するものである。従つてVo2
に関するＯ−Ｐ間のデータ及びVo3に関するＯ−
Ｑ間のデータについては無駄なＡ／Ｄ変換処理が
なされることになる。一方実際に利用されるVo2
についてのＰ−Ｂ間及びVo3についてのＱ−Ｃ間
のデータについては、上述のような無駄な処理が
なされる区間から制限を受けて、被検出電流Ｉの
変化に対する信号電圧の変化幅が少ないため、分
解能が低下し、Ａ／Ｄ変換処理におけるビツト誤
差が大きくなつてしまうという問題がある。
レンジ拡大のための構成・機能について更に詳述
する。前述のとおり分圧回路５０の３種類の出力
電圧Vo1，Vo2，Vo3は、上昇率が異なりそれぞ
れ被検出電流Ｉが定格電流の10倍、20倍、30倍に
なつたときに基準電圧Vrefに達する（第２図）。
このような分圧回路５０は検出可能な電流の上限
値及び検出の分解能を拡大する（即ちダイナミツ
クレンジを拡大する）ために設けられたものであ
る。即ち、マイクロコンピユータ８０は被検出電
流（事故電流）Ｉを、その大きさが定格電流の１
倍迄の範囲をVo1について、20倍までの範囲を
Vo2について、30倍までの範囲をVo3についてそ
れぞれサンプリング入力することにより検出す
る。この場合のVo1からVo2への切換えは、一般
にVo1の値が基準電圧Vrefに達した時点でなされ
る。Vo2からVo3への切換えも同様である。上述
のように分圧回路５０を用いて上昇率の異なる複
数の検出信号電圧Vo1，Vo2，Vo3を切換えて事
故電流を検出するのは、Ａ／Ｄ変換回路７０の
Ａ／Ｄ変換基準電圧（前述の基準電圧Vrefに相
当するものであり、一般にこの種の装置では約
5Vに設定されるものが多い）及び分解能に制約
があるためである。高分解能のＡ／Ｄ変換回路を
製作することは理論的には可能であるが、回路が
複雑になり、コストが高く、信頼性が低下するの
で実用上は問題が多過ぎる。このため従来はダイ
ナミツクレンジの拡大をはかるためには、一般に
上述のような構成がとられた。しかしながらこの
ような従来の装置では、Ａ／Ｄ変換処理に無駄が
多く、またＡ／Ｄ変換処理のビツト誤差（１ビツ
トの誤差に対応するアナログ信号の誤差の値）も
大きい等の問題がある。即ち、Ａ／Ｄ変換回路７
０は第２図における信号電圧Vo1，Vo2，Vo3の
それぞれについてこれらをＡ／Ｄ変換すべく、所
定のＡ／Ｄ変換基準電圧に一定のビツト数を対応
させ、この対応関係に基づいて上記検出信号を分
解していくが、Vo2に関するＯ−Ｐ間の分解ビツ
ト（即ち、デイジタルデータ）はVo1間に関する
Ｏ−Ａ間のデータと同一の被検出値に対応するデ
ータ、即ち重複データである。また同様にVo3に
関するＯ−Ｑ間の分解ビツトはVo2に関するＯ−
Ｂ間のデータと重複するものである。従つてVo2
に関するＯ−Ｐ間のデータ及びVo3に関するＯ−
Ｑ間のデータについては無駄なＡ／Ｄ変換処理が
なされることになる。一方実際に利用されるVo2
についてのＰ−Ｂ間及びVo3についてのＱ−Ｃ間
のデータについては、上述のような無駄な処理が
なされる区間から制限を受けて、被検出電流Ｉの
変化に対する信号電圧の変化幅が少ないため、分
解能が低下し、Ａ／Ｄ変換処理におけるビツト誤
差が大きくなつてしまうという問題がある。
本発明は上述のような従来の装置における問題
点を解決した新規なこの種の回路しや断器を提供
しようとするものである。即ち、本発明は、レベ
ルシフト回路を応用することによりＡ／Ｄ変換回
路の分解能を最大限に活用してダイナミツクレン
ジを拡大し、この結果として事故電流の検出精度
を向上させ、さらにＡ／Ｄ変換回路やレベルシフ
ト回路を構成する個々の素子の特性変化等に起因
するＡ／Ｄ変換基準電圧の変動による誤差を低減
した回路しや断器を提供することを目的としてい
る。
点を解決した新規なこの種の回路しや断器を提供
しようとするものである。即ち、本発明は、レベ
ルシフト回路を応用することによりＡ／Ｄ変換回
路の分解能を最大限に活用してダイナミツクレン
ジを拡大し、この結果として事故電流の検出精度
を向上させ、さらにＡ／Ｄ変換回路やレベルシフ
ト回路を構成する個々の素子の特性変化等に起因
するＡ／Ｄ変換基準電圧の変動による誤差を低減
した回路しや断器を提供することを目的としてい
る。
以下に図面を用いて本発明の実施例につき詳述
することにより本発明を明らかにする。
することにより本発明を明らかにする。
第４図は本発明の一実施例としての回路しや断
器を示すブロツク図である。第４図において、１
０１は電源に接続される電源側端子である。前記
電源側端子１０１は開離接点２０１を介して負荷
側端子３０１に接続されている。前記電源側端子
１０１と負荷側端子３０１との間の電路１０に
は、この電路１０を流れる電流を検出すべく、電
流検出手段としての変流器２０が設けられてい
る。変流器２０の二次側にはその二次出力の絶対
値を得るための全波整流回路３０を介して波形変
換回路４０が接続されている。波形変換回路４０
は入力信号波形をその実効値または平均値に変換
して出力するためのものである。波形変換回路４
０の出力側にはその電流出力信号を電圧信号に変
換するための例えば抵抗器等でなる電圧変換回路
５１が接続されている。電圧変換回路５１の出力
側には、その出力信号電圧を自己の第１の入力ポ
ート６１から受けるようにアナログマルチプレク
サ６０が接続されている。また、電圧変換回路５
１には出力電圧信号に対し所定のレベルシフトを
行うためのレベルシフト回路１００が接続されて
いる。このレベルシフト回路１００は例えばツエ
ナーダイオードZD1及びZD2の直列接続体で構成
され、この直列接続体のカソード側が前記電圧変
換回路５１の正極側に接続されている。またツエ
ナーダイオードZD1とZD2の接続中点が前記アナ
ログマルチプレクサ６０の第２の入力ポート６２
に、ツエナーダイオードZD2のアノード側が第３
の入力ポート６３にそれぞれ接続されている。上
記ツエナーダイオードZD1及びZD2は、電圧変換
回路５１の出力信号電圧にそれぞれ所定のレベル
シフトを与えてアナログマルチプレクサ６０に入
力するためのものである。アナログマルチプレク
サ６０の出力側にそのアナログ出力信号をデイジ
タル信号に変換するＡ／Ｄ変換回路７０が接続さ
れている。また、Ａ／Ｄ変換回路７０の出力側に
はそのデイジタル出力信号が入力されるようにマ
イクロコンピユータ８０が接続されている。前記
アナログマルチプレクサ６０及びＡ／Ｄ変換回路
７０はマイクロコンピユータ８０よりの制御信号
に基づいて同期的に動作するように構成されてい
る。マイクロコンピユータ８０は所定のプログラ
ムに従つて入力信号のレベルを判別し、入力信号
が予め設定されたレベルを超えた時点で所定の時
限を発生し（即ち、所定の限時動作を開始し）、
この時限が経過した時点で駆動信号を出力するよ
うに構成されている。マイクロコンピユータ８０
の上記駆動信号が入力されるように出力装置９０
が接続されている。出力装置９０はマイクロコン
ピユータ８０の駆動信号に応動して破線により略
記された作動装置及び釈放可能装置によつて前述
の開離接点２０１と電気・機械的に結合されてい
る。尚、上述の電流検出手段、波形変換手段、レ
ベルシフト手段、Ａ／Ｄ変換手段、レベル判別手
段、時限発生手段並びに出力手段により、本発明
の回路しや断器における制御装置が構成されてい
る。
器を示すブロツク図である。第４図において、１
０１は電源に接続される電源側端子である。前記
電源側端子１０１は開離接点２０１を介して負荷
側端子３０１に接続されている。前記電源側端子
１０１と負荷側端子３０１との間の電路１０に
は、この電路１０を流れる電流を検出すべく、電
流検出手段としての変流器２０が設けられてい
る。変流器２０の二次側にはその二次出力の絶対
値を得るための全波整流回路３０を介して波形変
換回路４０が接続されている。波形変換回路４０
は入力信号波形をその実効値または平均値に変換
して出力するためのものである。波形変換回路４
０の出力側にはその電流出力信号を電圧信号に変
換するための例えば抵抗器等でなる電圧変換回路
５１が接続されている。電圧変換回路５１の出力
側には、その出力信号電圧を自己の第１の入力ポ
ート６１から受けるようにアナログマルチプレク
サ６０が接続されている。また、電圧変換回路５
１には出力電圧信号に対し所定のレベルシフトを
行うためのレベルシフト回路１００が接続されて
いる。このレベルシフト回路１００は例えばツエ
ナーダイオードZD1及びZD2の直列接続体で構成
され、この直列接続体のカソード側が前記電圧変
換回路５１の正極側に接続されている。またツエ
ナーダイオードZD1とZD2の接続中点が前記アナ
ログマルチプレクサ６０の第２の入力ポート６２
に、ツエナーダイオードZD2のアノード側が第３
の入力ポート６３にそれぞれ接続されている。上
記ツエナーダイオードZD1及びZD2は、電圧変換
回路５１の出力信号電圧にそれぞれ所定のレベル
シフトを与えてアナログマルチプレクサ６０に入
力するためのものである。アナログマルチプレク
サ６０の出力側にそのアナログ出力信号をデイジ
タル信号に変換するＡ／Ｄ変換回路７０が接続さ
れている。また、Ａ／Ｄ変換回路７０の出力側に
はそのデイジタル出力信号が入力されるようにマ
イクロコンピユータ８０が接続されている。前記
アナログマルチプレクサ６０及びＡ／Ｄ変換回路
７０はマイクロコンピユータ８０よりの制御信号
に基づいて同期的に動作するように構成されてい
る。マイクロコンピユータ８０は所定のプログラ
ムに従つて入力信号のレベルを判別し、入力信号
が予め設定されたレベルを超えた時点で所定の時
限を発生し（即ち、所定の限時動作を開始し）、
この時限が経過した時点で駆動信号を出力するよ
うに構成されている。マイクロコンピユータ８０
の上記駆動信号が入力されるように出力装置９０
が接続されている。出力装置９０はマイクロコン
ピユータ８０の駆動信号に応動して破線により略
記された作動装置及び釈放可能装置によつて前述
の開離接点２０１と電気・機械的に結合されてい
る。尚、上述の電流検出手段、波形変換手段、レ
ベルシフト手段、Ａ／Ｄ変換手段、レベル判別手
段、時限発生手段並びに出力手段により、本発明
の回路しや断器における制御装置が構成されてい
る。
上述のような構成の本発明の装置の動作を以下
に説明する。
に説明する。
第４図において、電路１０に過電流が流れると
変流器２０の二次側には変流器２０の変流比に応
じた電流が誘起される。この二次電流（検出信
号）は全波整流回路３０によりその絶対値に変換
されて波形変換回路４０に入力される。波形変換
回路４０はこの入力信号波形をその実効値または
平均値に変換して次の電圧変換回路５１に与え
る。電圧変換回路５１は波形変換回路４０の電流
出力信号を電圧信号Vo1′に変換して次のアナロ
グマルチプレクサ６０の第１の入力ポート６１に
与える。また同時に、波形変換回路の出力信号
Vo1′に対してレベルシフト回路１００のツエナ
ーダイオードZD1により第１のレベルシフトがな
されて出力信号Vo2′が得られ、またツエナーダ
イオードZD2により第２のレベルシフトがなされ
て出力電圧Vo3′が得られる。前記出力信号Vo2′，
Vo3′もVo1′と同様に、アナログマルチプレクサ
６０の第２の入力ポート６２及び第３の入力ポー
ト６３にそれぞれ与えられる。上述のような各出
力信号Vo1′，Vo2′，Vo3′の電圧値とこれらに対
応する被検出電流（事故電流）Ｉとの関係は例え
ば第５図に示すようなものである。アナログマル
チプレクサ６０はマイクロコンピユータ８０より
制御信号に同期して入力信号を時分割的に選択し
て次のＡ／Ｄ変換回路７０に与える。Ａ／Ｄ変換
回路７０はマイクロコンピユータ８０の制御信号
に基づいてアナログマルチプレクサ６０からの入
力アナログ信号をデイジタル信号に変換し、これ
をマイクロコンピユータ８０に入力する。マイク
ロコンピユータ８０はこの入力信号のレベルを判
別し、そのレベルが予め設定されたレベルを超え
たことを弁別すると所定の限時動作を開始し（即
ち、時限を発生し）、所定の時限が経過した時点
で駆動信号を発する。出力装置９０はこの駆動信
号に応動し、破線により略記された作動装置及び
釈放可能装置を介して閉路状態の前述の開離接点
２０１を開離させる。尚、上述のマイクロコンピ
ユータ８０による限時動作における入力信号（検
出信号）レベル（被検出電流Ｉに対応）と発生時
限との関係は、例えば前述の第３図と全く同様の
三限特性をもたせてある。
変流器２０の二次側には変流器２０の変流比に応
じた電流が誘起される。この二次電流（検出信
号）は全波整流回路３０によりその絶対値に変換
されて波形変換回路４０に入力される。波形変換
回路４０はこの入力信号波形をその実効値または
平均値に変換して次の電圧変換回路５１に与え
る。電圧変換回路５１は波形変換回路４０の電流
出力信号を電圧信号Vo1′に変換して次のアナロ
グマルチプレクサ６０の第１の入力ポート６１に
与える。また同時に、波形変換回路の出力信号
Vo1′に対してレベルシフト回路１００のツエナ
ーダイオードZD1により第１のレベルシフトがな
されて出力信号Vo2′が得られ、またツエナーダ
イオードZD2により第２のレベルシフトがなされ
て出力電圧Vo3′が得られる。前記出力信号Vo2′，
Vo3′もVo1′と同様に、アナログマルチプレクサ
６０の第２の入力ポート６２及び第３の入力ポー
ト６３にそれぞれ与えられる。上述のような各出
力信号Vo1′，Vo2′，Vo3′の電圧値とこれらに対
応する被検出電流（事故電流）Ｉとの関係は例え
ば第５図に示すようなものである。アナログマル
チプレクサ６０はマイクロコンピユータ８０より
制御信号に同期して入力信号を時分割的に選択し
て次のＡ／Ｄ変換回路７０に与える。Ａ／Ｄ変換
回路７０はマイクロコンピユータ８０の制御信号
に基づいてアナログマルチプレクサ６０からの入
力アナログ信号をデイジタル信号に変換し、これ
をマイクロコンピユータ８０に入力する。マイク
ロコンピユータ８０はこの入力信号のレベルを判
別し、そのレベルが予め設定されたレベルを超え
たことを弁別すると所定の限時動作を開始し（即
ち、時限を発生し）、所定の時限が経過した時点
で駆動信号を発する。出力装置９０はこの駆動信
号に応動し、破線により略記された作動装置及び
釈放可能装置を介して閉路状態の前述の開離接点
２０１を開離させる。尚、上述のマイクロコンピ
ユータ８０による限時動作における入力信号（検
出信号）レベル（被検出電流Ｉに対応）と発生時
限との関係は、例えば前述の第３図と全く同様の
三限特性をもたせてある。
次に本発明におけるダイナミツクレンジ拡大の
ための構成・作用について更に詳述する。
ための構成・作用について更に詳述する。
前述のように、第４図における電圧変換回路５
１に誘起する電圧Vo1′及びレベルシフト回路１
００におけるツエナーダイオードZD1によりレベ
ルシフトされた信号Vo2′、ツエナーダイオード
ZD2によりレベルシフトされた信号Vo3′とこれら
に対応する被検出電流Ｉとの関係は第５図に示さ
れたようなものである。即ち、 Vo2′＝Vo1′−Vref Vo3′＝Vo1′−２×Vref （但し、VrefはＡ／Ｄ変換における基準電圧） なる関係が成立しており、電圧Vo2′はVo1′に対
しＡ／Ｄ変換基準電圧Vrefだけのレベルシフト
を与えることにより、また電圧Vo3′はVo1′に対
しＡ／Ｄ変換基準電圧Vrefの２倍のレベルシフ
トを与えることにより得られる。第５図の信号
Vo1′，Vo2′，Vo3′に対するアナログマルチプレ
クサ６０における入力信号の選択動作は、マイク
ロコンピユータ８０よりの制御信号に基づき、例
えば、被検出電流が定格電流の10倍までの範囲は
Vo1′が、20倍までの範囲はVo2′が、30倍までの
範囲はVo3′がそれぞれ選択されるようにして行
なわる。尚、同図において、縦軸をＡ／Ｄ変換後
の出力（VrefはＡ／Ｄ変換の飽和ビツト相当）
とすると、V′01のＡ／Ｄ変換出力はＯ−Ａ−Ｃの
特性を、Vo2′のＡ／Ｄ変換出力はＯ−Ｐ−Ｂ−
Ｃの特性を、Vo3′のＡ／Ｄ変換出力はＯ−Ｑ−
Ｃの特性をそれぞれ示す。Ａ／Ｄ変換回路７０は
上述のようなVo1′，Vo2′，Vo3′の各信号に対し、
検出信号として利用する範囲を、Vo1′に関して
はそのＯ−Ａ間、Vo2′に関してはそのＰ−Ｂ間、
Vo3′に関してはそのＱ−Ｃ間のみにそれぞれ限
定し、これら限定された区間の信号に対応させて
Ａ／Ｄ変換の基準ビツト数（入力信号レベルの最
大変化幅に対応するビツト数）を割当てるので、
Ａ／Ｄ変換回路７０の分解能を最大限に利用する
ことができる。従つて、第２図に基づき説明した
従来の装置におけるようにＯ−Ｐ間及びＯ−Ｑ間
（第２図）の分解ビツト（即ち、デイジタルデー
タ）が全く無駄になつてしまうという問題が回避
される。また第５図におけるＰ−Ｂ間（Vo2′及
びＱ−Ｃ間Vo3′を第２図におけるＰ−Ｂ間Vo2及
びＱ−Ｃ間Vo3と比較すれば明らかなように本発
明によればダイナミツクレンジが大幅に拡大され
る。上述の実施例においてレベルシフト回路１０
０としては、ツエナーダイオードZD1及びZD2に
よる２段のレベルシフトを行なう態様のものを適
用したが、より多くの段数のレベルシフトを行な
う態様のものを適用することにより、更に過電流
検出の精度を向上させることができる。尚、上述
の本発明の装置において、Ａ／Ｄ変換回路７０の
Ａ／Ｄ変換基準電圧をツエナーダイオードにより
得て、且つ複数段のレベルシフト量をこれと同定
格のツエナーダイオードのｎ個（但し、ｎ＝１、
２、３、……）の直列接続体（即ち、一段目はツ
エナーダイオード１個、２段目はツエナーダイオ
ード２個の直列接続体、…）により行う構成をと
ることにより、個々の素子の特性変化等に起因す
るＡ／Ｄ変換基準電圧の変動による誤差を低減で
きる。また、各ツエナーダイオードは直列接続さ
れているので、各段のツエナーダイオードのレベ
ルシフト値が次段のレベルシフトにおける基準値
となり、いわゆるレベルシフトによる不連続点が
ない。また使用するツエナーダイオードの個数が
最小限で済む。従つてこのような構成をとること
により、安定したＡ／Ｄ変換結果が得られ、高精
度で過電流を検出でき、信頼性が高く、且つ安価
な回路しや断器が実現できる。
１に誘起する電圧Vo1′及びレベルシフト回路１
００におけるツエナーダイオードZD1によりレベ
ルシフトされた信号Vo2′、ツエナーダイオード
ZD2によりレベルシフトされた信号Vo3′とこれら
に対応する被検出電流Ｉとの関係は第５図に示さ
れたようなものである。即ち、 Vo2′＝Vo1′−Vref Vo3′＝Vo1′−２×Vref （但し、VrefはＡ／Ｄ変換における基準電圧） なる関係が成立しており、電圧Vo2′はVo1′に対
しＡ／Ｄ変換基準電圧Vrefだけのレベルシフト
を与えることにより、また電圧Vo3′はVo1′に対
しＡ／Ｄ変換基準電圧Vrefの２倍のレベルシフ
トを与えることにより得られる。第５図の信号
Vo1′，Vo2′，Vo3′に対するアナログマルチプレ
クサ６０における入力信号の選択動作は、マイク
ロコンピユータ８０よりの制御信号に基づき、例
えば、被検出電流が定格電流の10倍までの範囲は
Vo1′が、20倍までの範囲はVo2′が、30倍までの
範囲はVo3′がそれぞれ選択されるようにして行
なわる。尚、同図において、縦軸をＡ／Ｄ変換後
の出力（VrefはＡ／Ｄ変換の飽和ビツト相当）
とすると、V′01のＡ／Ｄ変換出力はＯ−Ａ−Ｃの
特性を、Vo2′のＡ／Ｄ変換出力はＯ−Ｐ−Ｂ−
Ｃの特性を、Vo3′のＡ／Ｄ変換出力はＯ−Ｑ−
Ｃの特性をそれぞれ示す。Ａ／Ｄ変換回路７０は
上述のようなVo1′，Vo2′，Vo3′の各信号に対し、
検出信号として利用する範囲を、Vo1′に関して
はそのＯ−Ａ間、Vo2′に関してはそのＰ−Ｂ間、
Vo3′に関してはそのＱ−Ｃ間のみにそれぞれ限
定し、これら限定された区間の信号に対応させて
Ａ／Ｄ変換の基準ビツト数（入力信号レベルの最
大変化幅に対応するビツト数）を割当てるので、
Ａ／Ｄ変換回路７０の分解能を最大限に利用する
ことができる。従つて、第２図に基づき説明した
従来の装置におけるようにＯ−Ｐ間及びＯ−Ｑ間
（第２図）の分解ビツト（即ち、デイジタルデー
タ）が全く無駄になつてしまうという問題が回避
される。また第５図におけるＰ−Ｂ間（Vo2′及
びＱ−Ｃ間Vo3′を第２図におけるＰ−Ｂ間Vo2及
びＱ−Ｃ間Vo3と比較すれば明らかなように本発
明によればダイナミツクレンジが大幅に拡大され
る。上述の実施例においてレベルシフト回路１０
０としては、ツエナーダイオードZD1及びZD2に
よる２段のレベルシフトを行なう態様のものを適
用したが、より多くの段数のレベルシフトを行な
う態様のものを適用することにより、更に過電流
検出の精度を向上させることができる。尚、上述
の本発明の装置において、Ａ／Ｄ変換回路７０の
Ａ／Ｄ変換基準電圧をツエナーダイオードにより
得て、且つ複数段のレベルシフト量をこれと同定
格のツエナーダイオードのｎ個（但し、ｎ＝１、
２、３、……）の直列接続体（即ち、一段目はツ
エナーダイオード１個、２段目はツエナーダイオ
ード２個の直列接続体、…）により行う構成をと
ることにより、個々の素子の特性変化等に起因す
るＡ／Ｄ変換基準電圧の変動による誤差を低減で
きる。また、各ツエナーダイオードは直列接続さ
れているので、各段のツエナーダイオードのレベ
ルシフト値が次段のレベルシフトにおける基準値
となり、いわゆるレベルシフトによる不連続点が
ない。また使用するツエナーダイオードの個数が
最小限で済む。従つてこのような構成をとること
により、安定したＡ／Ｄ変換結果が得られ、高精
度で過電流を検出でき、信頼性が高く、且つ安価
な回路しや断器が実現できる。
以上を要するに、本発明によれば、Ａ／Ｄ変換
回路のＡ／Ｄ変換基準電圧をツエナーダイオード
により得て、且つレベルシフトを行なう複数段の
レベルシフト用素子をこれと同定格のツエナーダ
イオードを直列接続して適用したので、個々の素
子の特性変化等を起因するＡ／Ｄ変換基準電圧の
変動による誤差が低減できると共に、入力信号を
所定の範囲の区間毎に次の区画との間に不連続点
が生じないように順次レベルシフトし、Ａ／Ｄ変
換回路の分解能を最大限に有効利用することがで
きる。従つて電流検出に関するダイナミツクレン
ジが広く事故電流の検出精度が向上するので誤動
作が少ない。従つて不必要に頻繁に開離接点が開
かず接点の無駄な損耗が防止される。更に本発明
の装置は構造が簡単で信頼性が高く、安価である
ため実用性が高い。
回路のＡ／Ｄ変換基準電圧をツエナーダイオード
により得て、且つレベルシフトを行なう複数段の
レベルシフト用素子をこれと同定格のツエナーダ
イオードを直列接続して適用したので、個々の素
子の特性変化等を起因するＡ／Ｄ変換基準電圧の
変動による誤差が低減できると共に、入力信号を
所定の範囲の区間毎に次の区画との間に不連続点
が生じないように順次レベルシフトし、Ａ／Ｄ変
換回路の分解能を最大限に有効利用することがで
きる。従つて電流検出に関するダイナミツクレン
ジが広く事故電流の検出精度が向上するので誤動
作が少ない。従つて不必要に頻繁に開離接点が開
かず接点の無駄な損耗が防止される。更に本発明
の装置は構造が簡単で信頼性が高く、安価である
ため実用性が高い。
第１図は従来の回路しや断器を示すブロツク
図、第２図は第１図の装置の動作を表わす特性
図、第３図は一般的な回路しや断器の特性を示す
特性図、第４図は本発明の一実施例としての回路
しや断器を示すブロツク図、第５図は第４図の装
置の動作を表わす特性図である。 １０１……電源側端子、２０１……開離接点、
３０１……負荷側端子、１０……電路、２０……
変流器、３０……全波整流回路、４０……波形変
換回路、５０……分圧回路、５１……電圧変換回
路、６０……アナログマルチプレクサ、７０……
Ａ／Ｄ変換回路、８０……マイクロコンピユー
タ、９０……出力装置、１００……レベルシフト
回路。
図、第２図は第１図の装置の動作を表わす特性
図、第３図は一般的な回路しや断器の特性を示す
特性図、第４図は本発明の一実施例としての回路
しや断器を示すブロツク図、第５図は第４図の装
置の動作を表わす特性図である。 １０１……電源側端子、２０１……開離接点、
３０１……負荷側端子、１０……電路、２０……
変流器、３０……全波整流回路、４０……波形変
換回路、５０……分圧回路、５１……電圧変換回
路、６０……アナログマルチプレクサ、７０……
Ａ／Ｄ変換回路、８０……マイクロコンピユー
タ、９０……出力装置、１００……レベルシフト
回路。
Claims (1)
- １ 開離可能な接点、前記接点を開離させる釈放
可能装置、前記釈放可能装置を釈放させる作動装
置、及び過電流を検出して前記作動装置を駆動す
る制御装置を具備した回路しや断器であつて、前
記制御装置は、電路に流れる電流を検出する電流
検出手段、前記電流検出手段の出力信号をその実
効値または平均値に変換する波形変換手段、前記
波形変換手段の出力信号レベルに所定の段数のレ
ベルシフトを与えるレベルシフト手段、前記波形
変換手段及びレベルシフト手段の各アナログ出力
信号をデイジタル信号に変換するＡ／Ｄ変換手
段、前記Ａ／Ｄ変換手段の出力信号を受けてその
信号レベルを判別するレベル判別手段、前記レベ
ル判別手段の出力信号に基づいて所定の時限を発
生する時限発生手段、及び前記時限発生手段の出
力信号に基づいて過電流検出信号を発する出力手
段を具備した回路しや断器において、前記Ａ／Ｄ
変換手段は自己のＡ／Ｄ変換基準電圧を発生する
ためのツエナーダイオードを有するものであり、
且つ前記レベルシフト手段はレベルシフト用素子
として前記ツエナーダイオードと同一のツエナー
電圧を有するｎ個（ｎ＝１、２、３、……）のツ
エナーダイオードが直列接続されて個々のレベル
シフト量をアナログマルチプレクサを介して前記
Ａ／Ｄ変換手段に入力するように構成されたもの
であることを特徴とする回路しや断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15195183A JPS6046715A (ja) | 1983-08-20 | 1983-08-20 | 回路しゃ断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15195183A JPS6046715A (ja) | 1983-08-20 | 1983-08-20 | 回路しゃ断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046715A JPS6046715A (ja) | 1985-03-13 |
| JPH0522453B2 true JPH0522453B2 (ja) | 1993-03-29 |
Family
ID=15529765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15195183A Granted JPS6046715A (ja) | 1983-08-20 | 1983-08-20 | 回路しゃ断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046715A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5594521A (en) * | 1979-01-10 | 1980-07-18 | Mitsubishi Electric Corp | Input circuit for digital protection relay |
-
1983
- 1983-08-20 JP JP15195183A patent/JPS6046715A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6046715A (ja) | 1985-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787667B2 (ja) | 回路しや断器 | |
| GB2482644A (en) | Method for protecting resistive ac load from being shorted, device and switch | |
| US4796148A (en) | Current-sensing arrangement utilizing two current-sensing signals | |
| EP0302470B1 (en) | Circuit breaker including selectively operable long-time-delay tripping circuit | |
| US4590533A (en) | Overvoltage protective relay device | |
| US4819125A (en) | Overcurrent detector | |
| EP0330148B1 (en) | Circuit breaker | |
| US20060237057A1 (en) | Solar power system | |
| JP3335838B2 (ja) | 回路遮断器 | |
| JPH0522453B2 (ja) | ||
| JPH0522454B2 (ja) | ||
| JP3303939B2 (ja) | 中性線欠相検知回路装置 | |
| JPH08214445A (ja) | 回路遮断器 | |
| JP2662566B2 (ja) | 回路しや断器 | |
| JP2575474B2 (ja) | 回路しゃ断器 | |
| JPS619120A (ja) | 漏電検出回路 | |
| JPH08248091A (ja) | 避雷器漏れ電流センサ | |
| JP2575475B2 (ja) | 回路しや断器 | |
| JPS6046713A (ja) | 過電流検出装置 | |
| SU1001297A1 (ru) | Устройство дл защиты трехфазных потребителей от токов короткого замыкани и перегрузки | |
| JPH01270722A (ja) | 回路しや断器 | |
| JP2666497B2 (ja) | 可変電圧発生回路 | |
| JPH077838A (ja) | 回路遮断器の制御装置 | |
| JPH10304662A (ja) | スイッチング電源装置 | |
| JP2793297B2 (ja) | スイツチング安定化電源装置 |