JPH05227756A - 電流形インバータのスイッチング方法 - Google Patents
電流形インバータのスイッチング方法Info
- Publication number
- JPH05227756A JPH05227756A JP4028159A JP2815992A JPH05227756A JP H05227756 A JPH05227756 A JP H05227756A JP 4028159 A JP4028159 A JP 4028159A JP 2815992 A JP2815992 A JP 2815992A JP H05227756 A JPH05227756 A JP H05227756A
- Authority
- JP
- Japan
- Prior art keywords
- hysteresis
- error
- switching
- output
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 簡単な制御回路で、精度の良い出力波形と良
好な応答性とを得る。 【構成】 制御量を検出する検出器と、指令電圧発生器
(10)と、制御量と指令値との誤差を求める引き算器(9)
と、各相２個づつのヒステリシス値の異なるヒステリシ
スコンパレータ計６個のヒステリシスコンパレータ(8a,
8b)と、これらの出力状態からインバータのスイッチ状
態を決定するスイッチングパターン決定回路(7) 及びス
イッチをオン，オフさせるスイッチ駆動回路(6) から成
り、誤差の許容値をヒステリシスコンパレータのヒステ
リシス値により設定し、誤差が許容値に達しヒステリシ
スコンパレータの出力が変化した瞬間に、誤差が減少す
るようスイッチングパターンを変え、どのスイッチング
パターンを選択するかに際しは、三相間の誤差の大小を
判定するためにヒステリシスコンパレータを用い、出力
電圧制御は上下アームを短絡する還流モードをも使用す
ることにより行う。
好な応答性とを得る。 【構成】 制御量を検出する検出器と、指令電圧発生器
(10)と、制御量と指令値との誤差を求める引き算器(9)
と、各相２個づつのヒステリシス値の異なるヒステリシ
スコンパレータ計６個のヒステリシスコンパレータ(8a,
8b)と、これらの出力状態からインバータのスイッチ状
態を決定するスイッチングパターン決定回路(7) 及びス
イッチをオン，オフさせるスイッチ駆動回路(6) から成
り、誤差の許容値をヒステリシスコンパレータのヒステ
リシス値により設定し、誤差が許容値に達しヒステリシ
スコンパレータの出力が変化した瞬間に、誤差が減少す
るようスイッチングパターンを変え、どのスイッチング
パターンを選択するかに際しは、三相間の誤差の大小を
判定するためにヒステリシスコンパレータを用い、出力
電圧制御は上下アームを短絡する還流モードをも使用す
ることにより行う。
Description
【０００１】
【産業上の利用分野】本発明は電流形インバータのスイ
ッチング方法に関するものである。
ッチング方法に関するものである。
【０００２】
【従来の技術】インバータの回路方式としては電圧形と
電流形との二つがあり、電流形は電圧形に比べて保護が
容易となり高い信頼性が得られる利点がある一方、電源
となる商用系統は電圧源であるため電流源を作るコンバ
ータ部でも制御を行う必要があることなどにより、現状
は電圧形インバータが主流となっている。また、ＣＶＣ
Ｆインバータにおいて出力電圧、電流を正弦波に近づけ
るためにはＰＷＭ制御、さらには、そのキャリア周波数
の高周波化が行われている。図３は「半導体電力変換回
路」PZ152(電気学会編、オーム社刊、1987年) に記載さ
れている電流形ＰＷＭインバータの５パルスモード出力
電流、電圧波形である。同図(a) に示すパルス幅α1 、
α2 により出力電流、電圧の低次高調波の含有率が変化
し、α1 、α2 を適切に決めることにより特定の低次高
調波を消去できる。
電流形との二つがあり、電流形は電圧形に比べて保護が
容易となり高い信頼性が得られる利点がある一方、電源
となる商用系統は電圧源であるため電流源を作るコンバ
ータ部でも制御を行う必要があることなどにより、現状
は電圧形インバータが主流となっている。また、ＣＶＣ
Ｆインバータにおいて出力電圧、電流を正弦波に近づけ
るためにはＰＷＭ制御、さらには、そのキャリア周波数
の高周波化が行われている。図３は「半導体電力変換回
路」PZ152(電気学会編、オーム社刊、1987年) に記載さ
れている電流形ＰＷＭインバータの５パルスモード出力
電流、電圧波形である。同図(a) に示すパルス幅α1 、
α2 により出力電流、電圧の低次高調波の含有率が変化
し、α1 、α2 を適切に決めることにより特定の低次高
調波を消去できる。
【０００３】
【発明が解決しようとする課題】上述の例では、パルス
数を増やし９パルスとしても19次、23次、25次高調波は
14〜26％含まれ、ＶＶＶＦインバータとして電動機駆動
に適用した場合トルクリップルが発生する。ＣＶＣＦイ
ンバータに適用する場合は、電圧歪率が大きく、実用に
耐えられない。また、出力電圧の制御は直流電流を変え
ることにより行われるが、この直流電流制御は通常サイ
リスタコンバータにより行われ、サイリスタコンバータ
は応答性が良くないため、インバータの高速応答が困難
である。さらに、パルスパターンは通常ＲＯＭに書き込
まれており、ＣＰＵを要する等、制御回路が複雑になる
と言う問題点がある。一方、パルス数を増やし高調波成
分を減らすことが考えられるが、60度期間はＰＷＭ制御
しないことから、原理上高調波成分を無くすことはでき
ず、また、パルスパターンを記憶するＲＯＭのメモリ容
量が増大する問題点がある。
数を増やし９パルスとしても19次、23次、25次高調波は
14〜26％含まれ、ＶＶＶＦインバータとして電動機駆動
に適用した場合トルクリップルが発生する。ＣＶＣＦイ
ンバータに適用する場合は、電圧歪率が大きく、実用に
耐えられない。また、出力電圧の制御は直流電流を変え
ることにより行われるが、この直流電流制御は通常サイ
リスタコンバータにより行われ、サイリスタコンバータ
は応答性が良くないため、インバータの高速応答が困難
である。さらに、パルスパターンは通常ＲＯＭに書き込
まれており、ＣＰＵを要する等、制御回路が複雑になる
と言う問題点がある。一方、パルス数を増やし高調波成
分を減らすことが考えられるが、60度期間はＰＷＭ制御
しないことから、原理上高調波成分を無くすことはでき
ず、また、パルスパターンを記憶するＲＯＭのメモリ容
量が増大する問題点がある。
【０００４】
【課題を解決するための手段】本発明による電流形イン
バータの制御方法は、制御量と指令値の誤差が一定の許
容値内に入るように、制御量を瞬時値制御する。このた
めに、誤差の許容値をヒステリシスコンパレータのヒス
テリシス値により設定し、誤差が許容値に達しヒステリ
シスコンパレータの出力が変化した瞬間に、誤差が減少
するようにスイッチングパターンを変える。この時、ど
のスイッチングパターンを選択するかに際し、三相間の
誤差の大小を判定するために、各相毎に２個のヒステリ
シス値の異なるヒステリシスコンパレータを用いる。ま
た、出力電圧制御は上下アームを短絡する還流モードを
使用することにより行い、直流電流はほぼ一定となるよ
うにコンバータを制御する。
バータの制御方法は、制御量と指令値の誤差が一定の許
容値内に入るように、制御量を瞬時値制御する。このた
めに、誤差の許容値をヒステリシスコンパレータのヒス
テリシス値により設定し、誤差が許容値に達しヒステリ
シスコンパレータの出力が変化した瞬間に、誤差が減少
するようにスイッチングパターンを変える。この時、ど
のスイッチングパターンを選択するかに際し、三相間の
誤差の大小を判定するために、各相毎に２個のヒステリ
シス値の異なるヒステリシスコンパレータを用いる。ま
た、出力電圧制御は上下アームを短絡する還流モードを
使用することにより行い、直流電流はほぼ一定となるよ
うにコンバータを制御する。
【０００５】
【作用】本発明による制御方法によれば、制御量は常に
許容値内で指令値に追従するため、指令値を正弦波とす
れば、低次高調波をほとんど含まない良好な正弦波出力
が得られる。また、インバータ出力電流のパルス幅は、
ヒステリシスコンパレータの同一出力状態の持続時間と
なり、転流時刻はヒステリシスコンパレータの出力が変
化した時となるため、パルスパターンを記憶させておく
ＲＯＭ等は必要なく、ヒステリシスコンパレータと論理
回路とで簡単に制御回路を構成できる。
許容値内で指令値に追従するため、指令値を正弦波とす
れば、低次高調波をほとんど含まない良好な正弦波出力
が得られる。また、インバータ出力電流のパルス幅は、
ヒステリシスコンパレータの同一出力状態の持続時間と
なり、転流時刻はヒステリシスコンパレータの出力が変
化した時となるため、パルスパターンを記憶させておく
ＲＯＭ等は必要なく、ヒステリシスコンパレータと論理
回路とで簡単に制御回路を構成できる。
【０００６】
【実施例】本発明をＣＶＣＦインバータに適用した場合
の一実施例を図１に示す。コンバータ２とリアクトル３
とにより商用電源１からの電力を定電流化し、各相に上
アームと下アームとの２個のスイッチングデバイスＵP
，ＵN 、ＶP ，ＶN およびＷP ，ＷN の６個のスイッ
チングデバイス４を有する三相フルブリッジインバータ
へ供給するＣＶＣＦインバータは、正弦波出力電圧が要
求されるため、各相のフィルタコンデンサ５の電圧を制
御する。各相毎に電圧検出器により検出したコンデンサ
電圧と指令電圧発生器10からの電圧指令との誤差を引き
算器９により求めて、ヒステリシスコンパレータ8a, 8b
に入力する。ヒステリシスコンパレータ8aはヒステリシ
ス値±Ｈw を、またヒステリシスコンパレータ8bはヒス
テリシス値±Ｈn （Ｈw ＞Ｈn ＞０）を持ち、各ヒステ
リシスコンパレータの出力Ｃwj,Ｃnj（ｊ＝ｕ，ｖ，
ｗ）は、誤差が＋Ｈw ，＋Ｈn を超えたとき“Ｈ”とな
り、−Ｈw ，−Ｈn を超えたとき“Ｌ”となる。スイッ
チングパターン決定回路７において、６個のヒステリシ
スコンパレータの出力に応じ表２に従いスイッチングパ
ターンを決定する。
の一実施例を図１に示す。コンバータ２とリアクトル３
とにより商用電源１からの電力を定電流化し、各相に上
アームと下アームとの２個のスイッチングデバイスＵP
，ＵN 、ＶP ，ＶN およびＷP ，ＷN の６個のスイッ
チングデバイス４を有する三相フルブリッジインバータ
へ供給するＣＶＣＦインバータは、正弦波出力電圧が要
求されるため、各相のフィルタコンデンサ５の電圧を制
御する。各相毎に電圧検出器により検出したコンデンサ
電圧と指令電圧発生器10からの電圧指令との誤差を引き
算器９により求めて、ヒステリシスコンパレータ8a, 8b
に入力する。ヒステリシスコンパレータ8aはヒステリシ
ス値±Ｈw を、またヒステリシスコンパレータ8bはヒス
テリシス値±Ｈn （Ｈw ＞Ｈn ＞０）を持ち、各ヒステ
リシスコンパレータの出力Ｃwj,Ｃnj（ｊ＝ｕ，ｖ，
ｗ）は、誤差が＋Ｈw ，＋Ｈn を超えたとき“Ｈ”とな
り、−Ｈw ，−Ｈn を超えたとき“Ｌ”となる。スイッ
チングパターン決定回路７において、６個のヒステリシ
スコンパレータの出力に応じ表２に従いスイッチングパ
ターンを決定する。
【０００７】図２にＵ相の電圧指令Ｖu * と出力電圧Ｖ
u との誤差（ヒステリシスコンパレータ入力）とヒステ
リシスコンパレータ出力との関係を示す。(a) はヒステ
リシスコンパレータ入力であり、(b) はヒステリシスコ
ンパレータ8bの出力を、(c)はヒステリシスコンパレー
タ8aの出力を示しており、(a) から分かるように電圧誤
差はヒステリシス値±Ｈw 以内となり、このヒステリシ
ス値を適切に定めることにより、高調波成分の少ない良
好な正弦波出力電圧を得ることができる。スイッチ駆動
回路６は、スイッチングパターン決定回路７で選択され
たスイッチングパターンを実現するためのスイッチ駆動
信号を作る。なお、ＶＶＶＦインバータに本発明を適用
する場合には、図１において、電圧検出器を電流検出器
に、電圧指令を電流指令に置き換えればよい。
u との誤差（ヒステリシスコンパレータ入力）とヒステ
リシスコンパレータ出力との関係を示す。(a) はヒステ
リシスコンパレータ入力であり、(b) はヒステリシスコ
ンパレータ8bの出力を、(c)はヒステリシスコンパレー
タ8aの出力を示しており、(a) から分かるように電圧誤
差はヒステリシス値±Ｈw 以内となり、このヒステリシ
ス値を適切に定めることにより、高調波成分の少ない良
好な正弦波出力電圧を得ることができる。スイッチ駆動
回路６は、スイッチングパターン決定回路７で選択され
たスイッチングパターンを実現するためのスイッチ駆動
信号を作る。なお、ＶＶＶＦインバータに本発明を適用
する場合には、図１において、電圧検出器を電流検出器
に、電圧指令を電流指令に置き換えればよい。
【０００８】
【発明の効果】以上説明したように、本発明による制御
方法によれば、簡単な制御構成にて精度のよい出力波形
を得ることが可能である。また、出力制御はインバータ
で行うため、コンバータをＰＷＭ制御にしなくても高速
応答が可能であり、かつ、直流電流に多少の脈流があっ
ても出力は影響されない。
方法によれば、簡単な制御構成にて精度のよい出力波形
を得ることが可能である。また、出力制御はインバータ
で行うため、コンバータをＰＷＭ制御にしなくても高速
応答が可能であり、かつ、直流電流に多少の脈流があっ
ても出力は影響されない。
【図１】本発明をＣＶＣＦインバータに適用した場合の
主回路図及び制御構成を示す図である。
主回路図及び制御構成を示す図である。
【図２】Ｕ相について電圧誤差とヒステリシスコンパレ
ータの出力との関係を示す図である。
ータの出力との関係を示す図である。
【図３】従来の５パルスインバータの動作説明図であ
る。
る。
１ 商用電源 ２ コンバータ ３ リアクトル ４ スイッチングデバイス ５ フィルタコンデンサ ６ スイッチ駆動回路 ７ スイッチングパターン決定回路 8a, 8b ヒステリシスコンパレータ ９ 引き算器 10 指令電圧発生器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関本 英雄 神奈川県海老名市東柏ケ谷４丁目６番32号 東洋電機製造株式会社相模工場内
Claims (1)
- 【請求項１】電流源と６個のスイッチングデバイスとか
らなる三相フルブリッジインバータと、出力電圧を平滑
化するフィルタコンデンサと、Ｕ，Ｖ，Ｗ各相の制御量
を検出する３個の検出器と、指令発生器により生成され
た指令値と前記検出値により検出された制御量との誤差
を各相毎に算出する３個の引き算器と、各相の前記誤差
信号を入力とするヒステリシス値±Ｈw , ±Ｈn （Ｈw
＞Ｈn ＞０）を持つ２個のヒステリシスコンパレータ
と、前記ヒステリシスコンパレータの出力Ｃwj,Ｃnj
（ｊ＝ｕ，ｖ，ｗ）は各相共、入力がＨw , Ｈn を越え
た時“Ｈ”となり、─Ｈw , ─Ｈn を越えた時“Ｌ”と
なるものとし、前記ヒステリシスコンパレータの出力状
態によりインバータスイッチのスイッチングパターンを
決定するスイッチングパターン決定回路と、スイッチン
グデバイスをオン／オフ駆動するスイッチ駆動回路とか
らなる電流形インバータにおいて、 ６個のスイッチングデバイスをオン／オフ駆動する９通
りのスイッチングパターンを Ｐk ＝｛Ｓu ，Ｓv ，Ｓw ｝（但しｋ＝１〜９）とし、 ここで、Ｓj （ｊ＝ｕ，ｖ，ｗ）は 10のとき上アームのスイッチがオンで下アームのスイッ
チがオフ 01のとき上アームのスイッチがオフで下アームのスイッ
チがオン 11のとき上下アーム共にオン 00のとき上下アーム共にオフ を表すものとして、 Ｐk に対応するＳj を表１としたとき、 【表１】 スイッチングパターン決定回路は前記ヒステリシスコン
パレータの出力状態に応じて、表２に示すごとく 【表２】 スイッチングパターンを決定することを特徴とする電流
形インバータのスイッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02815992A JP3197594B2 (ja) | 1992-02-14 | 1992-02-14 | 電流形インバータのスイッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02815992A JP3197594B2 (ja) | 1992-02-14 | 1992-02-14 | 電流形インバータのスイッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05227756A true JPH05227756A (ja) | 1993-09-03 |
| JP3197594B2 JP3197594B2 (ja) | 2001-08-13 |
Family
ID=12240979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02815992A Expired - Fee Related JP3197594B2 (ja) | 1992-02-14 | 1992-02-14 | 電流形インバータのスイッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197594B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792330B1 (en) | 1999-07-06 | 2004-09-14 | Mitsubishi Denki Kabushiki Kaisha | Drive control system |
| JP2007159190A (ja) * | 2005-12-01 | 2007-06-21 | Yaskawa Electric Corp | 分散電源装置の電力変換装置 |
| EP3706304A1 (en) * | 2019-03-06 | 2020-09-09 | Ricotec Oy | Current type inverter |
-
1992
- 1992-02-14 JP JP02815992A patent/JP3197594B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792330B1 (en) | 1999-07-06 | 2004-09-14 | Mitsubishi Denki Kabushiki Kaisha | Drive control system |
| JP2007159190A (ja) * | 2005-12-01 | 2007-06-21 | Yaskawa Electric Corp | 分散電源装置の電力変換装置 |
| EP3706304A1 (en) * | 2019-03-06 | 2020-09-09 | Ricotec Oy | Current type inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3197594B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| JP3994243B2 (ja) | 電力変換装置とそのｐｗｍパルス発生方法 | |
| JPH08331860A (ja) | 電力変換装置 | |
| JP3197594B2 (ja) | 電流形インバータのスイッチング方法 | |
| JP2524771B2 (ja) | 周波数変換装置 | |
| JPH0219718B2 (ja) | ||
| JPH0246173A (ja) | 周波数変換装置 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JP3227009B2 (ja) | 交流電気車の制御装置 | |
| JPH049036B2 (ja) | ||
| JPH10304568A (ja) | 電力補償装置 | |
| JPH0667200B2 (ja) | 電流形ｐｗｍ変換器の制御方法 | |
| JPH0732607B2 (ja) | 電気車用電力変換器の制御装置 | |
| JPS5819169A (ja) | Ｐｗｍ制御変換器の制御方法 | |
| JP3263962B2 (ja) | 直流制動方式 | |
| JP3180775B2 (ja) | 電力変換装置 | |
| JPH0337394B2 (ja) | ||
| JPH11235068A (ja) | サーボ駆動装置 | |
| JP2562591Y2 (ja) | 回生機能を有する電力変換回路 | |
| JPH0332303B2 (ja) | ||
| JPH0419796B2 (ja) | ||
| JP2025109421A (ja) | モータ制御装置 | |
| JP2003018851A (ja) | 直接周波数変換回路の制御方法 | |
| JP2699437B2 (ja) | 電力変換回路の回生制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |