JPH0523081B2 - - Google Patents
Info
- Publication number
- JPH0523081B2 JPH0523081B2 JP58205209A JP20520983A JPH0523081B2 JP H0523081 B2 JPH0523081 B2 JP H0523081B2 JP 58205209 A JP58205209 A JP 58205209A JP 20520983 A JP20520983 A JP 20520983A JP H0523081 B2 JPH0523081 B2 JP H0523081B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current mirror
- transistors
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路に関し、特に切換信
号に応じて入力信号に対する出力信号の極性を制
御する集積回路に適したトランジスタ回路に関す
るものでぎる。
号に応じて入力信号に対する出力信号の極性を制
御する集積回路に適したトランジスタ回路に関す
るものでぎる。
このようなトランジスタ回路としては、従来第
１図に示すように、二重平衡差動増幅回路が用い
られている。すなわち、トランジスタ４，５より
なる第１の差動増幅器、トランジスタ６，７より
なる第２の差動増幅器、そしてトランジスタ４，
５の共通エミツタおよびトランジスタ６，７の共
通エミツタに夫々のコレクタが接続されたトラン
ジスタ１，２よりなる第３の差動増幅器で２重平
衡形差動増幅器が構成される。第３の差動増幅器
におけるトランジスタ１，２の共通エミツタには
電流源３が接続され、その差動入力となるトラン
ジスタ１，２のベースは入力端子１１，１２にそ
れぞれ接続されている。第１および第２の差動増
幅器におけるトランジスタ５および６のベースは
共通接続されて基準電源１０に接続され、トラン
ジスタ４および７のベースは共通接続されて切換
信号入力端子８に接続される。トランジスタ４お
よび６のコレクタはVCC電源に接続され、トラン
ジスタ５および７のコレクタは共通接続され負荷
抵抗２０を介してVCC電源に接続されると共に出
力端子１３に接続される。
１図に示すように、二重平衡差動増幅回路が用い
られている。すなわち、トランジスタ４，５より
なる第１の差動増幅器、トランジスタ６，７より
なる第２の差動増幅器、そしてトランジスタ４，
５の共通エミツタおよびトランジスタ６，７の共
通エミツタに夫々のコレクタが接続されたトラン
ジスタ１，２よりなる第３の差動増幅器で２重平
衡形差動増幅器が構成される。第３の差動増幅器
におけるトランジスタ１，２の共通エミツタには
電流源３が接続され、その差動入力となるトラン
ジスタ１，２のベースは入力端子１１，１２にそ
れぞれ接続されている。第１および第２の差動増
幅器におけるトランジスタ５および６のベースは
共通接続されて基準電源１０に接続され、トラン
ジスタ４および７のベースは共通接続されて切換
信号入力端子８に接続される。トランジスタ４お
よび６のコレクタはVCC電源に接続され、トラン
ジスタ５および７のコレクタは共通接続され負荷
抵抗２０を介してVCC電源に接続されると共に出
力端子１３に接続される。
次に第１図で示した回路の動作を説明する。切
換信号入力端子８にトランジスタ４，７が導通
し、トランジスタ５，６が非導通となるような基
準電源１０より高い電圧を加え、入力端子１２に
バイアス電圧を印加し、さらに入力端子１１に入
力信号を加えると、出力端子１３には入力信号と
同極性の出力信号が現われる。次に、切換信号入
力端子８にトランジスタ５，６が導通し、トラン
ジスタ４，７が非導通となるような基準電源１０
より低い電圧を加えると、出力端子１３には入力
信号と逆極性の出力信号が現われる。このよう
に、第１図で示した回路は、切換端子８の電圧レ
ベルに応じて入力信号の極性を制御できる。
換信号入力端子８にトランジスタ４，７が導通
し、トランジスタ５，６が非導通となるような基
準電源１０より高い電圧を加え、入力端子１２に
バイアス電圧を印加し、さらに入力端子１１に入
力信号を加えると、出力端子１３には入力信号と
同極性の出力信号が現われる。次に、切換信号入
力端子８にトランジスタ５，６が導通し、トラン
ジスタ４，７が非導通となるような基準電源１０
より低い電圧を加えると、出力端子１３には入力
信号と逆極性の出力信号が現われる。このよう
に、第１図で示した回路は、切換端子８の電圧レ
ベルに応じて入力信号の極性を制御できる。
しかしながら、第１図の構成によると、出力信
号振幅をほぼ接地電位からVCC電圧まで得ること
はできない。つまり、広い出力ダイナミツクレン
ジが得られない。また出力端子１３の直流電圧も
制約をうける等の欠点がある。
号振幅をほぼ接地電位からVCC電圧まで得ること
はできない。つまり、広い出力ダイナミツクレン
ジが得られない。また出力端子１３の直流電圧も
制約をうける等の欠点がある。
本発明の目的は充分な出力ダイナミツクレンジ
が得られると共に回路定数決定も容易な入力信号
に対する出力信号の極性制御を行なうトランジス
タ回路を提供することにある。
が得られると共に回路定数決定も容易な入力信号
に対する出力信号の極性制御を行なうトランジス
タ回路を提供することにある。
本発明は、縦続接続され少なくとも一方に入力
信号が供給される互いに逆極性の第１および第２
のトランジスタと、第１トランジスタにその入力
端が接続された第１のカレントミラー回路と、第
２のトランジスタにその入力端が接続され出力端
が第１のカレントミラー回路の出力端に接続され
た第２のカレントミラー回路と、第１および第２
のカレントミラー回路の動作状態を制御するスイ
ツチ回路とを有し、第１および第２のカレントミ
ラー回路の共通出力端から出力信号を得ることを
特徴とする。
信号が供給される互いに逆極性の第１および第２
のトランジスタと、第１トランジスタにその入力
端が接続された第１のカレントミラー回路と、第
２のトランジスタにその入力端が接続され出力端
が第１のカレントミラー回路の出力端に接続され
た第２のカレントミラー回路と、第１および第２
のカレントミラー回路の動作状態を制御するスイ
ツチ回路とを有し、第１および第２のカレントミ
ラー回路の共通出力端から出力信号を得ることを
特徴とする。
以下、本発明を図面により詳述すると、第２図
は本発明の基本的構成図を示す。第２図におい
て、エミツタ間に共通エミツタ抵抗１６が接続さ
れた第１のトランジスタ１４と第２のトランジス
タ１５とは互いに異なる導電性を有し、第１のト
ランジスタ１４のベースは第１の入力端子１１に
接続され、第２のトランジスタ１５のベースは第
２の入力端子１２に接続されている。第１のトラ
ンジスタ１４のコレクタは第１のカレントミラー
回路１７の入力端に接続され、第２のトランジス
タ１５のコレクタは第２のカレントミラー回路１
８の入力端に接続されている。第１および第２の
カレントミラー回路１７，１８のそれぞれの出力
端は、バイアス源２２に接続された共通負荷２０
に接続され、さらに出力端子１３に接続されてい
る。第１および第２のカレントミラー回路１７，
１８の動作状態はスイツチ回路１９，２０により
制御される。
は本発明の基本的構成図を示す。第２図におい
て、エミツタ間に共通エミツタ抵抗１６が接続さ
れた第１のトランジスタ１４と第２のトランジス
タ１５とは互いに異なる導電性を有し、第１のト
ランジスタ１４のベースは第１の入力端子１１に
接続され、第２のトランジスタ１５のベースは第
２の入力端子１２に接続されている。第１のトラ
ンジスタ１４のコレクタは第１のカレントミラー
回路１７の入力端に接続され、第２のトランジス
タ１５のコレクタは第２のカレントミラー回路１
８の入力端に接続されている。第１および第２の
カレントミラー回路１７，１８のそれぞれの出力
端は、バイアス源２２に接続された共通負荷２０
に接続され、さらに出力端子１３に接続されてい
る。第１および第２のカレントミラー回路１７，
１８の動作状態はスイツチ回路１９，２０により
制御される。
今、第２の入力端子１２に適当なバイアス電圧
を与えてトランジスタ１５を電流源とし、さらに
スイツチ２１を働かせてカレントミラー回路１８
をオフ状態にすると、第１の入力端子１１に供給
される入力信号と同じ極性の出力信号が出力端子
１３が得られる。一方、スイツチ１９を働かせて
カレントミラー回路１７を遮断させると、入力信
号とは逆の極性の出力信号が得られる。このよう
に、入力信号に対する出力信号の極性を制御でき
る。また、負荷２０の一方に接続されたバイアス
源２２の電位の設定により、出力のダイナミツク
レンジが広くとれ、さらに出力信号の極性ごとに
バイアス源２２の電位を切換えることで各動作点
とダイナミツクレンジを任意に設定することが可
能となる。スイツチ１９，２０はトランジスタで
構成することができるので、比較的簡単な構成で
集積回路化に適した回路となる。
を与えてトランジスタ１５を電流源とし、さらに
スイツチ２１を働かせてカレントミラー回路１８
をオフ状態にすると、第１の入力端子１１に供給
される入力信号と同じ極性の出力信号が出力端子
１３が得られる。一方、スイツチ１９を働かせて
カレントミラー回路１７を遮断させると、入力信
号とは逆の極性の出力信号が得られる。このよう
に、入力信号に対する出力信号の極性を制御でき
る。また、負荷２０の一方に接続されたバイアス
源２２の電位の設定により、出力のダイナミツク
レンジが広くとれ、さらに出力信号の極性ごとに
バイアス源２２の電位を切換えることで各動作点
とダイナミツクレンジを任意に設定することが可
能となる。スイツチ１９，２０はトランジスタで
構成することができるので、比較的簡単な構成で
集積回路化に適した回路となる。
第３図に本発明の具体的な一実施例を示し詳細
な説明を行う。第２図と同一素子は同じ番号で示
す。第３図において、トランジスタ１４、トラン
ジスタ１５のそれぞれのベースは入力端子１１，
１２に接続され、各トランジスタ１４，１５のエ
ミツタ間には抵抗１６が接続されている。PNP
トランジスタ２３，２４は第１のカレントミラー
回路１７を構成し、ダイオード接続されたトラン
ジスタ２３のコレクタ（すなわち、入力端）にト
ランジスタ１４のコレクタが接続されている。
NPNトランジスタ２６，２７は第２のカレント
ミラー回路１８を構成し、ダイオード接続された
トランジスタ２６のコレクタ（入力端）はトラン
ジスタ１５のコレクタに接続されている。第１、
第２のカレントミラー回路１７，１８の出力端
（すなわち、トランジスタ２４，２７のコレクタ）
は共通接続され、負荷２０を構成する抵抗２９に
接続されると共に出力端子１３に接続される。負
荷抵抗２９の反対側は、バイアス源２２を構成す
るトランジスタ３０および３１の共通コレクタに
接続される。トランジスタ３０のエミツタは電源
VCCに接続され、そのベースは抵抗３２を通して
切換信号入力端子３６に接続されるトランジスタ
３１のエミツタは接地し、そのベースは抵抗３３
を通して切換信号入力端子３６に接続される。ト
ランジスタ２５および抵抗３４はスイツチ回路１
９であり、トランジスタ２５のコレクタは第１の
カレントミラー回路１７を構成するトランジスタ
２３，２４の共通ベースに接続され、そのエミツ
タは電源VCCに接続される。トランジスタ２８お
よび抵抗３５はスイツチ回路２１を構成する。ト
ランジスタ２８はコレクタ第２のカレントミラー
回路であるトランジスタ２６，２７の共通ベース
に接続され、そのエミツタは接地される。抵抗３
４，３５の他端は切換信号入力端子３６に接続さ
れている。
な説明を行う。第２図と同一素子は同じ番号で示
す。第３図において、トランジスタ１４、トラン
ジスタ１５のそれぞれのベースは入力端子１１，
１２に接続され、各トランジスタ１４，１５のエ
ミツタ間には抵抗１６が接続されている。PNP
トランジスタ２３，２４は第１のカレントミラー
回路１７を構成し、ダイオード接続されたトラン
ジスタ２３のコレクタ（すなわち、入力端）にト
ランジスタ１４のコレクタが接続されている。
NPNトランジスタ２６，２７は第２のカレント
ミラー回路１８を構成し、ダイオード接続された
トランジスタ２６のコレクタ（入力端）はトラン
ジスタ１５のコレクタに接続されている。第１、
第２のカレントミラー回路１７，１８の出力端
（すなわち、トランジスタ２４，２７のコレクタ）
は共通接続され、負荷２０を構成する抵抗２９に
接続されると共に出力端子１３に接続される。負
荷抵抗２９の反対側は、バイアス源２２を構成す
るトランジスタ３０および３１の共通コレクタに
接続される。トランジスタ３０のエミツタは電源
VCCに接続され、そのベースは抵抗３２を通して
切換信号入力端子３６に接続されるトランジスタ
３１のエミツタは接地し、そのベースは抵抗３３
を通して切換信号入力端子３６に接続される。ト
ランジスタ２５および抵抗３４はスイツチ回路１
９であり、トランジスタ２５のコレクタは第１の
カレントミラー回路１７を構成するトランジスタ
２３，２４の共通ベースに接続され、そのエミツ
タは電源VCCに接続される。トランジスタ２８お
よび抵抗３５はスイツチ回路２１を構成する。ト
ランジスタ２８はコレクタ第２のカレントミラー
回路であるトランジスタ２６，２７の共通ベース
に接続され、そのエミツタは接地される。抵抗３
４，３５の他端は切換信号入力端子３６に接続さ
れている。
次に、この回路の動作を説明する。なお、説明
を容易にするためにVCE（sat）＝０とする。入力端
子１２に適当なバイアスを印加してトランジスタ
１５を電流源とし、切換信号入力端子３６に例え
ば電源電圧を与える。スイツチ回路１９，２０の
トランジスタ２５、トランジスタ２８のうち、切
換信号入力端子３６には電源電圧が加わつている
ので、トランジスタ２８が導通状態、トランジス
タ２５は非導通状態となる。したがつて、トラン
ジスタ２３，２４よりなる第１のカレントミラー
回路１７は導通状態となるが、トランジスタ２
６，２７よりなる第２のカレントミラー回路１８
は非導通となる。また、トランジスタ３０は非導
通、トランジスタ３１は導通となるため、負荷抵
抗２９の出力端子１３と反対側の電位はGND電
位となる。この状態において、入力信号が入力端
子１１に入力されると、その電流に比例した電流
が抵抗２９に流れ込み、この結果、出力端子１３
には入力信号と同じ極性の出力信号が現われる。
次に、切換信号入力端子３６を接地すると、前記
のように電源電圧を与えていた場合とは逆にトラ
ンジスタ２８，３１が非導通、トランジスタ２
５，３０は導通となるので、第２のカレントミラ
ー回路１８が導通となり、また負荷抵抗２９の出
力端子１３と反対側の電位はVCCになる。この状
態において、入力信号を入力端子１１に加える
と、トランジスタ１４，１５に流れる電流に比例
した電流を第２のカレントミラー回路１８が負荷
抵抗２９から引き込み、この結果、出力端子１３
には入力信号と逆極性の出力信号が現われること
になる。
を容易にするためにVCE（sat）＝０とする。入力端
子１２に適当なバイアスを印加してトランジスタ
１５を電流源とし、切換信号入力端子３６に例え
ば電源電圧を与える。スイツチ回路１９，２０の
トランジスタ２５、トランジスタ２８のうち、切
換信号入力端子３６には電源電圧が加わつている
ので、トランジスタ２８が導通状態、トランジス
タ２５は非導通状態となる。したがつて、トラン
ジスタ２３，２４よりなる第１のカレントミラー
回路１７は導通状態となるが、トランジスタ２
６，２７よりなる第２のカレントミラー回路１８
は非導通となる。また、トランジスタ３０は非導
通、トランジスタ３１は導通となるため、負荷抵
抗２９の出力端子１３と反対側の電位はGND電
位となる。この状態において、入力信号が入力端
子１１に入力されると、その電流に比例した電流
が抵抗２９に流れ込み、この結果、出力端子１３
には入力信号と同じ極性の出力信号が現われる。
次に、切換信号入力端子３６を接地すると、前記
のように電源電圧を与えていた場合とは逆にトラ
ンジスタ２８，３１が非導通、トランジスタ２
５，３０は導通となるので、第２のカレントミラ
ー回路１８が導通となり、また負荷抵抗２９の出
力端子１３と反対側の電位はVCCになる。この状
態において、入力信号を入力端子１１に加える
と、トランジスタ１４，１５に流れる電流に比例
した電流を第２のカレントミラー回路１８が負荷
抵抗２９から引き込み、この結果、出力端子１３
には入力信号と逆極性の出力信号が現われること
になる。
なお、入力信号を第２の入力端子１２に加えた
り、両入力端子１１，１２に入力信号を加えても
同様の効果が得られる。
り、両入力端子１１，１２に入力信号を加えても
同様の効果が得られる。
このように、第３図で示した回路は、切換信号
入力端子３６の電圧を変えるだけで、出力信号の
極性を容易に反転することのできる。また出力の
ダイナミツクレンジは、出力信号が接地電位から
VCC電圧まで変化するので広くとれ、さらに出力
端子１３のDC電位も任意に設定できる。さらに
また、２入力信号の減算も同時に行え、第１と第
２のカレントミラー回路１７，１８の電流比を変
えることによりそれぞれの極性の利得も別々に設
定することが可能である。
入力端子３６の電圧を変えるだけで、出力信号の
極性を容易に反転することのできる。また出力の
ダイナミツクレンジは、出力信号が接地電位から
VCC電圧まで変化するので広くとれ、さらに出力
端子１３のDC電位も任意に設定できる。さらに
また、２入力信号の減算も同時に行え、第１と第
２のカレントミラー回路１７，１８の電流比を変
えることによりそれぞれの極性の利得も別々に設
定することが可能である。
本発明の他の実施例を第４図に示す。第３図と
同一のところは同じ番号で示している。第３図と
の相違点のみ記すと、第３図の負荷抵抗２９が負
荷抵抗３７，３８と２つになり、それぞれトラン
ジスタ３０、トランジスタ３１のコレクタに接続
され、その反対側は共通接続されて第１、第２の
カレントミラー回路１７，１８のトランジスタ２
４，２７のコレクタに接続されると共に出力端子
１３としている。第４図の動作は、まつたく第３
図と同様になることは改めて説明するまでもな
い。したがつて第４図の回路も第３図の一実施例
と同様の効果があり、かつ抵抗３７，３８の値を
変えることにより、出力信号の極性ごとに利得を
変化させることができる。
同一のところは同じ番号で示している。第３図と
の相違点のみ記すと、第３図の負荷抵抗２９が負
荷抵抗３７，３８と２つになり、それぞれトラン
ジスタ３０、トランジスタ３１のコレクタに接続
され、その反対側は共通接続されて第１、第２の
カレントミラー回路１７，１８のトランジスタ２
４，２７のコレクタに接続されると共に出力端子
１３としている。第４図の動作は、まつたく第３
図と同様になることは改めて説明するまでもな
い。したがつて第４図の回路も第３図の一実施例
と同様の効果があり、かつ抵抗３７，３８の値を
変えることにより、出力信号の極性ごとに利得を
変化させることができる。
以上、本発明によれば、出力信号の極性反転の
ための電子回路において、容易に極性反転が行な
えかつ比較的簡単な回路で構成できて集積回路化
に適するものである。
ための電子回路において、容易に極性反転が行な
えかつ比較的簡単な回路で構成できて集積回路化
に適するものである。
第１図は従来例を示す回路接続図、第２図は本
発明の基本回路構成図、第３図は本発明の一実施
例を示す回路接続図、第４図は本発明の他の実施
例を示す回路接続図である。 １７，１８……カレントミラー回路、１９，２
１……スイツチ回路、２０……負荷、１，２，４
〜７，１４，１５，２３〜２８，３０，３１……
トランジスタ、１６，２９，３２〜３５，３７，
３８……抵抗、１１，１２……入力端子、１３…
…出力端子、１０，１２……バイアス源、８，３
６……切換信号入力端子、３……電流源。
発明の基本回路構成図、第３図は本発明の一実施
例を示す回路接続図、第４図は本発明の他の実施
例を示す回路接続図である。 １７，１８……カレントミラー回路、１９，２
１……スイツチ回路、２０……負荷、１，２，４
〜７，１４，１５，２３〜２８，３０，３１……
トランジスタ、１６，２９，３２〜３５，３７，
３８……抵抗、１１，１２……入力端子、１３…
…出力端子、１０，１２……バイアス源、８，３
６……切換信号入力端子、３……電流源。
Claims (1)
- １ それぞれのエミツタが互いに結合され少なく
とも一方のベースに入力信号が供給される第１お
よび第２のトランジスタと、前記第１のトランジ
スタのコレクタに入力端が接続された第１のカレ
ントミラー回路と、前記第２のトランジスタのコ
レクタに入力端が接続された第２のカレントミラ
ー回路と、前記入力信号に対する出力信号の要求
される極性に応じて前記第１および第２のカレン
トミラー回路の一方を動作状態とし他方を非動作
状態とするスイツチ回路とを有し、前記第１およ
び第２のカレントミラー回路のそれぞれの出力端
を結合して出力信号を得ることを特徴とするトラ
ンジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205209A JPS6096905A (ja) | 1983-11-01 | 1983-11-01 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205209A JPS6096905A (ja) | 1983-11-01 | 1983-11-01 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6096905A JPS6096905A (ja) | 1985-05-30 |
| JPH0523081B2 true JPH0523081B2 (ja) | 1993-03-31 |
Family
ID=16503203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205209A Granted JPS6096905A (ja) | 1983-11-01 | 1983-11-01 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6096905A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676616A (en) * | 1979-11-28 | 1981-06-24 | Yokogawa Hokushin Electric Corp | Current operational amplifier |
-
1983
- 1983-11-01 JP JP58205209A patent/JPS6096905A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6096905A (ja) | 1985-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4109214A (en) | Unbalanced-to-balanced signal converter circuit | |
| JPS6156642B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPS6341445B2 (ja) | ||
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0523081B2 (ja) | ||
| JP3225527B2 (ja) | 遅延回路 | |
| JPH0467368B2 (ja) | ||
| JPH0464205B2 (ja) | ||
| JPH0746764B2 (ja) | 増幅器 | |
| JPS5827541Y2 (ja) | シンゴウシヨリカイロ | |
| JP3039174B2 (ja) | スイッチ回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JPH029729B2 (ja) | ||
| JPH0418251Y2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS6259485B2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JPH0451094B2 (ja) | ||
| JPH0715250A (ja) | 増幅回路 | |
| JPH0261168B2 (ja) |