JPH05235331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05235331A JPH05235331A JP20015991A JP20015991A JPH05235331A JP H05235331 A JPH05235331 A JP H05235331A JP 20015991 A JP20015991 A JP 20015991A JP 20015991 A JP20015991 A JP 20015991A JP H05235331 A JPH05235331 A JP H05235331A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- oxide
- contact hole
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 16
- 230000006698 induction Effects 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 7
- 230000003068 static effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 高耐圧、高信頼性を実現するために酸化膜厚
を厚くした場合でも、不純物拡散用酸化膜開口部の底部
に、寸法精度良くコンタクトホールを形成できる製造方
法を提供すること。 【構成】 不純物拡散用に形成された酸化膜凹部４’の
底部にコンタクトホール７を形成する半導体装置の製造
方法であって、前記酸化膜凹部４’を含む酸化膜２の全
面に窒化ケイ素膜６を堆積した後、酸化膜凹部４’の側
壁だけに窒化ケイ素膜６を残すように異方性エッチング
し、続いて、酸化膜凹部４’の底部に一導電型の半導体
領域５が露出するまで酸化膜２を異方性エッチングして
凹部酸化膜２ａを開口し、しかる後、酸化膜凹部側壁の
窒化ケイ素膜６ａを除去することにより階段状のコンタ
クトホールを形成したことを特徴とする。
を厚くした場合でも、不純物拡散用酸化膜開口部の底部
に、寸法精度良くコンタクトホールを形成できる製造方
法を提供すること。 【構成】 不純物拡散用に形成された酸化膜凹部４’の
底部にコンタクトホール７を形成する半導体装置の製造
方法であって、前記酸化膜凹部４’を含む酸化膜２の全
面に窒化ケイ素膜６を堆積した後、酸化膜凹部４’の側
壁だけに窒化ケイ素膜６を残すように異方性エッチング
し、続いて、酸化膜凹部４’の底部に一導電型の半導体
領域５が露出するまで酸化膜２を異方性エッチングして
凹部酸化膜２ａを開口し、しかる後、酸化膜凹部側壁の
窒化ケイ素膜６ａを除去することにより階段状のコンタ
クトホールを形成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものであり、特に、段差のある酸化膜にコンタ
クトホールを形成する方法に関する。
に関するものであり、特に、段差のある酸化膜にコンタ
クトホールを形成する方法に関する。
【０００２】
【従来の技術】半導体装置の一つに静電誘導型半導体装
置がある。図４はかかる静電誘導型半導体装置の要部断
面図であり、静電誘導型半導体装置３１は、半導体基板
３２の一表面側にゲート（Ｐ+ ）領域３３とカソード
（Ｎ+ ）領域３４を備えるとともに、他面にアノード
（Ｐ+ ）領域３５を備え、かつ、ゲート・カソード各領
域３３，３４とアノード領域３５の間に主電流通路とな
る高比抵抗（Ｎ- ）領域３６を備えている。
置がある。図４はかかる静電誘導型半導体装置の要部断
面図であり、静電誘導型半導体装置３１は、半導体基板
３２の一表面側にゲート（Ｐ+ ）領域３３とカソード
（Ｎ+ ）領域３４を備えるとともに、他面にアノード
（Ｐ+ ）領域３５を備え、かつ、ゲート・カソード各領
域３３，３４とアノード領域３５の間に主電流通路とな
る高比抵抗（Ｎ- ）領域３６を備えている。
【０００３】かかる静電誘導型半導体装置３１は、ゲー
ト電極３３’とカソード電極３４’間の電圧を制御する
ことにより、アノード電極３５’とカソード電極３４’
間の主電流を導通・遮断させることができ、近年、導通
・遮断スピード（スイッチングスピード）を、構造改良
や電子線、陽子線照射によって大幅に改善し、次世代の
大電力半導体装置として注目されている。
ト電極３３’とカソード電極３４’間の電圧を制御する
ことにより、アノード電極３５’とカソード電極３４’
間の主電流を導通・遮断させることができ、近年、導通
・遮断スピード（スイッチングスピード）を、構造改良
や電子線、陽子線照射によって大幅に改善し、次世代の
大電力半導体装置として注目されている。
【０００４】ところで、このような静電誘導型半導体装
置のゲート領域３３は、カソード領域３４に比べ、その
領域が半導体基板３２の内部まで存在している（拡散長
がゲート領域３３の方が深い）為、製造上はゲート領域
３３、カソード領域３４の順に形成されるのが一般的で
ある。
置のゲート領域３３は、カソード領域３４に比べ、その
領域が半導体基板３２の内部まで存在している（拡散長
がゲート領域３３の方が深い）為、製造上はゲート領域
３３、カソード領域３４の順に形成されるのが一般的で
ある。
【０００５】ゲート領域を形成するには、図５（ａ）に
示すように、半導体基板４２の一表面側に形成された酸
化膜４７にレジスト４８を塗布し、所望のレジストパタ
ーンを形成した後、図５（ｂ）に示すように、レジスト
４８をマスクとして酸化膜４７をエッチングし、半導体
基板４２の表面４９を露出させる。
示すように、半導体基板４２の一表面側に形成された酸
化膜４７にレジスト４８を塗布し、所望のレジストパタ
ーンを形成した後、図５（ｂ）に示すように、レジスト
４８をマスクとして酸化膜４７をエッチングし、半導体
基板４２の表面４９を露出させる。
【０００６】その後、前記レジスト４８を除去した後、
拡散用酸化膜開口部（半導体基板露出部４９）５０より
Ｐ型不純物を導入、拡散し、図５（ｃ）に示すようにゲ
ート領域４３が形成される。なお、この後カソード領域
を形成するため、前記半導体基板露出部４９は前記不純
物拡散時に酸化膜４７’で覆っている。
拡散用酸化膜開口部（半導体基板露出部４９）５０より
Ｐ型不純物を導入、拡散し、図５（ｃ）に示すようにゲ
ート領域４３が形成される。なお、この後カソード領域
を形成するため、前記半導体基板露出部４９は前記不純
物拡散時に酸化膜４７’で覆っている。
【０００７】カソード領域形成後、最終的にゲート領域
４３には、ゲート電極と接続するためのコンタクトホー
ルを形成しなければならず、図５（ｄ）に示すように、
再度レジスト４８’を塗布し、前記拡散用酸化膜開口部
５０の内部に所望のコンタクトホール用レジストパター
ンを形成する。その後、このコンタクトホール用レジス
トパターンをマスクとして、酸化膜４７，４７’をエッ
チングする。
４３には、ゲート電極と接続するためのコンタクトホー
ルを形成しなければならず、図５（ｄ）に示すように、
再度レジスト４８’を塗布し、前記拡散用酸化膜開口部
５０の内部に所望のコンタクトホール用レジストパター
ンを形成する。その後、このコンタクトホール用レジス
トパターンをマスクとして、酸化膜４７，４７’をエッ
チングする。
【０００８】最終的には、レジスト４８’を除去した
後、図６に示すコンタクトホールが形成できる。
後、図６に示すコンタクトホールが形成できる。
【０００９】ここで、コンタクトホール用レジストパタ
ーン４８’が拡散用酸化膜開口部５０の内部に形成され
ているが、これはマスク合わせの精度を考慮し、その開
口寸法を拡散用酸化膜開口部５０より縮小して設計して
いる。また、図６に示すように、最終断面構造において
階段状の酸化膜断面Ｓを有することにより、この後、電
極材料を堆積したとき、電極材料のカバレッジを良好に
するということも同時に実現している。
ーン４８’が拡散用酸化膜開口部５０の内部に形成され
ているが、これはマスク合わせの精度を考慮し、その開
口寸法を拡散用酸化膜開口部５０より縮小して設計して
いる。また、図６に示すように、最終断面構造において
階段状の酸化膜断面Ｓを有することにより、この後、電
極材料を堆積したとき、電極材料のカバレッジを良好に
するということも同時に実現している。
【００１０】
【発明が解決しようとする課題】しかしながら、前記し
た従来の技術では、酸化膜厚が厚くなった場合、コンタ
クトホール用レジストを、そのマスク寸法に比べて、精
度良く開口（加工）できないという問題があった。
た従来の技術では、酸化膜厚が厚くなった場合、コンタ
クトホール用レジストを、そのマスク寸法に比べて、精
度良く開口（加工）できないという問題があった。
【００１１】つまり、最近では、半導体装置の大電力
化、高耐圧化が望まれており、静電誘導型半導体装置で
も例外でない。そこで、特に高耐圧化を目指し、かつ、
装置の信頼性を向上させるために、酸化膜厚を厚くする
方法が採られる。しかし、酸化膜厚を厚くした場合、不
純物拡散用の酸化膜を開口することに問題は発生しない
が、図７に示すように、コンタクトホール形成用レジス
ト５８を不純物拡散用酸化膜開口部６０にレジストを再
塗布した際、酸化膜５７の膜厚が厚いと、開口部６０内
部のレジスト５８も厚くなり、コンタクトホール形成用
に取り除くべきレジスト量５８’が増えることになる。
従って、平坦な表面６１に塗布したレジストを加工する
のに比べ、その加工（開口）に必要な露光量、現像時間
とも増加することになり、その露光量、現像時間の増加
割合に応じて、レジスト開口後の開口寸法のマスク寸法
に対する精度は悪化し、目標とする寸法内にレジストを
加工できず、最悪の場合、図８に示すように、拡散用酸
化膜開口部６０寸法を越えてしまうという問題があっ
た。
化、高耐圧化が望まれており、静電誘導型半導体装置で
も例外でない。そこで、特に高耐圧化を目指し、かつ、
装置の信頼性を向上させるために、酸化膜厚を厚くする
方法が採られる。しかし、酸化膜厚を厚くした場合、不
純物拡散用の酸化膜を開口することに問題は発生しない
が、図７に示すように、コンタクトホール形成用レジス
ト５８を不純物拡散用酸化膜開口部６０にレジストを再
塗布した際、酸化膜５７の膜厚が厚いと、開口部６０内
部のレジスト５８も厚くなり、コンタクトホール形成用
に取り除くべきレジスト量５８’が増えることになる。
従って、平坦な表面６１に塗布したレジストを加工する
のに比べ、その加工（開口）に必要な露光量、現像時間
とも増加することになり、その露光量、現像時間の増加
割合に応じて、レジスト開口後の開口寸法のマスク寸法
に対する精度は悪化し、目標とする寸法内にレジストを
加工できず、最悪の場合、図８に示すように、拡散用酸
化膜開口部６０寸法を越えてしまうという問題があっ
た。
【００１２】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、高耐圧、高信頼性を実現
するために酸化膜厚を厚くした場合でも、不純物拡散用
酸化膜開口部の底部に、寸法精度良くコンタクトホール
を形成できる半導体装置の製造方法を提供することにあ
る。
で、その目的とするところは、高耐圧、高信頼性を実現
するために酸化膜厚を厚くした場合でも、不純物拡散用
酸化膜開口部の底部に、寸法精度良くコンタクトホール
を形成できる半導体装置の製造方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】上記課題を解決するため
本発明は、不純物拡散用に形成された酸化膜凹部の底部
にコンタクトホールを形成する半導体装置の製造におい
て、前記酸化膜凹部を含む全面に窒化ケイ素膜を堆積し
た後、前記酸化膜凹部の側壁だけに前記窒化ケイ素膜を
残すように異方性エッチングし、続いて、前記酸化膜凹
部の底部に一導電型の半導体領域が露出するまで前記酸
化膜を異方性エッチングして凹部酸化膜を開口し、しか
る後、前記酸化膜凹部側壁の窒化ケイ素膜を除去するこ
とにより階段状のコンタクトホールを形成したことを特
徴とするものである。
本発明は、不純物拡散用に形成された酸化膜凹部の底部
にコンタクトホールを形成する半導体装置の製造におい
て、前記酸化膜凹部を含む全面に窒化ケイ素膜を堆積し
た後、前記酸化膜凹部の側壁だけに前記窒化ケイ素膜を
残すように異方性エッチングし、続いて、前記酸化膜凹
部の底部に一導電型の半導体領域が露出するまで前記酸
化膜を異方性エッチングして凹部酸化膜を開口し、しか
る後、前記酸化膜凹部側壁の窒化ケイ素膜を除去するこ
とにより階段状のコンタクトホールを形成したことを特
徴とするものである。
【００１４】
【実施例】図１及び図２は本発明の一実施例を示す工程
断面図で、半導体装置として静電誘導型半導体装置を例
に挙げて説明する。
断面図で、半導体装置として静電誘導型半導体装置を例
に挙げて説明する。
【００１５】まず、静電誘導型半導体装置のゲート領域
を形成するには、図１（ａ）に示すように、半導体基板
１の一表面上に形成された酸化膜２にレジスト３を塗布
し、不純物拡散用のパターンにレジスト３を開口する。
を形成するには、図１（ａ）に示すように、半導体基板
１の一表面上に形成された酸化膜２にレジスト３を塗布
し、不純物拡散用のパターンにレジスト３を開口する。
【００１６】次いで、図１（ｂ）に示すように、レジス
ト３をマスクとして酸化膜２を異方性エッチングし、半
導体基板１の表面１ａを露出させ、後工程で酸化膜凹部
となる不純物拡散用開口部４を形成する。なお、このと
き酸化膜２の厚みが増してもエッチング時間が長くなる
だけで、加工上の問題はない。
ト３をマスクとして酸化膜２を異方性エッチングし、半
導体基板１の表面１ａを露出させ、後工程で酸化膜凹部
となる不純物拡散用開口部４を形成する。なお、このと
き酸化膜２の厚みが増してもエッチング時間が長くなる
だけで、加工上の問題はない。
【００１７】次に、レジスト３を除去した後、前記拡散
用開口部（露出した半導体基板表面１ａ）４よりＰ型不
純物を導入し、所望の深さまで拡散し、図１（ｃ）に示
すようにゲート領域５を形成する。ここで、前記半導体
基板表面１ａは、後のカソード領域を形成することを考
慮して酸化膜２ａで覆ってあり、前記拡散用開口部４は
酸化膜凹部４’となる。
用開口部（露出した半導体基板表面１ａ）４よりＰ型不
純物を導入し、所望の深さまで拡散し、図１（ｃ）に示
すようにゲート領域５を形成する。ここで、前記半導体
基板表面１ａは、後のカソード領域を形成することを考
慮して酸化膜２ａで覆ってあり、前記拡散用開口部４は
酸化膜凹部４’となる。
【００１８】この後同様の方法によりカソード領域を形
成するが、最終的にはゲート領域５は電極材料と接続し
なければならない。従って、カソード領域が形成された
後、ゲート領域、カソード領域とも、拡散層と電極材料
とを接続するコンタクトホールを形成しなければならな
い。
成するが、最終的にはゲート領域５は電極材料と接続し
なければならない。従って、カソード領域が形成された
後、ゲート領域、カソード領域とも、拡散層と電極材料
とを接続するコンタクトホールを形成しなければならな
い。
【００１９】次に、コンタクトホールをゲート領域５に
形成する場合について説明する。図１（ｄ）に示すよう
に、ゲート領域５及びカソード領域（図示せず）を形成
した後、表面酸化膜２の全面に窒化ケイ素膜６を堆積
し、この窒化ケイ素膜６を異方性エッチングし、図２
（ａ）に示すように、先に不純物拡散用に形成した酸化
膜凹部４’の側壁のみに窒化ケイ素膜６ａを残す。
形成する場合について説明する。図１（ｄ）に示すよう
に、ゲート領域５及びカソード領域（図示せず）を形成
した後、表面酸化膜２の全面に窒化ケイ素膜６を堆積
し、この窒化ケイ素膜６を異方性エッチングし、図２
（ａ）に示すように、先に不純物拡散用に形成した酸化
膜凹部４’の側壁のみに窒化ケイ素膜６ａを残す。
【００２０】次に、図２（ｂ）に示すように、酸化膜凹
部４’の側壁に窒化ケイ素膜６ａを残したまま前記表面
酸化膜２，２ａを異方性エッチングし、凹部酸化膜２ａ
を開口し、下地半導体基板面１ａ（ゲート領域５）を露
出させる。つまり、酸化膜凹部４’の側壁に残った窒化
ケイ素膜６ａがマスク材となり、凹部酸化膜２ａをエッ
チングすることになる。勿論、酸化膜２も凹部酸化膜２
ａの厚みだけエッチングされるが、予めそれを見越して
初期工程で厚みを増しておけばよい。
部４’の側壁に窒化ケイ素膜６ａを残したまま前記表面
酸化膜２，２ａを異方性エッチングし、凹部酸化膜２ａ
を開口し、下地半導体基板面１ａ（ゲート領域５）を露
出させる。つまり、酸化膜凹部４’の側壁に残った窒化
ケイ素膜６ａがマスク材となり、凹部酸化膜２ａをエッ
チングすることになる。勿論、酸化膜２も凹部酸化膜２
ａの厚みだけエッチングされるが、予めそれを見越して
初期工程で厚みを増しておけばよい。
【００２１】最後に窒化ケイ素膜６ａを除去すれば、図
２（ｃ）に示すように、窒化ケイ素膜６ａの厚みで決ま
る寸法で酸化膜凹部４’の側壁から内側にコンタクトホ
ールが７形成でき、後は電極材料をコンタクトホールに
堆積し、加工すればよい。
２（ｃ）に示すように、窒化ケイ素膜６ａの厚みで決ま
る寸法で酸化膜凹部４’の側壁から内側にコンタクトホ
ールが７形成でき、後は電極材料をコンタクトホールに
堆積し、加工すればよい。
【００２２】このように、酸化膜凹部４’の底部にコン
タクトホール７を形成するに際し、従来のようにレジス
トを使用しない為、マスク合わせが不要であり、かつ、
酸化膜２を厚くしても、その加工寸法精度を悪化させる
ことなく、電極材料のカバレッジの向上が図れる階段形
状を有するコンタクトホールが従来通り形成できる。な
お、酸化膜２が薄くても上記と同様の方法によって形成
できることは勿論である。また、カソード領域について
は、ゲート領域と同様、同時にコンタクトホールを形成
してもよい。
タクトホール７を形成するに際し、従来のようにレジス
トを使用しない為、マスク合わせが不要であり、かつ、
酸化膜２を厚くしても、その加工寸法精度を悪化させる
ことなく、電極材料のカバレッジの向上が図れる階段形
状を有するコンタクトホールが従来通り形成できる。な
お、酸化膜２が薄くても上記と同様の方法によって形成
できることは勿論である。また、カソード領域について
は、ゲート領域と同様、同時にコンタクトホールを形成
してもよい。
【００２３】なお、上記実施例は、コンタクトホール形
成部が半導体基板表面と同一平面上に存在する場合であ
るが、本発明はこれに限定される必要はなく、例えば、
図３に示すように、半導体基板１をエッチングして形成
したトレンチ形状の酸化膜凹部４’の底部にコンタクト
ホールを形成する場合にも適用できる。つまり、本発明
は半導体基板表面あるいは内部に存在する酸化膜凹部の
底部にコンタクトホールを形成する場合に有効である。
成部が半導体基板表面と同一平面上に存在する場合であ
るが、本発明はこれに限定される必要はなく、例えば、
図３に示すように、半導体基板１をエッチングして形成
したトレンチ形状の酸化膜凹部４’の底部にコンタクト
ホールを形成する場合にも適用できる。つまり、本発明
は半導体基板表面あるいは内部に存在する酸化膜凹部の
底部にコンタクトホールを形成する場合に有効である。
【００２４】
【発明の効果】本発明は上記のように、不純物拡散用に
形成された酸化膜凹部の底部にコンタクトホールを形成
するに際し、その凹部側壁の窒化ケイ素膜をマスクとし
て酸化膜をエッチングするため、高耐圧、高信頼性を実
現すべく酸化膜を厚くしても、コンタクトホールの加工
寸法精度を悪化させることがない。また、コンタクトホ
ールを階段形状を形成できるので、従来と同様に電極材
料のカバレッジの向上が図れる。
形成された酸化膜凹部の底部にコンタクトホールを形成
するに際し、その凹部側壁の窒化ケイ素膜をマスクとし
て酸化膜をエッチングするため、高耐圧、高信頼性を実
現すべく酸化膜を厚くしても、コンタクトホールの加工
寸法精度を悪化させることがない。また、コンタクトホ
ールを階段形状を形成できるので、従来と同様に電極材
料のカバレッジの向上が図れる。
【図１】本発明の一実施例を示す工程断面図である。
【図２】本発明の一実施例を示す工程断面図である。
【図３】本発明の異なる実施例の一工程を示す断面図で
ある。
ある。
【図４】従来例に係る静電誘導型半導体装置の要部断面
図である。
図である。
【図５】従来例を示す工程断面図である。
【図６】従来例を示す工程断面図である。
【図７】異なる従来例を示す工程断面図である。
【図８】異なる従来例を示す工程断面図である。
１ 半導体基板 １ａ 半導体基板表面 ２ 酸化膜 ２ａ 凹部酸化膜 ３ レジスト ４ 不純物拡散用開口部 ４’ 酸化膜凹部 ５ ゲート領域 ６ 窒化ケイ素膜 ６ａ 窒化ケイ素膜 ７ コンタクトホール
Claims (1)
- 【請求項１】 不純物拡散用に形成された酸化膜凹部の
底部にコンタクトホールを形成する半導体装置の製造に
おいて、前記酸化膜凹部を含む全面に窒化ケイ素膜を堆
積した後、前記酸化膜凹部の側壁だけに前記窒化ケイ素
膜を残すように異方性エッチングし、続いて、前記酸化
膜凹部の底部に一導電型の半導体領域が露出するまで前
記酸化膜を異方性エッチングして凹部酸化膜を開口し、
しかる後、前記酸化膜凹部側壁の窒化ケイ素膜を除去す
ることにより階段状のコンタクトホールを形成したこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20015991A JPH05235331A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20015991A JPH05235331A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235331A true JPH05235331A (ja) | 1993-09-10 |
Family
ID=16419773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20015991A Pending JPH05235331A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235331A (ja) |
-
1991
- 1991-08-09 JP JP20015991A patent/JPH05235331A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0063916B1 (en) | Semiconductor intregrated circuits and manufacturing process thereof | |
| US4975382A (en) | Method of making a self-aligned field-effect transistor by the use of a dummy-gate | |
| US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| US20030049918A1 (en) | Method for improving the electrical isolation between the contact and gate in a self-aligned contact mosfet device structure | |
| US5001077A (en) | Method of producing an asymmetrically doped LDD MESFET | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPS6123657B2 (ja) | ||
| JPH11238884A (ja) | 半導体デバイス及びその製造方法 | |
| JPH05235331A (ja) | 半導体装置の製造方法 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| KR0150986B1 (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| KR100215856B1 (ko) | 모스팻(mosfet)제조방법 | |
| KR100223845B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6243341B2 (ja) | ||
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100261172B1 (ko) | 반도체소자 제조방법 | |
| JP2000174259A (ja) | 半導体素子の製造方法 | |
| JPS62245675A (ja) | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 | |
| JPH0821720B2 (ja) | 半導体装置の製造方法 | |
| KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
| JPH0245937A (ja) | 半導体装置の製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 |