JPH05244451A - 同期信号発生回路 - Google Patents
同期信号発生回路Info
- Publication number
- JPH05244451A JPH05244451A JP4038912A JP3891292A JPH05244451A JP H05244451 A JPH05244451 A JP H05244451A JP 4038912 A JP4038912 A JP 4038912A JP 3891292 A JP3891292 A JP 3891292A JP H05244451 A JPH05244451 A JP H05244451A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- signal
- counter
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 簡単且つ安価な垂直カウンタ及びその周辺回
路を使用することにより、簡単且つ安価な外部内部両用
の同期信号発生回路を提供すること。 【構成】 内部クロックによってカウントする垂直カウ
ンタ５´と、垂直カウンタ５´の出力によってアドレス
され複数の垂直同期信号を出力する垂直同期信号発生用
メモリー６と、外部入力垂直同期信号に基づき形成され
た信号と該メモリー６から出力した特定の前記垂直同期
信号の一つとを入力しその出力を垂直カウンタ５´のリ
セット端子に接続するオア回路４とを含み、垂直カウン
タ５´は外部入力垂直同期信号に基づく信号及び前記メ
モリーから出力した特定の垂直同期信号のいずれからで
もリセットしうるよう構成したことを特徴とする。
路を使用することにより、簡単且つ安価な外部内部両用
の同期信号発生回路を提供すること。 【構成】 内部クロックによってカウントする垂直カウ
ンタ５´と、垂直カウンタ５´の出力によってアドレス
され複数の垂直同期信号を出力する垂直同期信号発生用
メモリー６と、外部入力垂直同期信号に基づき形成され
た信号と該メモリー６から出力した特定の前記垂直同期
信号の一つとを入力しその出力を垂直カウンタ５´のリ
セット端子に接続するオア回路４とを含み、垂直カウン
タ５´は外部入力垂直同期信号に基づく信号及び前記メ
モリーから出力した特定の垂直同期信号のいずれからで
もリセットしうるよう構成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はＣＲＴ映像装置等に使用
する同期回路において、外部制御信号に従って動作する
外部同期と内部同期信号によって動作する内部同期とを
自動的に切り換えることを特徴とする同期信号発生回路
に関する。
する同期回路において、外部制御信号に従って動作する
外部同期と内部同期信号によって動作する内部同期とを
自動的に切り換えることを特徴とする同期信号発生回路
に関する。
【０００２】
【従来の技術】従来、この種の回路としては図２に示す
ようなものがあった。図２において、３は入力端子１に
受信した外部入力垂直同期信号を入力するモノマルチバ
イブレータ、２はロジック入力にモノマルチプレクサ３
の出力を入力しクロック入力に受信したクロック信号に
よって出力状態を反転するフリップ・フロップ、５は一
般に複数段から成りクロック入力に受信したクロック信
号によりカウントし、リセット入力に受信したリセット
信号によってリセットし、ロード入力に受信したフリッ
プ・フロップ２の出力信号によって希望する値がプリセ
ットされ、複数ビットの並列信号を出力しうる垂直カウ
ンタ、８は同期信号発生回路から各種の垂直同期信号を
出力する出力端子、１７は垂直カウンタ５からの並列出
力信号を受信してそれに対応する各種の垂直同期信号及
び垂直カウンタ５へのリセット信号（垂直同期信号の特
定の一つ）を出力するロジック回路、１８は各種の水平
同期信号を出力する水平同期部である。
ようなものがあった。図２において、３は入力端子１に
受信した外部入力垂直同期信号を入力するモノマルチバ
イブレータ、２はロジック入力にモノマルチプレクサ３
の出力を入力しクロック入力に受信したクロック信号に
よって出力状態を反転するフリップ・フロップ、５は一
般に複数段から成りクロック入力に受信したクロック信
号によりカウントし、リセット入力に受信したリセット
信号によってリセットし、ロード入力に受信したフリッ
プ・フロップ２の出力信号によって希望する値がプリセ
ットされ、複数ビットの並列信号を出力しうる垂直カウ
ンタ、８は同期信号発生回路から各種の垂直同期信号を
出力する出力端子、１７は垂直カウンタ５からの並列出
力信号を受信してそれに対応する各種の垂直同期信号及
び垂直カウンタ５へのリセット信号（垂直同期信号の特
定の一つ）を出力するロジック回路、１８は各種の水平
同期信号を出力する水平同期部である。
【０００３】このように構成された同期信号発生回路に
おいて、通常、垂直カウンタ５は水平同期部１８からの
クロック信号を受信してカウントし、カウンタ各段から
の並列カウント出力を発生する。そのカウント出力はロ
ジック回路１７において処理され、必要な各種の垂直同
期信号を選択出力する。又、ロジック回路１７は特定の
カウント出力を受信するとリセット信号を出力し、垂直
カウンタ５のリセット入力に送信して垂直カウンタ５を
リセットする。
おいて、通常、垂直カウンタ５は水平同期部１８からの
クロック信号を受信してカウントし、カウンタ各段から
の並列カウント出力を発生する。そのカウント出力はロ
ジック回路１７において処理され、必要な各種の垂直同
期信号を選択出力する。又、ロジック回路１７は特定の
カウント出力を受信するとリセット信号を出力し、垂直
カウンタ５のリセット入力に送信して垂直カウンタ５を
リセットする。
【０００４】一方、外部入力垂直同期信号を端子１から
受信すると、モノマルチバイブレータ３はオンしてその
出力はアクティブ（以下「ハイ」という）となり、フリ
ップ・フロップ２の入力を「ハイ」にするので次のクロ
ックによりフリップ・フロップ２は反転（オン）する。
フリップ・フロップ２の「ハイ」出力は垂直カウンタ５
のロード入力に送信され、垂直カウンタ５のカウントを
一時停止する。カウントの停止後、垂直カウンタ５は直
ちに外部から新たなカウント値を直接プリセットして、
次のクロックから直ちにそのカウントを開始する。この
ようにして、垂直カウンタ５は内部同期から外部同期に
瞬間的に切換えられる。
受信すると、モノマルチバイブレータ３はオンしてその
出力はアクティブ（以下「ハイ」という）となり、フリ
ップ・フロップ２の入力を「ハイ」にするので次のクロ
ックによりフリップ・フロップ２は反転（オン）する。
フリップ・フロップ２の「ハイ」出力は垂直カウンタ５
のロード入力に送信され、垂直カウンタ５のカウントを
一時停止する。カウントの停止後、垂直カウンタ５は直
ちに外部から新たなカウント値を直接プリセットして、
次のクロックから直ちにそのカウントを開始する。この
ようにして、垂直カウンタ５は内部同期から外部同期に
瞬間的に切換えられる。
【０００５】すなわち、外部同期として切換え使用する
場合、外部入力垂直同期信号に基づき垂直カウンタ５を
一時停止して新たな値をプリセットし、それによって各
種の垂直同期信号を発生させるようにしなければならな
いため、外部入力垂直同期信号によって形成された信号
を垂直カウンタ５のロード入力に送信する。すると、垂
直カウンタ５はその機能を一時停止して新たなカウント
値をプリセットし、垂直カウンタに対して加えられる次
のクロックによって、そこにプリセットされた値からカ
ウントを再開させるようにしている。
場合、外部入力垂直同期信号に基づき垂直カウンタ５を
一時停止して新たな値をプリセットし、それによって各
種の垂直同期信号を発生させるようにしなければならな
いため、外部入力垂直同期信号によって形成された信号
を垂直カウンタ５のロード入力に送信する。すると、垂
直カウンタ５はその機能を一時停止して新たなカウント
値をプリセットし、垂直カウンタに対して加えられる次
のクロックによって、そこにプリセットされた値からカ
ウントを再開させるようにしている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の内部外部両用の同期信号発生回路において
は、外部入力垂直同期信号の受信に基づき外部同期に対
する垂直同期信号を発生させるようにしているため、リ
セット入力のほかロード入力を有し、プリセット可能な
垂直カウンタを使用しなければならなかった。そのよう
なプリセット付きカウンタは機能が複雑なため相当高価
なものを必要とする上、カウンタ回路が複雑になるとい
う問題があった。
ような従来の内部外部両用の同期信号発生回路において
は、外部入力垂直同期信号の受信に基づき外部同期に対
する垂直同期信号を発生させるようにしているため、リ
セット入力のほかロード入力を有し、プリセット可能な
垂直カウンタを使用しなければならなかった。そのよう
なプリセット付きカウンタは機能が複雑なため相当高価
なものを必要とする上、カウンタ回路が複雑になるとい
う問題があった。
【０００７】本発明は、上記のような課題を解決するた
めになされたもので、簡単且つ安価な垂直カウンタ及び
その周辺回路を使用することにより、簡単且つ安価な内
部外部両用の同期信号発生回路を提供することを目的と
する。
めになされたもので、簡単且つ安価な垂直カウンタ及び
その周辺回路を使用することにより、簡単且つ安価な内
部外部両用の同期信号発生回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明は上記の課題を解
決するため、内部クロックによってカウントする垂直カ
ウンタと、該垂直カウンタの出力によってアドレスされ
複数の垂直同期信号を出力する垂直同期信号発生用メモ
リーと、外部入力垂直同期信号に基づき形成された信号
と前記メモリーから出力した特定の前記垂直同期信号の
一つとを入力し出力を前記垂直カウンタのリセット端子
に接続するオフ回路とを含み、前記垂直カウンタは前記
外部入力垂直同期信号に基づく信号及び前記メモリーか
ら出力した特定の垂直同期信号のいずれからでもリセッ
トし得るようにしたことを特徴とする内部外部両用の同
期信号発生回路を提供した。
決するため、内部クロックによってカウントする垂直カ
ウンタと、該垂直カウンタの出力によってアドレスされ
複数の垂直同期信号を出力する垂直同期信号発生用メモ
リーと、外部入力垂直同期信号に基づき形成された信号
と前記メモリーから出力した特定の前記垂直同期信号の
一つとを入力し出力を前記垂直カウンタのリセット端子
に接続するオフ回路とを含み、前記垂直カウンタは前記
外部入力垂直同期信号に基づく信号及び前記メモリーか
ら出力した特定の垂直同期信号のいずれからでもリセッ
トし得るようにしたことを特徴とする内部外部両用の同
期信号発生回路を提供した。
【０００９】
【作用】本発明においては、垂直カウンタは垂直同期信
号発生用メモリーからの内部同期（リセット）信号と外
部入力垂直同期信号に基づく入力信号とを単純なオア回
路を通してリセット端子に入力しているので、垂直カウ
ンタはプリセット機能のない簡単な機能のものでよく、
同期信号発生回路も簡単なものとすることができる。そ
の上、外部同期を使用する場合は、外部入力垂直同期信
号を入力するのみでよく、瞬時に行うことが可能となっ
た。
号発生用メモリーからの内部同期（リセット）信号と外
部入力垂直同期信号に基づく入力信号とを単純なオア回
路を通してリセット端子に入力しているので、垂直カウ
ンタはプリセット機能のない簡単な機能のものでよく、
同期信号発生回路も簡単なものとすることができる。そ
の上、外部同期を使用する場合は、外部入力垂直同期信
号を入力するのみでよく、瞬時に行うことが可能となっ
た。
【００１０】
【実施例】以下、本発明の一実施例を図１に基づき詳細
に説明する。図１において、図２のものと同一番号を付
した各部要素は該図２のものと同一のものを使用する。
すなわち、図１の入力端子１、フリップ・フロップ２、
モノマルチバイブレータ３、出力端子８、及び水平同期
部１８は図２に基づき既に説明したものと同一であるか
らそれ以上の説明は省略する。
に説明する。図１において、図２のものと同一番号を付
した各部要素は該図２のものと同一のものを使用する。
すなわち、図１の入力端子１、フリップ・フロップ２、
モノマルチバイブレータ３、出力端子８、及び水平同期
部１８は図２に基づき既に説明したものと同一であるか
らそれ以上の説明は省略する。
【００１１】又、水平同期部１８内に配置されている入
力端子９、ＰＬＬ１０、ＶＣＯ１１、信号切換器１２、
基準信号発生器１３、水平カウンタ１４、水平同期信号
発生用メモリー１５、及び出力端子１６は本発明とは直
接関係がないので説明を省略する。次に、本発明に直接
関係する重要な要素について図１に基づき説明する。５
´は入力側に同期をとるためのクロック入力およびリセ
ットするためのリセット入力を有し出力側に複数ビット
の並列出力を有する垂直カウンタ、６は垂直カウンタ５
´からの並列出力信号をアドレス信号として受信しアド
レスされた記憶場所からの記憶内容を複数ビットから成
る並列のデータ信号として読出し垂直同期信号として出
力する垂直同期信号発生用メモリー、４は垂直同期信号
発生用メモリーから読出された垂直同期信号の特定の一
つを一方の入力端子に入力し、受信した外部入力垂直同
期信号に基づきフリップ・フロップ２及びモノマルチバ
イブレータ３を介して入力した外部同期信号を他方の入
力端子に入力し、出力を垂直カウンタ５´のリセット入
力に出力するオア回路である。
力端子９、ＰＬＬ１０、ＶＣＯ１１、信号切換器１２、
基準信号発生器１３、水平カウンタ１４、水平同期信号
発生用メモリー１５、及び出力端子１６は本発明とは直
接関係がないので説明を省略する。次に、本発明に直接
関係する重要な要素について図１に基づき説明する。５
´は入力側に同期をとるためのクロック入力およびリセ
ットするためのリセット入力を有し出力側に複数ビット
の並列出力を有する垂直カウンタ、６は垂直カウンタ５
´からの並列出力信号をアドレス信号として受信しアド
レスされた記憶場所からの記憶内容を複数ビットから成
る並列のデータ信号として読出し垂直同期信号として出
力する垂直同期信号発生用メモリー、４は垂直同期信号
発生用メモリーから読出された垂直同期信号の特定の一
つを一方の入力端子に入力し、受信した外部入力垂直同
期信号に基づきフリップ・フロップ２及びモノマルチバ
イブレータ３を介して入力した外部同期信号を他方の入
力端子に入力し、出力を垂直カウンタ５´のリセット入
力に出力するオア回路である。
【００１２】上記のような構成において、水平同期部１
８から得られた同期用クロック信号が垂直カウンタ５´
をカウントすると、垂直カウンタ５´から複数並列ビッ
トのアドレス信号を出力して、垂直同期信号発生用メモ
リー６をアドレスする。アドレスされた垂直同期信号発
生用メモリー６の記憶場所からは希望する垂直同期信号
を出力して所定の用途に使用する。
８から得られた同期用クロック信号が垂直カウンタ５´
をカウントすると、垂直カウンタ５´から複数並列ビッ
トのアドレス信号を出力して、垂直同期信号発生用メモ
リー６をアドレスする。アドレスされた垂直同期信号発
生用メモリー６の記憶場所からは希望する垂直同期信号
を出力して所定の用途に使用する。
【００１３】今、垂直同期信号発生用メモリーの特定の
アドレス場所をアドレスすると、そこから特定の垂直同
期信号を読出してオア回路４の一方の入力端子に送信す
る。オア回路４はその特定の信号を入力すると、垂直カ
ウンタ５´のリセット入力に対しその出力信号をリセッ
ト信号として送信し、垂直カウンタ５´をリセットして
該カウンタ５´の同期（内部同期）をとる。
アドレス場所をアドレスすると、そこから特定の垂直同
期信号を読出してオア回路４の一方の入力端子に送信す
る。オア回路４はその特定の信号を入力すると、垂直カ
ウンタ５´のリセット入力に対しその出力信号をリセッ
ト信号として送信し、垂直カウンタ５´をリセットして
該カウンタ５´の同期（内部同期）をとる。
【００１４】又、入力端子１に外部入力垂直同期信号を
受信すると、それはフリップ・フロップ２の入力に接続
され、次のクロック信号（垂直カウンタ５´をクロック
したものと同一）によってフリップ・フロップ２を反転
（オン）する。フリップ・フロップ２を「オン」にする
と、「ハイ」となったその出力はモノマルチバイブレー
タ３を作動して、その出力からオア回路４の他方の入力
端子に対し、所定の期間中「ハイ」の信号を出力する。
その「ハイ」信号はオア回路４の出力を介して垂直カウ
ンタ５´のリセット入力に送信され、垂直カウンタ５´
をリセットして該垂直カウンタ５´の同期（外部同期）
をとる。
受信すると、それはフリップ・フロップ２の入力に接続
され、次のクロック信号（垂直カウンタ５´をクロック
したものと同一）によってフリップ・フロップ２を反転
（オン）する。フリップ・フロップ２を「オン」にする
と、「ハイ」となったその出力はモノマルチバイブレー
タ３を作動して、その出力からオア回路４の他方の入力
端子に対し、所定の期間中「ハイ」の信号を出力する。
その「ハイ」信号はオア回路４の出力を介して垂直カウ
ンタ５´のリセット入力に送信され、垂直カウンタ５´
をリセットして該垂直カウンタ５´の同期（外部同期）
をとる。
【００１５】以上の説明から明らかなように、外部入力
垂直同期信号が入力しない場合は、垂直同期信号発生用
メモリー６からの特定の垂直同期信号のみが垂直カウン
タ５´のリセット用信号となり、この同期信号発生回路
を内部同期として動作させる。それに対し、入力端子１
に外部入力垂直同期信号が入力した場合、その信号が垂
直カウンタ５´のリセット用信号に形成され、同期信号
発生回路を外部同期として動作させる。
垂直同期信号が入力しない場合は、垂直同期信号発生用
メモリー６からの特定の垂直同期信号のみが垂直カウン
タ５´のリセット用信号となり、この同期信号発生回路
を内部同期として動作させる。それに対し、入力端子１
に外部入力垂直同期信号が入力した場合、その信号が垂
直カウンタ５´のリセット用信号に形成され、同期信号
発生回路を外部同期として動作させる。
【００１６】勿論、外部同期の場合でも垂直同期信号発
生用メモリー６からのリセット用信号は「ハイ」となっ
て垂直カウンタ５´に入力されるが、外部からのリセッ
ト用信号と同位相で「ハイ」になるので特に問題は生じ
ない。又、外部からのリセット用信号の方が早く発生す
る場合は内部からのリセット用信号は発生しない。
生用メモリー６からのリセット用信号は「ハイ」となっ
て垂直カウンタ５´に入力されるが、外部からのリセッ
ト用信号と同位相で「ハイ」になるので特に問題は生じ
ない。又、外部からのリセット用信号の方が早く発生す
る場合は内部からのリセット用信号は発生しない。
【００１７】
【発明の効果】以上説明したように、本発明はプリセッ
ト機能のない安価な垂直カウンタを使用し、簡単なオア
回路を介して内部及び外部のリセット用信号を垂直カウ
ンタに送り、該垂直カウンタを同期するような構成とし
たので、内部同期と外部同期の切換えを簡単且つ瞬時に
行うことができる上、垂直同期信号発生用メモリーに汎
用のメモリーを使用することができるため、非常に安価
且つ簡単な回路で各種タイミングの垂直同期信号を発生
する同期信号発生回路を提供することができる。
ト機能のない安価な垂直カウンタを使用し、簡単なオア
回路を介して内部及び外部のリセット用信号を垂直カウ
ンタに送り、該垂直カウンタを同期するような構成とし
たので、内部同期と外部同期の切換えを簡単且つ瞬時に
行うことができる上、垂直同期信号発生用メモリーに汎
用のメモリーを使用することができるため、非常に安価
且つ簡単な回路で各種タイミングの垂直同期信号を発生
する同期信号発生回路を提供することができる。
【図１】本発明の一実施例による内部外部両用の同期信
号発生回路を示すブロック図
号発生回路を示すブロック図
【図２】従来の内部外部両用の同期信号発生回路の垂直
同期部分を詳細に示すブロック図
同期部分を詳細に示すブロック図
１：外部入力垂直同期信号 ２：フリップ・フロップ ３：モノマルチバイブレータ ４：オア回路 ５，５´：垂直カウンタ ６：垂直同期信号発生用メモリー ８：垂直同期信号
Claims (1)
- 【請求項１】内部クロックによってカウントする垂直カ
ウンタと、該垂直カウンタの出力によってアドレスされ
複数の垂直同期信号を出力する垂直同期信号発生用メモ
リーと、外部入力垂直同期信号に基づき形成された信号
と前記メモリーから出力した特定の前記垂直同期信号の
一つとを入力し出力を前記垂直カウンタのリセット端子
に接続するオフ回路とを含み、前記垂直カウンタは前記
外部入力垂直同期信号に基づく信号及び前記メモリーか
ら出力した特定の垂直同期信号のいずれからでもリセッ
トし得るようにしたことを特徴とする内部外部両用の同
期信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038912A JPH05244451A (ja) | 1992-02-26 | 1992-02-26 | 同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038912A JPH05244451A (ja) | 1992-02-26 | 1992-02-26 | 同期信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05244451A true JPH05244451A (ja) | 1993-09-21 |
Family
ID=12538419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038912A Pending JPH05244451A (ja) | 1992-02-26 | 1992-02-26 | 同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05244451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010277102A (ja) * | 2010-07-12 | 2010-12-09 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
-
1992
- 1992-02-26 JP JP4038912A patent/JPH05244451A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010277102A (ja) * | 2010-07-12 | 2010-12-09 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58176767A (ja) | 端末制御装置 | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH05244451A (ja) | 同期信号発生回路 | |
| JPH11205293A (ja) | 内部クロック同期化方法および内部クロック同期化回路 | |
| JP2561750B2 (ja) | パルス発生回路 | |
| JPH07283727A (ja) | 位相同期検出器 | |
| JPH02113778A (ja) | 画像嵌込み用書込みクロック発生方法と装置 | |
| JP2964704B2 (ja) | クロック停止回路 | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP2764590B2 (ja) | 信号中継装置 | |
| JP2708061B2 (ja) | 同期回路装置 | |
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| KR920004410B1 (ko) | Dram 메모리 리프레쉬 제어회로 | |
| JP2930083B2 (ja) | パラレル／シリアル変換回路 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| KR930007014B1 (ko) | 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| KR930011360B1 (ko) | 전전자 교환기의 프레임 감지회로 | |
| JPH1168555A (ja) | クロック分周切替回路 | |
| JPH03296120A (ja) | クロックジェネレータ | |
| JPS6225508A (ja) | Ｐｌｌ制御装置 | |
| JPH05299984A (ja) | 周波数逓倍回路及び画面表示装置 | |
| JPH01137355A (ja) | １チップマイクロプロセッサの出力回路 | |
| JPS63296589A (ja) | Ｐｌｌ回路 |