JPH05244676A

JPH05244676A - アドレス制御メモリの監視方法とタイムスイッチ回路

Info

Publication number: JPH05244676A
Application number: JP7551092A
Authority: JP
Inventors: Koichi Nara; 宏一奈良; Shoji Suzuki; 章司鈴木; Yasuhiko Sasaki; 康彦佐々木; Akira Maruyama; 明丸山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-02-26
Filing date: 1992-02-26
Publication date: 1993-09-21

Abstract

(57)【要約】（修正有）【目的】複数のアドレス制御メモリを持つタイムスイ
ッチにおいて全部のアドレス制御メモリの正常性を常時
監視できるようにして装置の信頼性を向上させる。【構成】制御部からアドレス制御メモリに対して書込
み／読出しのアクセスがない時には複数のアドレス制御
メモリ３１₁〜３１_nそれぞれにアドレスカウンタ３２
からのカウンタアドレスをアドレス入力し、一方、アク
セスがある時には当該アクセス対象となったアドレス制
御メモリに制御部アドレスをアドレス入力するように
し、複数のアドレス制御メモリ３１₁〜３１_nそれぞれ
に対応してその読出しデータの誤り検出を行う複数の誤
り検出部３５₁〜３５_nを設けてアドレス制御メモリの
正常性をチェックする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回線設定機能を有する伝
送装置などに用いられているタイムスイッチ回路内のア
ドレス監視メモリの正常性を監視する監視方法とこの監
視方法を用いたタイムスイッチ回路に関するものであ
る。

【０００２】交換機や伝送装置は、外部からの主信号
を、目的とする相手先に接続する回線設定機能（クロス
コネクト機能）を有している。この回線設定機能はアド
レス制御メモリ（ＡＣＭ）とデータメモリ（ＤＭ）で構
成されるタイムスイッチ回路により実現される。かかる
タイムスイッチ回路は装置の心臓部であること、またア
ドレス制御メモリとデータメモリは通常はＲＡＭを用い
て構成するため故障率が高いことなどから、現状の装置
ではこれらアドレス制御メモリとデータメモリについて
はパリティチェック等の診断回路を付加してその正常性
を常時監視することが必要である。

【０００３】

【従来の技術】図４にはアドレス制御メモリとデータメ
モリで構成したタイムスイッチ回路の基本的な構成が示
される。図中、１は主信号を書込み／読出しするデータ
メモリ、２は回線設定データ（ＡＣＭデータとも称する
もので、回線設定内容に応じたデータメモリ１の読出し
アドレス）を読み書きするアドレス制御メモリ、４はシ
ーケンシャルなアドレスを発生するアドレスカウンタ、
５はデータメモリ１への主信号の書込み時にアドレスカ
ウンタ４からのカウンタアドレスを、またその読出し時
にアドレス制御メモリ２からの回線設定データを選択し
てデータ設定メモリ１にアドレス入力するセレクタ、１
０はアドレス制御メモリ２からの回線設定データ読出し
時にアドレスカウンタ４からのカウンタアドレスを選択
し、アドレス制御メモリ２への回線設定データの書込み
時に制御部からの制御部アドレス（ＡＣＭアドレスとも
称する）を選択するセレクタである。

【０００４】このタイムスイッチ回路では、まず、図示
しない制御部によりアドレス制御メモリ２に予め回線設
定データを書き込んでおく。これは回線設定データの設
定時に、セレクタ１０により制御部からの制御部アドレ
スを選択してアドレス制御メモリ２にアドレス入力し、
その制御部アドレスに制御部からの回線設定データを書
き込むことによる。この書込みに際し制御部から入力さ
れる制御部アドレスはシーケンシャルではなくランダム
なアドレスとなる。

【０００５】データメモリ１への主信号の書込み時に
は、セレクタ５はアドレスカウンタ４からのカウンタア
ドレスを選択してデータメモリ１の書込みアドレスにし
ており、よって主信号が入力されると、この主信号はデ
ータメモリ１にシーケンシャルなアドレス順で書き込ま
れる。

【０００６】一方、このデータメモリ１の読出し時に
は、セレクタ５はアドレス制御メモリ２からの回線設定
データ（回線の設定態様に応じたランダムなアドレス）
を選択してデータメモリ１の書込みアドレスにする。こ
の時、セレクタ１０はアドレスカウンタ４からのアドレ
スを選択してアドレス制御メモリ２の読出しアドレスと
している。

【０００７】このようにアドレス制御メモリ２は装置内
制御部からランダムにアドレスを指定して回線設定デー
タを書き込んでアドレスカウンタによりシーケンシャル
に読出しを行い、またデータメモリ１はカウンタアドレ
スによりシーケンシャルに主信号を書き込み、アドレス
制御メモリ２からの回線設定データをアドレスとしてラ
ンダムに読出しを行う。

【０００８】これによりデータメモリ１に書き込まれた
主信号は、回線設定データに応じたタイムスロット位置
の入替えが行われて読み出されることになり、これによ
りクロスコネクト機能が実現される。

【０００９】ところで最近、このような回線設定機能を
有する装置に対して、タイムスイッチ回路内にアドレス
制御メモリを複数個持つことが要求される場合がある。
これは例えば１日の時間帯により回線設定データを変更
したり、主信号に瞬断を起こすことなく回線増設を行い
たい場合などに必要とされるもので、いちいちアドレス
制御メモリの回線設定データを書き換えるのではなく、
予めそれぞれの場合に対応した回線設定データを記憶し
たアドレス制御メモリを複数個用意しておいてそれぞれ
の場合にそれに対応したアドレス制御メモリを選択して
データメモリへの読出しアドレスとするものである。

【００１０】図５にはこのようなタイムスイッチ回路
（あるいは回線設定部）の例としてアドレス制御メモリ
を２個持った場合の構成例が示される。このようにアド
レス制御メモリが二つあると、一方のアドレス制御メモ
リがデータメモリ用のアドレスデータを発生している期
間中に、他方のアドレス制御メモリは装置内制御部によ
り制御部アドレスを指定し回線設定データを書き込むこ
とでその内容の書換えが可能となる。

【００１１】図５において、１はデータメモリ、２と３
はそれぞれアドレス制御メモリ、４はアドレスカウン
タ、５はデータメモリ１の書込み時にアドレスカウンタ
４からのシーケンシャルなカウンタアドレス、読出し時
にアドレス制御メモリからの回線設定データを選択して
データメモリ１にアドレス入力するセレクタ、６はアド
レス制御メモリ２または３の一方を選択してそれからの
回線設定データをデータメモリ１の読出しアドレスとす
るＤＭ用アドレスセレクタ、７はアドレス制御メモリ
２、３に書き込まれる回線設定データのパリティビット
を生成し回線設定データに付加するＡＣＭパリティ生成
回路、１０、１１はそれぞれアドレス制御メモリ２、３
への入力アドレスとして書込み時に制御部からの制御部
アドレスを、読出し時にアドレスカウンタ４からのカウ
ンタアドレスを選択するためのＡＣＭ用アドレスセレク
タ、１２はセレクタ６、１０、１１の選択モードを制御
する選択／非選択信号を保持するＡＣＭ選択レジスタ、
１３はインバータ、２０はＤＭ用アドレスセレクタ６で
選択された回線設定データのパリティチェックを行うこ
とで、その選択系のアドレス制御メモリの正常性をチェ
ックするＡＣＭパリティチェック部である。

【００１２】このタイムスイッチ回路では、通常、ＤＭ
用アドレスセレクタ６は入力された選択／非選択信号が
“Ｈ”の時にアドレス制御メモリ２を選択し、ＡＣＭ用
アドレスセレクタ１０、１１は入力された選択信号が
“Ｈ”の時にアドレスカウンタ４からのアドレスを選択
するように切替えが行われる。よってＡＣＭ用アドレス
セレクタ１０と１１はセレクタ１０がアドレスカウンタ
４からのアドレスを選択している時にはインバータ１３
の作用によってセレクタ１１は制御部アドレスを選択す
ることになり、この時、ＤＭ用アドレスセレクタ６はア
ドレス制御メモリ２を選択してその回線設定データをデ
ータメモリ１の読出しアドレスとしている。

【００１３】よって、いまＡＣＭ選択レジスタ１２から
の出力信号が“Ｈ”であると、アドレス制御メモリ２が
選択系のメモリとして選択されてアドレスカウンタ４よ
りシーケンシャルアドレスを受けてデータメモリ１に与
えるための回線設定データを発生し、それをデータメモ
リ１に読出しアドレスとしてアドレス入力することにな
る。

【００１４】一方、アドレス制御メモリ３は非選択系の
メモリとなって、アドレス制御メモリ２側からデータメ
モリ１へ回線設定データが読み出されている期間中は回
線設定データの書直しなどを行うことができる。すなわ
ち、必要に応じて制御部からの制御部アドレスによりラ
ンダムにアドレスが指定されて回線設定データが読み書
きされる。ＡＣＭ選択レジスタ１２の出力信号を“Ｌ”
にすると、今度はアドレス制御メモリ３が選択系、アド
レス制御メモリ２が非選択系となり、その動作が逆とな
る。

【００１５】ここで、ＡＣＭパリティチェック回路２０
はＤＭ用アドレスセレクタ６で選択された回線設定デー
タ、すなわち選択系のアドレス制御メモリからの回線設
定データをパリティチェックしてその選択系のアドレス
制御メモリの正常性を監視している。すなわち、パリテ
ィは制御部が回線設定データを書き込み時にアドレス制
御メモリ内に書き込まれ、カウンタアドレスを受けて回
線設定データが読み出される時にチェックされることに
なる。ここで、この選択系のアドレス制御メモリは読出
し時にはアドレスカウンタ４からのアドレスを読出しア
ドレスとしておりこのカウンタアドレスは全アドレスを
回っているものであるから、選択系のアドレス制御メモ
リはその全アドレスについて回線設定データがチェック
されその正常性を調べることができる。

【００１６】

【発明が解決しようとする課題】上述のタイムスイッチ
回路では、ＡＣＭパリティチェック部は、選択されてい
るアドレス制御メモリのみのチェックを行っている。一
方、非選択系のアドレス制御メモリにはＡＣＭパリティ
チェック部が設けられていないのでその正常性のチェッ
クを行えない。また設けられていたとしてもこの非選択
系のアドレス制御メモリは制御部からのランダムな制御
部アドレスが入力されるだけなのでその全アドレス領域
にわたる正常性のチェックは行えない。

【００１７】一般に、アドレス制御メモリの切替えは常
時行われるものではなく、１日の時間帯による切替えや
回線増設に伴い不定期に行われるものであるため、非選
択系のアドレス制御メモリに異状が発生し回線設定デー
タが破壊されたとしても直ぐにはそれを検出できないこ
とになり、実際にアドレス制御メモリを切り替えた時に
警報が発せられるということがあり得、その対処が遅れ
ることになる。

【００１８】アドレス制御メモリの回線設定データは主
信号の接続制御を行っているものであるため、その異状
は主信号の断を引き起こしシステムダウンを招き得るも
のであるので、その異状の有無を常時監視できないこと
は大きな問題となる。

【００１９】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、複数のアドレス制御
メモリを持つタイムスイッチにおいて全部のアドレス制
御メモリの正常性を常時監視できるようにして装置の信
頼性を向上させることにある。

【００２０】

【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明のアドレス制御メモリの監視方法
は、複数のアドレス制御メモリ３１₁〜３１_nを持つタ
イムスイッチ回路においてそれらアドレス制御メモリの
正常性を監視する方法であって、制御部からアドレス制
御メモリに対して書込み／読出しのアクセスがない時に
は複数のアドレス制御メモリ３１₁〜３１_nそれぞれに
アドレスカウンタ３２からのカウンタアドレスをアドレ
ス入力し、一方、アクセスがある時には当該アクセス対
象となったアドレス制御メモリに制御部アドレスをアド
レス入力するようにし、複数のアドレス制御メモリ３１
₁〜３１_nそれぞれに対応してその読出しデータの誤り
検出を行う複数の誤り検出部３５₁〜３５_nを設けてア
ドレス制御メモリの正常性をチェックするようにしたも
のである。

【００２１】また本発明のタイムスイッチ回路は、主信
号が書き込まれるデータメモリ３０と、複数のアドレス
制御メモリ３１₁〜３１_nと、アドレスカウンタ３２
と、該複数のアドレス制御メモリの回線設定データのう
ちの一つをデータメモリ３０用のアドレスとして選択す
るＤＭアドレスセレクタ３３と、アドレスカウンタ３２
からのカウンタアドレスとＤＭアドレスセレクタ３３か
らの回線設定データのうちの一方を選択してデータメモ
リ３０にアドレス入力するセレクタ３４と、複数のアド
レス制御メモリ３１₁〜３１_nにそれぞれ対応して設け
られて各々対応するアドレス制御メモリから読み出した
回線設定データの誤り検出を行う複数の誤り検出部３５
₁〜３５_nと、複数のアドレス制御メモリ３１₁〜３１
_nにそれぞれ対応して設けられてアドレスカウンタ３２
からのカウンタアドレスと制御部からの制御部アドレス
のうちの一方を選択して各々対応するアドレス制御メモ
リにアドレス入力する複数のＡＣＭアドレスセレクタ３
６₁〜３６_nと、制御部からアドレス制御メモリに対し
て書込み／読出しのアクセスがない時には複数のＡＣＭ
アドレスセレクタ３６₁〜３６_nがそれぞれアドレスカ
ウンタ３２からのカウンタアドレスを選択し、一方、ア
クセスがある時には当該アクセス対象となったアドレス
制御メモリのＡＣＭアドレスセレクタが制御部アドレス
を選択するよう切替えを行う論理回路３７とを備えたも
のである。

【００２２】

【作用】制御部からアドレス制御メモリ３１₁〜３１_n
に対して書込み／読出しのアクセスがない時には複数の
アドレス制御メモリ３１₁〜３１_nそれぞれにアドレス
カウンタ３２からのカウンタアドレスをアドレス入力し
て、それぞれ回線設定データをカウンタアドレスで逐次
に読み出す。そして、誤り検出部３５₁〜３５_nにより
それらの回線設定データの誤り検出をそれぞれ行うこと
によりその正常性をチェックする。このようにすること
で各アドレス制御メモリ３１₁〜３１_nは全アドレス領
域にわたりその正常性をチェックすることが可能にな
る。

【００２３】データメモリ３０に対してはこれらアドレ
ス制御メモリ３１₁〜３１_nのうちの一つをＤＭアドレ
スセレクタ３３で選択してそのアドレスとする。そして
セレクタ３４により読出し／書込みに応じてアドレスカ
ウンタ３２からのカウンタアドレスまたはＤＭアドレス
セレクタ３３からの回線設定データを選択してデータメ
モリにアドレス入力することで、データメモリ３０によ
る主信号のクロスコネクトを実現する。

【００２４】一方、制御部からアドレス制御メモリ３１
₁〜３１_nに対してアクセスがある時には、論理回路３
７により当該アクセス対象となったアドレス制御メモリ
のＡＣＭアドレスセレクタを制御してそのアドレス制御
メモリに制御部アドレスをアドレス入力するようにし、
そのアドレス制御メモリに対しての回線設定データの読
み書きを可能にする。

【００２５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのアドレス制御
メモリの監視方法を用いたタイムスイッチ回路（回線設
定部）が示される。図中、図５の従来回路と同じ参照番
号が付されたものは同じ機能の回路要素である。従来構
成との相違点は、ＡＣＭパリティチェック部が、ＡＣＭ
選択用のセレクタ６の後段ではなく、その前段にそれぞ
れのアドレス制御メモリ２、３に対応させて個別に２個
置かれていることと、アドレス制御メモリ２、３のアド
レス選択部に数個のゲート回路１４〜１６が追加されて
いることである。

【００２６】すなわち、アドレス制御メモリ２、３のデ
ータ出力側にはそれぞれＡＣＭパリティチェック部８、
９が配置されていて、それぞれアドレス制御メモリ２、
３から読み出される回線設定データをパリティチェック
してそのデータの正常性をチェックするようになってい
る。

【００２７】また、制御部からの書込み信号（＊ＡＣＭ
−ＷＲＩＴＥ：“Ｌ”時に書込みアクセス）および読出
し信号（ＡＣＭ−ＲＥＡＤ：“Ｌ”時に読出しアクセ
ス）がＡＮＤゲート１４に入力されてこのＡＮＤゲート
１４によりＡＣＭアクセス信号が生成され、そのＡＣＭ
アクセス信号はそれぞれＯＲゲート１５、１６の一方の
入力端子に入力されており、ＯＲゲート１５の他方の入
力端子にはＡＣＭ選択レジスタ１２からの選択／非選択
信号が、またＯＲゲート１６の他方の入力端子にはイン
バータを通った選択／非選択信号が入力される。アドレ
ス制御メモリ２、３へのアドレス入力を選択するＡＣＭ
用アドレスセレクタ１０、１１はそれぞれＯＲゲート１
５、１６からのアドレス制御信号により入力切替えさ
れ、アドレス制御信号が“Ｈ”の時にはカウンタアドレ
スを、“Ｌ”の時には制御部アドレスを選択するように
なっている。

【００２８】この実施例回路の動作を図３を参照して以
下に説明する。図３は実施例回路の各部信号のタイムチ
ャートであり、（Ａ）は制御部からの書込み信号＊ＡＣ
Ｍ−ＷＲＩＴＥ、（Ｂ）は制御部からの読出し信号＊Ａ
ＣＭ−ＲＥＡＤ、（Ｃ）はＡＮＤゲート１４からのＡＣ
Ｍアクセス信号、（Ｄ）はＯＲゲート１５からセレクタ
１０に出力されるアドレス制御メモリ２用のアドレス制
御信号、（Ｅ）はＯＲゲート１６からセレクタ１１に出
力されるアドレス制御メモリ３用のアドレス制御信号、
（Ｆ）は非選択側のアドレス制御メモリの動作モードで
ある。

【００２９】この実施例回路では、選択系のアドレス制
御メモリは従来同様にアドレスカウンタ４からのカウン
タアドレスのみを選択している。すなわち、仮にＡＣＭ
選択レジスタ１２から出力される選択／非選択信号が
“Ｈ”であるとすると、アドレス制御メモリ２が選択系
のメモリとして選択され、ＯＲゲート１５からのアドレ
ス制御信号が常時“Ｈ”となって（図３の（Ｄ）参
照）、ＡＣＭ用アドレスセレクタ２によりカウンタアド
レスがアドレス制御メモリ２の読出しアドレスとして選
択されて、このカウンタアドレスによりアドレス制御メ
モリ２から読み出された回線設定データがセレクタ６、
５を介してデータメモリ１に読出しアドレスとしてアド
レス入力される。

【００３０】非選択系のアドレス制御メモリ３も、制御
部から書込み信号＊ＡＣＭ−ＥＲＩＴＥおよび読出し信
号＊ＡＣＭ−ＲＥＡＤがない場合（すなわちＡＮＤゲー
ト１４から出力されるＡＣＭアクセス信号が常に“Ｈ”
の場合）には、ＯＲゲート１６のアドレス制御信号が
“Ｈ”となってセレクタ１１がカウンタアドレスを選択
するので、選択系のアドレス制御メモリ２と同様に、ア
ドレス制御メモリ３からはシーケンシャルなアドレスで
回線設定データが逐次読み出される。しかしこの回線設
定データはセレクタ６で選択されないのでデータメモリ
１には入力されない。

【００３１】したがってこの状態では、アドレス制御メ
モリ２と３は共にシーケンシャルに全アドレス領域から
データが読み出されているので、選択系／非選択系に係
わらずアドレス制御メモリ２、３の全アドレスのパリテ
ィチェックをＡＣＭパリティチェック部８、９によりそ
れぞれ行うことができる。

【００３２】一方、制御部からのアクセス実行時、すな
わち書込み信号＊ＡＣＭ−ＥＲＩＴＥまたは読出し信号
＊ＡＣＭ−ＲＥＡＤが入力された場合には、図３の
（Ｃ）に示すように、そのタイミングでＡＮＤゲート１
４のＡＣＭアクセス信号が“Ｌ”となり、それによりＯ
Ｒゲート１５の出力が図３（Ｅ）のようになってＡＣＭ
アクセスのタイミングでＡＣＭ用アドレスセレクタ１１
が制御部アドレスを選択し、よって非選択系のアドレス
制御メモリ３のみに制御アドレスが与えられて回線設定
データの読み書きが可能になる。

【００３３】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例ではアドレス制御メ
モリが２個の場合について説明したが、本発明はこれに
限られるものではなく、装置仕様によりアドレス制御メ
モリの個数がさらに多い場合についてもＡＣＭパリティ
チェック部をアドレス制御メモリの個数に応じて増や
し、アドレスセレクタ部のゲート回路を修正することで
対応できる。この場合、アドレス制御メモリの個数が３
個以上になった場合にもわずかなハードウェアの増加で
対応できる。

【００３４】また上述の実施例では、アドレス制御メモ
リの正常性をチェックする方法としてパリティチェック
を用いたが、勿論これに限られるものではなく、他の種
々のデータのエラーチェック方法が本発明に適用可能で
ある。

【００３５】また上述の実施例では、データメモリの書
込み時にアドレスカウンタからのシーケンシャルなカウ
ンタアドレスにより主信号の書込みを行い、読出し時に
アドレス制御メモリからのランダムな回線設定データで
読出しを行うことにより、主信号のタイムスロット位置
を変えてクロスコネクト機能を実現したが、これと反対
に、データメモリの書込み時にアドレス制御メモリから
のランダムな回線設定データで主信号の書込みを行い、
読出し時にアドレスカウンタからのシーケンシャルなカ
ウンタアドレスにより読出しを行うことによりクロスコ
ネクト機能を実現するよう構成することも可能である。

【００３６】

【発明の効果】以上に説明したように、本発明によれば
従来構成に比較してわずかなハードウェアの増加（ＡＣ
Ｍパリティチェック部とゲート回路の増加）を行うだけ
で、従来は監視不可能であった非選択系のアドレス制御
メモリの正常性も監視することができるようになり、装
置の信頼性の向上が図れると共に、万一の故障発生に対
しても保守動作をスムーズに行えるようになる。

【００３７】また最近では、タイムスイッチ回路はＬＳ
Ｉ化されることが多いが、本発明では単純なゲート回路
の追加のみで実現可能なため、ＬＳＩ化に適しており、
装置の小型化に寄与できる。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としてのアドレス制御メモリ
の監視方法によるタイムスイッチ回路を示す図である。

【図３】実施例回路の各部信号のタイムチャートを示す
図である。

【図４】タイムスイッチの基本的な概念を説明する図で
ある。

【図５】アドレス制御メモリが二つの場合の従来のタイ
ムスイッチの構成を示す図である。

【符号の説明】

１データメモリ２、３アドレス制御メモリ４アドレスカウンタ５セレクタ６ＤＭ用アドレスセレクタ７ＡＣＭパリティ生成部８、９、２０ＡＣＭパリティチェック部１０、１１ＡＣＭ用アドレスセレクタ１２ＡＣＭ選択レジスタ１３インバータ１４ＡＮＤゲート１５、１６ＯＲゲート１７ＤＭパリティチェック部１８ＤＭパリティ生成部

フロントページの続き (72)発明者丸山明神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】複数のアドレス制御メモリ（３１₁〜３
１_n）を持つタイムスイッチ回路においてそれらアドレ
ス制御メモリの正常性を監視する方法であって、制御部からアドレス制御メモリに対して書込み／読出し
のアクセスがない時には該複数のアドレス制御メモリそ
れぞれにアドレスカウンタ（３２）からのカウンタアド
レスをアドレス入力し、一方、アクセスがある時には当
該アクセス対象となったアドレス制御メモリに制御部ア
ドレスをアドレス入力するようにし、該複数のアドレス制御メモリそれぞれに対応してその読
出しデータの誤り検出を行う複数の誤り検出部（３５₁
〜３５_n）を設けてアドレス制御メモリの正常性をチェ
ックするようにしたアドレス制御メモリの監視方法。
【請求項２】主信号が書き込まれるデータメモリ（３
０）と、複数のアドレス制御メモリ（３１₁〜３１_n）と、アドレスカウンタ（３２）と、該複数のアドレス制御メモリの回線設定データのうちの
一つを該データメモリ用のアドレスとして選択するＤＭ
アドレスセレクタ（３３）と、該アドレスカウンタからのカウンタアドレスと該ＤＭア
ドレスセレクタからの回線設定データのうちの一方を選
択して該データメモリにアドレス入力するセレクタ（３
４）と、該複数のアドレス制御メモリにそれぞれ対応して設けら
れて各々対応するアドレス制御メモリから読み出した回
線設定データの誤り検出を行う複数の誤り検出部（３５
₁〜３５_n）と、該複数のアドレス制御メモリにそれぞれ対応して設けら
れて該アドレスカウンタからのカウンタアドレスと制御
部からの制御部アドレスのうちの一方を選択して各々対
応するアドレス制御メモリにアドレス入力する複数のＡ
ＣＭアドレスセレクタ（３６₁〜３６_n）と、該制御部からアドレス制御メモリに対して書込み／読出
しのアクセスがない時には該複数のＡＣＭアドレスセレ
クタがそれぞれ該アドレスカウンタからのカウンタアド
レスを選択し、一方、アクセスがある時には当該アクセ
ス対象となったアドレス制御メモリのＡＣＭアドレスセ
レクタが制御部アドレスを選択するよう切替えを行う論
理回路（３７）とを備えたタイムスイッチ回路。