JPH05252013A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH05252013A JPH05252013A JP4540592A JP4540592A JPH05252013A JP H05252013 A JPH05252013 A JP H05252013A JP 4540592 A JP4540592 A JP 4540592A JP 4540592 A JP4540592 A JP 4540592A JP H05252013 A JPH05252013 A JP H05252013A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- pnp
- current
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明は、出力回路の出力段を構成するトラ
ンジスタが同時にオンすることを防止し、これにより出
力回路の出力段の貫通電流を防止することを目的とす
る。 【構成】 出力回路１００ａは、ベース電極が開放状態
であるトランジスタＱ１を新たに追加したものである。
出力回路１００ａからインダクタンス負荷Ｌに供給され
る電流が反転する際には、寄生トランジスタＱＫ１及び
ＱＫ２がオンするが、トランジスタＱ１のベース電流が
引かれ、トランジスタＱ１がオンする。トランジスタＱ
１のコレクタ電極からトランジスタＱ２のベース電極に
電流が供給される。よって、トランジスタＱ２のベース
電流が引かれず、トランジスタＱ２及びＱ３はオフす
る。この為、トランジスタＱ４がオンするとき、トラン
ジスタＱ３がオフするので、トランジスタＱ３及びＱ４
を貫通する電流を防止出来る。
ンジスタが同時にオンすることを防止し、これにより出
力回路の出力段の貫通電流を防止することを目的とす
る。 【構成】 出力回路１００ａは、ベース電極が開放状態
であるトランジスタＱ１を新たに追加したものである。
出力回路１００ａからインダクタンス負荷Ｌに供給され
る電流が反転する際には、寄生トランジスタＱＫ１及び
ＱＫ２がオンするが、トランジスタＱ１のベース電流が
引かれ、トランジスタＱ１がオンする。トランジスタＱ
１のコレクタ電極からトランジスタＱ２のベース電極に
電流が供給される。よって、トランジスタＱ２のベース
電流が引かれず、トランジスタＱ２及びＱ３はオフす
る。この為、トランジスタＱ４がオンするとき、トラン
ジスタＱ３がオフするので、トランジスタＱ３及びＱ４
を貫通する電流を防止出来る。
Description
【０００１】
【産業上の利用分野】本発明は、モノリシック集積回路
の出力回路に関するもので、特に出力トランジスタのス
イッチング時に、出力端子が基板（サブストレート）電
位以下となったときに発生する出力回路の出力段を構成
するトランジスタの貫通電流の防止に使用される。
の出力回路に関するもので、特に出力トランジスタのス
イッチング時に、出力端子が基板（サブストレート）電
位以下となったときに発生する出力回路の出力段を構成
するトランジスタの貫通電流の防止に使用される。
【０００２】
【従来の技術】以下、図３を参照して従来の出力回路に
ついて説明する。図３に示す出力回路３００ａ、３００
ｂは、Ｈ−ＳＷ（スイッチ）型の出力形式をとってい
る。
ついて説明する。図３に示す出力回路３００ａ、３００
ｂは、Ｈ−ＳＷ（スイッチ）型の出力形式をとってい
る。
【０００３】図示されているように、出力回路３００ａ
は、ＰＮＰ型トランジスタＱ１２、ＮＰＮ型トランジス
タＱ１３、Ｑ１４と、抵抗Ｒ１１、Ｒ１２、ダイオード
Ｄ１１、Ｄ１２から構成される。ＮＰＮ型トランジスタ
Ｑ１３のエミッタ電極とＮＰＮ型トランジスタＱ１４の
コレクタ電極が接続されており、この接続点は端子Ａを
介してモータ等のインダクタンス負荷Ｌの一端に接続さ
れている。
は、ＰＮＰ型トランジスタＱ１２、ＮＰＮ型トランジス
タＱ１３、Ｑ１４と、抵抗Ｒ１１、Ｒ１２、ダイオード
Ｄ１１、Ｄ１２から構成される。ＮＰＮ型トランジスタ
Ｑ１３のエミッタ電極とＮＰＮ型トランジスタＱ１４の
コレクタ電極が接続されており、この接続点は端子Ａを
介してモータ等のインダクタンス負荷Ｌの一端に接続さ
れている。
【０００４】また、インダクタンス負荷Ｌの他端は、端
子Ｂを介して別の出力回路３００ｂに接続されている。
出力回路３００ｂは、ＮＰＮ型トランジスタＱ１５、Ｑ
１６、ＰＮＰ型トランジスタＱ２０と、抵抗Ｒ１４、Ｒ
１３、ダイオードＤ１３、Ｄ１４から構成される。
子Ｂを介して別の出力回路３００ｂに接続されている。
出力回路３００ｂは、ＮＰＮ型トランジスタＱ１５、Ｑ
１６、ＰＮＰ型トランジスタＱ２０と、抵抗Ｒ１４、Ｒ
１３、ダイオードＤ１３、Ｄ１４から構成される。
【０００５】図３に示す出力回路は、ＮＰＮ型トランジ
スタＱ１３がオンのときＮＰＮ型トランジスタＱ１６が
オンし、ＮＰＮ型トランジスタＱ１４がオフし、ＮＰＮ
型トランジスタＱ１５がオフする。このとき、ＮＰＮ型
トランジスタＱ１３及びＱ１６がオンなので、出力回路
３００ａのエミッタ電流は図３に示す（１）の矢印方向
に流れる。
スタＱ１３がオンのときＮＰＮ型トランジスタＱ１６が
オンし、ＮＰＮ型トランジスタＱ１４がオフし、ＮＰＮ
型トランジスタＱ１５がオフする。このとき、ＮＰＮ型
トランジスタＱ１３及びＱ１６がオンなので、出力回路
３００ａのエミッタ電流は図３に示す（１）の矢印方向
に流れる。
【０００６】インダクタンス負荷Ｌに流れる電流（以
下、巻線電流とする）の方向を反転させる場合は、ＮＰ
Ｎ型トランジスタＱ１４、Ｑ１５をオンし、ＮＰＮ型ト
ランジスタＱ１３、Ｑ１６をオフする。ただし、巻線電
流は直ぐには反転せずダイオードＤ１２及びＤ１３によ
り、インダクタンス負荷Ｌに蓄えられた無効電力を放出
してから反転する。
下、巻線電流とする）の方向を反転させる場合は、ＮＰ
Ｎ型トランジスタＱ１４、Ｑ１５をオンし、ＮＰＮ型ト
ランジスタＱ１３、Ｑ１６をオフする。ただし、巻線電
流は直ぐには反転せずダイオードＤ１２及びＤ１３によ
り、インダクタンス負荷Ｌに蓄えられた無効電力を放出
してから反転する。
【０００７】さらに、巻線電流を再び反転させる場合に
は、ＮＰＮ型トランジスタＱ１４及びＱ１５をオフし、
ＮＰＮ型トランジスタＱ１３及びＱ１６をオンする。こ
の場合も、インダクタンス負荷Ｌに蓄えられた無効電力
をダイオードＤ１１及びＤ１４により放出した後、巻線
電流は反転する。以後、同様の動作を繰り返す。
は、ＮＰＮ型トランジスタＱ１４及びＱ１５をオフし、
ＮＰＮ型トランジスタＱ１３及びＱ１６をオンする。こ
の場合も、インダクタンス負荷Ｌに蓄えられた無効電力
をダイオードＤ１１及びＤ１４により放出した後、巻線
電流は反転する。以後、同様の動作を繰り返す。
【０００８】
【発明が解決しようとする課題】ＮＰＮ型トランジスタ
Ｑ１３がオンからオフに切り替わる場合、ダイオードＤ
１２を流れる電流により、端子Ａの電位（「ＧＮＤ」−
Ｖｆ「ダイオードＤ１２の順方向電圧」）が基板電位よ
り低くなり、基板のＰ+ 、ＰＮＰ型トランジスタＱ１２
のベース電極Ｎ+ 、ＮＰＮ型トランジスタＱ１３のエミ
ッタ電極Ｎ+ から形成されている寄生トランジスタＱＫ
１１がオンする。
Ｑ１３がオンからオフに切り替わる場合、ダイオードＤ
１２を流れる電流により、端子Ａの電位（「ＧＮＤ」−
Ｖｆ「ダイオードＤ１２の順方向電圧」）が基板電位よ
り低くなり、基板のＰ+ 、ＰＮＰ型トランジスタＱ１２
のベース電極Ｎ+ 、ＮＰＮ型トランジスタＱ１３のエミ
ッタ電極Ｎ+ から形成されている寄生トランジスタＱＫ
１１がオンする。
【０００９】寄生トランジスタＱＫ１１の動作により、
ＰＮＰ型トランジスタＱ１２のベース電流が引かれ、Ｐ
ＮＰ型トランジスタＱ１２がオンし、ＰＮＰ型トランジ
スタＱ１２よりＮＰＮ型トランジスタＱ１３にベース電
流が供給され、ＮＰＮ型トランジスタＱ１３のオフが遅
れる。この結果、ＮＰＮ型トランジスタＱ１３及びＱ１
４が同時にオンしてしまい、貫通電流ＩＫが流れてしま
う。
ＰＮＰ型トランジスタＱ１２のベース電流が引かれ、Ｐ
ＮＰ型トランジスタＱ１２がオンし、ＰＮＰ型トランジ
スタＱ１２よりＮＰＮ型トランジスタＱ１３にベース電
流が供給され、ＮＰＮ型トランジスタＱ１３のオフが遅
れる。この結果、ＮＰＮ型トランジスタＱ１３及びＱ１
４が同時にオンしてしまい、貫通電流ＩＫが流れてしま
う。
【００１０】また、ＮＰＮ型トランジスタＱ１５がオン
からオフに切り替わる場合も、基板のＰ+ 、ＰＮＰ型ト
ランジスタＱ２０のベース電極Ｎ+ 、ＮＰＮ型トランジ
スタＱ１５のエミッタ電極Ｎ+ から形成されている寄生
トランジスタＱＫ１１´がオンする。この結果、ＮＰＮ
型トランジスタＱ１５及びＱ１６が同時にオンしてしま
い、ＮＰＮ型トランジスタＱ１５及びＱ１６に貫通電流
ＩＫ´が流れてしまう。本発明は上記実情に鑑みなされ
たもので、出力回路の出力段を構成するトランジスタの
貫通電流を防止する出力回路を提供することを目的とす
る。
からオフに切り替わる場合も、基板のＰ+ 、ＰＮＰ型ト
ランジスタＱ２０のベース電極Ｎ+ 、ＮＰＮ型トランジ
スタＱ１５のエミッタ電極Ｎ+ から形成されている寄生
トランジスタＱＫ１１´がオンする。この結果、ＮＰＮ
型トランジスタＱ１５及びＱ１６が同時にオンしてしま
い、ＮＰＮ型トランジスタＱ１５及びＱ１６に貫通電流
ＩＫ´が流れてしまう。本発明は上記実情に鑑みなされ
たもので、出力回路の出力段を構成するトランジスタの
貫通電流を防止する出力回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】出力回路は、基板上に形
成され、コレクタ電極に第１の電圧が供給されている第
１のトランジスタと、コレクタ電極が前記第１のトラン
ジスタのエミッタ電極に接続され、ベース電極に制御信
号が供給され、エミッタ電極に第２の電圧が供給されて
いる第２のトランジスタからなる出力段と、カソードが
前記第１のトランジスタのエミッタ電極及び前記第２の
トランジスタのコレクタ電極が接続され、アノードに第
２の電圧が供給されているダイオードと、前記基板上に
配置された第１の絶縁領域に形成され、そのコレクタ電
極が前記第１のトランジスタのベース電極に接続されて
おり、そのエミッタ電極に第１の電圧が供給されている
ＰＮＰ型の第３のトランジスタと、前記第１の絶縁領域
の近傍の絶縁領域に形成され、そのエミッタ電極に第１
の電圧が供給されており、そのコレクタ電極が前記第３
のトランジスタのベース電極に接続されており、そのベ
ース電極が開放状態にあるＰＮＰ型の第４のトランジス
タを具備することを特徴とする
成され、コレクタ電極に第１の電圧が供給されている第
１のトランジスタと、コレクタ電極が前記第１のトラン
ジスタのエミッタ電極に接続され、ベース電極に制御信
号が供給され、エミッタ電極に第２の電圧が供給されて
いる第２のトランジスタからなる出力段と、カソードが
前記第１のトランジスタのエミッタ電極及び前記第２の
トランジスタのコレクタ電極が接続され、アノードに第
２の電圧が供給されているダイオードと、前記基板上に
配置された第１の絶縁領域に形成され、そのコレクタ電
極が前記第１のトランジスタのベース電極に接続されて
おり、そのエミッタ電極に第１の電圧が供給されている
ＰＮＰ型の第３のトランジスタと、前記第１の絶縁領域
の近傍の絶縁領域に形成され、そのエミッタ電極に第１
の電圧が供給されており、そのコレクタ電極が前記第３
のトランジスタのベース電極に接続されており、そのベ
ース電極が開放状態にあるＰＮＰ型の第４のトランジス
タを具備することを特徴とする
【００１２】
【作用】上記構成の出力回路においては、第１のトラン
ジスタがオン、第２トランジスタがオフの状態から第１
のトランジスタがオフ、第２のトランジスタがオンに切
換えると、出力電流の方向を反転する。この為に、コレ
クタ電極がトランジスタＱ２のベース電極によって形成
され、そのエミッタ電極がトランジスタＱ３のエミッタ
電極によって形成される寄生トランジスタがオンし、第
４のトランジスタのベース電流が引かれ、第４のトラン
ジスタはオンする。第４のトランジスタのオンにより、
第４のトランジスタのコレクタ電極から第３のトランジ
スタのベース電極に電流が供給される。第３のトランジ
スタの飽和電圧と第４のトランジスタのベースエミッタ
間電圧が等しい為、第３のトランジスタはオフする。
ジスタがオン、第２トランジスタがオフの状態から第１
のトランジスタがオフ、第２のトランジスタがオンに切
換えると、出力電流の方向を反転する。この為に、コレ
クタ電極がトランジスタＱ２のベース電極によって形成
され、そのエミッタ電極がトランジスタＱ３のエミッタ
電極によって形成される寄生トランジスタがオンし、第
４のトランジスタのベース電流が引かれ、第４のトラン
ジスタはオンする。第４のトランジスタのオンにより、
第４のトランジスタのコレクタ電極から第３のトランジ
スタのベース電極に電流が供給される。第３のトランジ
スタの飽和電圧と第４のトランジスタのベースエミッタ
間電圧が等しい為、第３のトランジスタはオフする。
【００１３】第３のトランジスタがオフするので、第１
のトランジスタのベース電極に電流が供給されず、よっ
て第１のトランジスタはオフする。よって、第２のトラ
ンジスタがオンのときは、第１のトランジスタは速やか
にオフするので、第１及び第２のトランジスタの貫通電
流を防止出来る。
のトランジスタのベース電極に電流が供給されず、よっ
て第１のトランジスタはオフする。よって、第２のトラ
ンジスタがオンのときは、第１のトランジスタは速やか
にオフするので、第１及び第２のトランジスタの貫通電
流を防止出来る。
【００１４】
【実施例】以下、図面を参照して本発明の一実施例に係
る出力回路１００ａ、１００ｂについて説明する。
る出力回路１００ａ、１００ｂについて説明する。
【００１５】図１は、モータ等のインダクタンス負荷Ｌ
に電流を流すインバータ回路を示す。図１の左側の出力
回路１００ａは、ＰＮＰ型トランジスタＱ１、Ｑ２、出
力段を構成するＮＰＮ型トランジスタＱ３、Ｑ４、抵抗
Ｒ１、Ｒ２、ダイオードＤ１、Ｄ２から構成される。ダ
イオードＤ１、Ｄ２は、インダクタンス負荷Ｌの巻線電
流を反転する際、巻線電流を速やかに消滅させる為のも
のである。出力回路１００ａの出力信号は端子Ａを介し
てインダクタンス負荷Ｌの一端に供給されている。
に電流を流すインバータ回路を示す。図１の左側の出力
回路１００ａは、ＰＮＰ型トランジスタＱ１、Ｑ２、出
力段を構成するＮＰＮ型トランジスタＱ３、Ｑ４、抵抗
Ｒ１、Ｒ２、ダイオードＤ１、Ｄ２から構成される。ダ
イオードＤ１、Ｄ２は、インダクタンス負荷Ｌの巻線電
流を反転する際、巻線電流を速やかに消滅させる為のも
のである。出力回路１００ａの出力信号は端子Ａを介し
てインダクタンス負荷Ｌの一端に供給されている。
【００１６】ＰＮＰ型トランジスタＱ１のエミッタ電
極、抵抗Ｒ１の一端、ＰＮＰ型トランジスタＱ２のエミ
ッタ電極、ＮＰＮ型トランジスタＱ３のコレクタ電極、
ダイオードＤ１のカソードには電源電圧ＶＤＤが供給さ
れている。ＰＮＰ型トランジスタＱ１のコレクタ電極及
び抵抗Ｒ１の他端はＰＮＰ型トランジスタＱ２のベース
電極に接続されている。
極、抵抗Ｒ１の一端、ＰＮＰ型トランジスタＱ２のエミ
ッタ電極、ＮＰＮ型トランジスタＱ３のコレクタ電極、
ダイオードＤ１のカソードには電源電圧ＶＤＤが供給さ
れている。ＰＮＰ型トランジスタＱ１のコレクタ電極及
び抵抗Ｒ１の他端はＰＮＰ型トランジスタＱ２のベース
電極に接続されている。
【００１７】ＰＮＰ型トランジスタＱ１は図２に示され
るように出力回路１００ａが形成されているアイソレー
ション領域（島領域）近傍に形成されたアイソレーショ
ン領域に形成されている。
るように出力回路１００ａが形成されているアイソレー
ション領域（島領域）近傍に形成されたアイソレーショ
ン領域に形成されている。
【００１８】ＰＮＰ型トランジスタＱ２のコレクタ電極
は抵抗Ｒ２の一端及びＮＰＮ型トランジスタＱ３のベー
ス電極に接続されている。抵抗Ｒ２の他端は端子Ａに接
続されている。ＮＰＮ型トランジスタＱ３のエミッタ電
極はＮＰＮ型トランジスタＱ４のコレクタ電極及び端子
Ａに接続されている。ＮＰＮ型トランジスタＱ４のエミ
ッタ電極は接地されている。
は抵抗Ｒ２の一端及びＮＰＮ型トランジスタＱ３のベー
ス電極に接続されている。抵抗Ｒ２の他端は端子Ａに接
続されている。ＮＰＮ型トランジスタＱ３のエミッタ電
極はＮＰＮ型トランジスタＱ４のコレクタ電極及び端子
Ａに接続されている。ＮＰＮ型トランジスタＱ４のエミ
ッタ電極は接地されている。
【００１９】ダイオードＤ１のアノードは端子Ａに接続
されている。ダイオードＤ２のカソードは端子Ａに接続
されており、ダイオードＤ２のアノードは接地されてい
る。端子Ａはインダクタンス負荷Ｌの一端に接続されて
いる。
されている。ダイオードＤ２のカソードは端子Ａに接続
されており、ダイオードＤ２のアノードは接地されてい
る。端子Ａはインダクタンス負荷Ｌの一端に接続されて
いる。
【００２０】一方、インダクタンス負荷Ｌの他端には、
別の出力回路１００ｂが接続されている。出力回路１０
０ｂは、出力回路１００ａと同様に、ＰＮＰ型トランジ
スタＱ８、Ｑ１０、出力段を構成するＮＰＮ型トランジ
スタＱ５、Ｑ６、抵抗Ｒ３、Ｒ４、ダイオードＤ３、Ｄ
４から構成される。ダイオードＤ３、Ｄ４はダイオード
Ｄ１、Ｄ２と同様に巻線電流を速やかに消滅させる為の
ものである。
別の出力回路１００ｂが接続されている。出力回路１０
０ｂは、出力回路１００ａと同様に、ＰＮＰ型トランジ
スタＱ８、Ｑ１０、出力段を構成するＮＰＮ型トランジ
スタＱ５、Ｑ６、抵抗Ｒ３、Ｒ４、ダイオードＤ３、Ｄ
４から構成される。ダイオードＤ３、Ｄ４はダイオード
Ｄ１、Ｄ２と同様に巻線電流を速やかに消滅させる為の
ものである。
【００２１】ＰＮＰ型トランジスタＱ８のエミッタ電
極、抵抗Ｒ３の一端、ＰＮＰ型トランジスタＱ１０のエ
ミッタ電極、ＮＰＮ型トランジスタＱ５のコレクタ電
極、ダイオードＤ３のカソードに電源電圧ＶＣＣが供給
されている。ＰＮＰ型トランジスタＱ８のコレクタ電極
及び抵抗Ｒ３の他端はＰＮＰ型トランジスタＱ１０のベ
ース電極に接続されている。尚、ＰＮＰ型トランジスタ
Ｑ８は、出力回路１００ｂが形成されているアイソレー
ション領域（島領域）近傍に形成されたアイソレーショ
ン領域に形成されている。
極、抵抗Ｒ３の一端、ＰＮＰ型トランジスタＱ１０のエ
ミッタ電極、ＮＰＮ型トランジスタＱ５のコレクタ電
極、ダイオードＤ３のカソードに電源電圧ＶＣＣが供給
されている。ＰＮＰ型トランジスタＱ８のコレクタ電極
及び抵抗Ｒ３の他端はＰＮＰ型トランジスタＱ１０のベ
ース電極に接続されている。尚、ＰＮＰ型トランジスタ
Ｑ８は、出力回路１００ｂが形成されているアイソレー
ション領域（島領域）近傍に形成されたアイソレーショ
ン領域に形成されている。
【００２２】ＰＮＰ型トランジスタＱ１０のコレクタ電
極は抵抗Ｒ４の一端及びＮＰＮ型トランジスタＱ５のベ
ース電極に接続されている。抵抗Ｒ４の他端は端子Ｂに
接続されている。ＮＰＮ型トランジスタＱ５のエミッタ
電極は端子Ｂ及びＮＰＮ型トランジスタＱ６のコレクタ
電極に接続されている。ＮＰＮ型トランジスタＱ６のエ
ミッタ電極は接地されている。ダイオードＤ３のアノー
ド及びダイオードＤ４のカソードは端子Ｂに接続されて
おり、ダイオードＤ４のアノードは接地されている。
極は抵抗Ｒ４の一端及びＮＰＮ型トランジスタＱ５のベ
ース電極に接続されている。抵抗Ｒ４の他端は端子Ｂに
接続されている。ＮＰＮ型トランジスタＱ５のエミッタ
電極は端子Ｂ及びＮＰＮ型トランジスタＱ６のコレクタ
電極に接続されている。ＮＰＮ型トランジスタＱ６のエ
ミッタ電極は接地されている。ダイオードＤ３のアノー
ド及びダイオードＤ４のカソードは端子Ｂに接続されて
おり、ダイオードＤ４のアノードは接地されている。
【００２３】次に、図面を参照しながら出力回路１００
ａ及び１００ｂの動作について説明する。ＮＰＮ型トラ
ンジスタＱ４とＱ６のベース電極には従来と同様に、図
示せぬ制御回路より、インダクタンス負荷Ｌに流れる電
流の方向を制御する為の相補的な制御信号が供給されて
いる。
ａ及び１００ｂの動作について説明する。ＮＰＮ型トラ
ンジスタＱ４とＱ６のベース電極には従来と同様に、図
示せぬ制御回路より、インダクタンス負荷Ｌに流れる電
流の方向を制御する為の相補的な制御信号が供給されて
いる。
【００２４】まず、トランジスタＱ４、Ｑ６のベース電
極に供給される制御信号により、ＮＰＮ型トランジスタ
Ｑ３及びＱ６をオン、ＮＰＮ型トランジスタＱ４及びＱ
５をオフに設定した状態を考える。このとき、電源電圧
ＶＤＤからＮＰＮ型トランジスタＱ３、端子Ａ、インダ
クタンス負荷Ｌ、端子Ｂ、ＮＰＮ型トランジスタＱ６を
介して電流は（１）の矢印方向に流れる。
極に供給される制御信号により、ＮＰＮ型トランジスタ
Ｑ３及びＱ６をオン、ＮＰＮ型トランジスタＱ４及びＱ
５をオフに設定した状態を考える。このとき、電源電圧
ＶＤＤからＮＰＮ型トランジスタＱ３、端子Ａ、インダ
クタンス負荷Ｌ、端子Ｂ、ＮＰＮ型トランジスタＱ６を
介して電流は（１）の矢印方向に流れる。
【００２５】次に、巻線電流を反転する場合は、ＮＰＮ
型トランジスタＱ４、Ｑ６に供給される制御信号を切換
えて、ＮＰＮ型トランジスタＱ４をオン、ＮＰＮ型トラ
ンジスタＱ６をオフとする。すると、インダクタンス負
荷Ｌに蓄えられた無効電力を放出する為、（１）の矢印
方向の電流がダイオードＤ２、インダクタンス負荷Ｌと
ダイオードＤ３を介して電流が流れる。ダイオードＤ２
に電流が流れる為、端子Ａの電位は「ＧＮＤ（接地レベ
ル）−Ｖｆ（ダイオードＤ２の順方向電圧）」となる。
型トランジスタＱ４、Ｑ６に供給される制御信号を切換
えて、ＮＰＮ型トランジスタＱ４をオン、ＮＰＮ型トラ
ンジスタＱ６をオフとする。すると、インダクタンス負
荷Ｌに蓄えられた無効電力を放出する為、（１）の矢印
方向の電流がダイオードＤ２、インダクタンス負荷Ｌと
ダイオードＤ３を介して電流が流れる。ダイオードＤ２
に電流が流れる為、端子Ａの電位は「ＧＮＤ（接地レベ
ル）−Ｖｆ（ダイオードＤ２の順方向電圧）」となる。
【００２６】端子Ａの電位が電位「接地レベル−Ｖｆ
（ダイオードＤ２の順方向電圧）」であり、基板電位よ
り低いので、基板のＰ+ 、トランジスタＱ２のベース電
極Ｎ+ 、ＮＰＮ型トランジスタＱ３のエミッタ電極Ｎ+
によって形成された寄生トランジスタＱＫ１がオンす
る。
（ダイオードＤ２の順方向電圧）」であり、基板電位よ
り低いので、基板のＰ+ 、トランジスタＱ２のベース電
極Ｎ+ 、ＮＰＮ型トランジスタＱ３のエミッタ電極Ｎ+
によって形成された寄生トランジスタＱＫ１がオンす
る。
【００２７】さらに、基板のＰ+ 、ＰＮＰ型トランジス
タＱ１のベース電極Ｎ+ 、ＮＰＮ型トランジスタＱ３の
エミッタ電極Ｎ+ によって形成された寄生トランジスタ
ＱＫ２がオンする。
タＱ１のベース電極Ｎ+ 、ＮＰＮ型トランジスタＱ３の
エミッタ電極Ｎ+ によって形成された寄生トランジスタ
ＱＫ２がオンする。
【００２８】寄生トランジスタＱＫ１は、ＰＮＰ型トラ
ンジスタＱ２のベース電流を引こうとする。しかし、オ
ンした寄生トランジスタＱＫ２がＰＮＰ型トランジスタ
Ｑ１のベース電流を引く為、ＰＮＰ型トランジスタＱ１
がオンし、ＰＮＰ型トランジスタＱ１は飽和状態にな
る。ＰＮＰ型トランジスタＱ１の飽和電圧ＶCESAT ＝Ｑ
２VBE （Ｑ２VBE ：ＰＮＰ型トランジスタＱ２のベース
エミッタ間電圧）である為、ＰＮＰ型トランジスタＱ２
はオフする。ＰＮＰ型トランジスタＱ２がオフするの
で、ＰＮＰ型トランジスタＱ２からＮＰＮ型トランジス
タＱ３のベース電極へバイアス電流が流れなくなり、Ｎ
ＰＮ型トランジスタＱ３はオフする。従って、ＮＰＮ型
トランジスタＱ４がオンしても、ＮＰＮ型トランジスタ
Ｑ３及びＱ４を貫通する電流は流れない。
ンジスタＱ２のベース電流を引こうとする。しかし、オ
ンした寄生トランジスタＱＫ２がＰＮＰ型トランジスタ
Ｑ１のベース電流を引く為、ＰＮＰ型トランジスタＱ１
がオンし、ＰＮＰ型トランジスタＱ１は飽和状態にな
る。ＰＮＰ型トランジスタＱ１の飽和電圧ＶCESAT ＝Ｑ
２VBE （Ｑ２VBE ：ＰＮＰ型トランジスタＱ２のベース
エミッタ間電圧）である為、ＰＮＰ型トランジスタＱ２
はオフする。ＰＮＰ型トランジスタＱ２がオフするの
で、ＰＮＰ型トランジスタＱ２からＮＰＮ型トランジス
タＱ３のベース電極へバイアス電流が流れなくなり、Ｎ
ＰＮ型トランジスタＱ３はオフする。従って、ＮＰＮ型
トランジスタＱ４がオンしても、ＮＰＮ型トランジスタ
Ｑ３及びＱ４を貫通する電流は流れない。
【００２９】インダクタンス負荷Ｌの無効電力を放出し
た後、ＮＰＮ型トランジスタＱ５、端子Ｂ、インダクタ
ンス負荷Ｌ、端子Ａ、ＮＰＮ型トランジスタＱ４を介し
て（２）の矢印方向に電流が流れる。
た後、ＮＰＮ型トランジスタＱ５、端子Ｂ、インダクタ
ンス負荷Ｌ、端子Ａ、ＮＰＮ型トランジスタＱ４を介し
て（２）の矢印方向に電流が流れる。
【００３０】巻線電流を再び、反転する場合は、ＮＰＮ
型トランジスタＱ６をオン、ＮＰＮ型トランジスタＱ４
をオフする。このとき、無効電力放出の為、ダイオード
Ｄ４からダイオードＤ１に電流が流れる。この為、端子
Ｂの電位は「ＧＮＤ（接地レベル）−Ｖｆ（ダイオード
Ｄ４の順方向電圧）」となる。よって、この場合、端子
Ｂの電位は基板の電位、即ち端子Ｂの電位が基板の電位
より低いので、前記の場合と同様に寄生トランジスタＱ
Ｋ１´がオンし、ＰＮＰ型トランジスタＱ１０のベース
電流を引こうとする。しかし、さらに寄生トランジスタ
ＱＫ２´がオンし、ＰＮＰ型トランジスタＱ８のベース
電流を引く為、ＰＮＰ型トランジスタＱ８がオンし、Ｐ
ＮＰ型トランジスタＱ８は飽和状態になる。ＰＮＰ型ト
ランジスタＱ８の飽和電圧ＶCESAT ＝Ｑ１０VBE （Ｑ１
０VBE ：ＰＮＰ型トランジスタＱ１０のベースエミッタ
間の電圧）である為、ＰＮＰ型トランジスタＱ１０はオ
フする。ＰＮＰ型トランジスタＱ１０がオフするので、
ＰＮＰ型トランジスタＱ１０からＮＰＮ型トランジスタ
Ｑ５のベース電極へバイアス電流が流れなくなり、ＮＰ
Ｎ型トランジスタＱ５はオフする。従ってＮＰＮ型トラ
ンジスタＱ６がオンしても、ＮＰＮ型トランジスタＱ５
及びＱ６を貫通する電流は流れない。
型トランジスタＱ６をオン、ＮＰＮ型トランジスタＱ４
をオフする。このとき、無効電力放出の為、ダイオード
Ｄ４からダイオードＤ１に電流が流れる。この為、端子
Ｂの電位は「ＧＮＤ（接地レベル）−Ｖｆ（ダイオード
Ｄ４の順方向電圧）」となる。よって、この場合、端子
Ｂの電位は基板の電位、即ち端子Ｂの電位が基板の電位
より低いので、前記の場合と同様に寄生トランジスタＱ
Ｋ１´がオンし、ＰＮＰ型トランジスタＱ１０のベース
電流を引こうとする。しかし、さらに寄生トランジスタ
ＱＫ２´がオンし、ＰＮＰ型トランジスタＱ８のベース
電流を引く為、ＰＮＰ型トランジスタＱ８がオンし、Ｐ
ＮＰ型トランジスタＱ８は飽和状態になる。ＰＮＰ型ト
ランジスタＱ８の飽和電圧ＶCESAT ＝Ｑ１０VBE （Ｑ１
０VBE ：ＰＮＰ型トランジスタＱ１０のベースエミッタ
間の電圧）である為、ＰＮＰ型トランジスタＱ１０はオ
フする。ＰＮＰ型トランジスタＱ１０がオフするので、
ＰＮＰ型トランジスタＱ１０からＮＰＮ型トランジスタ
Ｑ５のベース電極へバイアス電流が流れなくなり、ＮＰ
Ｎ型トランジスタＱ５はオフする。従ってＮＰＮ型トラ
ンジスタＱ６がオンしても、ＮＰＮ型トランジスタＱ５
及びＱ６を貫通する電流は流れない。
【００３１】以上説明したように、上記構成によればＰ
ＮＰ型トランジスタＱ１、Ｑ８と寄生トランジスタＱＫ
２及びＱＫ２´の作用により、ＮＰＮ型トランジスタＱ
３、Ｑ４とＮＰＮ型トランジスタＱ５、Ｑ６が同時にオ
ンすることがない。よって、本願の出力回路は貫通電流
の無い回路動作を実現出来る。
ＮＰ型トランジスタＱ１、Ｑ８と寄生トランジスタＱＫ
２及びＱＫ２´の作用により、ＮＰＮ型トランジスタＱ
３、Ｑ４とＮＰＮ型トランジスタＱ５、Ｑ６が同時にオ
ンすることがない。よって、本願の出力回路は貫通電流
の無い回路動作を実現出来る。
【００３２】尚、本発明は上記実施例に限定されず、種
々の変更が可能である。例えば、Ｈ−ＳＷ（スイッチ）
型モータ駆動回路の場合について説明したが、インダク
タンス負荷によるモータ駆動出力回路を目的とするなら
ば、他の型のモータ駆動回路でも良い。
々の変更が可能である。例えば、Ｈ−ＳＷ（スイッチ）
型モータ駆動回路の場合について説明したが、インダク
タンス負荷によるモータ駆動出力回路を目的とするなら
ば、他の型のモータ駆動回路でも良い。
【００３３】
【発明の効果】本発明は、出力回路の出力段を構成する
上下のトランジスタが同時にオンすることを防止し、こ
れにより上下の出力トランジスタの貫通電流を防止する
ことができる。
上下のトランジスタが同時にオンすることを防止し、こ
れにより上下の出力トランジスタの貫通電流を防止する
ことができる。
【図１】本発明の一実施例に係る出力回路を示す図。
【図２】同実施例に係る出力回路の断面図。
【図３】従来の出力回路を示す図。
Ｑ１〜Ｑ６、Ｑ８、Ｑ１０…トランジスタ、Ｒ１乃至Ｒ
４…抵抗、Ｄ１〜Ｄ４ダイオード、ＱＫ１、ＱＫ２、Ｑ
Ｋ１´、ＱＫ２´…寄生トランジスタ、Ａ、Ｂ…端子、
Ｌ…負荷インダクタンス。
４…抵抗、Ｄ１〜Ｄ４ダイオード、ＱＫ１、ＱＫ２、Ｑ
Ｋ１´、ＱＫ２´…寄生トランジスタ、Ａ、Ｂ…端子、
Ｌ…負荷インダクタンス。
Claims (2)
- 【請求項１】 基板上に形成され、コレクタ電極に第１
の電圧が供給されている第１のトランジスタと、コレク
タ電極が前記第１のトランジスタのエミッタ電極に接続
され、ベース電極に制御信号が供給され、エミッタ電極
に第２の電圧が供給されている第２のトランジスタから
なる出力段と、 カソードが前記第１のトランジスタのエミッタ電極及び
前記第２のトランジスタのコレクタ電極が接続され、ア
ノードに第２の電圧が供給されているダイオードと、 前記基板上に配置された第１の絶縁領域に形成され、そ
のコレクタ電極が前記第１のトランジスタのベース電極
に接続されており、そのエミッタ電極に第１の電圧が供
給されているＰＮＰ型の第３のトランジスタと、 前記第１の絶縁領域の近傍の絶縁領域に形成され、その
エミッタ電極に第１の電圧が供給されており、そのコレ
クタ電極が前記第３のトランジスタのベース電極に接続
されており、そのベース電極が開放状態にあるＰＮＰ型
の第４のトランジスタを具備することを特徴とする出力
回路。 - 【請求項２】 出力段を構成する出力トランジスタと、 第１の絶縁領域に形成され、前記出力トランジスタを駆
動する第１のＰＮＰ型トランジスタと、 前記第１の絶縁領域の近傍に設けられた第２の絶縁領域
と、 この第２の絶縁領域に形成され、そのコレクタ電極が前
記第１のＰＮＰ型トランジスタのベース電極に接続さ
れ、そのエミッタ電極が前記第１のＰＮＰ型トランジス
タのエミッタ電極に接続され、そのベース電極が開放状
態である第２のＰＮＰ型トランジスタを具備することを
特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4540592A JPH05252013A (ja) | 1992-03-03 | 1992-03-03 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4540592A JPH05252013A (ja) | 1992-03-03 | 1992-03-03 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252013A true JPH05252013A (ja) | 1993-09-28 |
Family
ID=12718347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4540592A Withdrawn JPH05252013A (ja) | 1992-03-03 | 1992-03-03 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252013A (ja) |
-
1992
- 1992-03-03 JP JP4540592A patent/JPH05252013A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3006845B2 (ja) | 電圧降下の小さい極性反転保護手段を有するブリッジ回路 | |
| JPH0121703B2 (ja) | ||
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| US4409495A (en) | Schmitt trigger circuit with low input current | |
| JPH05252013A (ja) | 出力回路 | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| JPS61294924A (ja) | スイツチング回路 | |
| JPH04233324A (ja) | 内部電圧供給回線の電位の一時的はね返りを制限する論理ゲート回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH0326679Y2 (ja) | ||
| JPH0786895A (ja) | 出力回路 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JPS6342748Y2 (ja) | ||
| JPH05268024A (ja) | スイッチング回路 | |
| JPH06152360A (ja) | クランプ機能付きスイッチ回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP3240104B2 (ja) | スイッチ回路 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPS633512A (ja) | Ｔｔｌバッファ回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0254971B2 (ja) | ||
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
| JPH05347548A (ja) | 出力バッファ回路 | |
| JPH0325094B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |