JPS6239560B2 - - Google Patents
Info
- Publication number
- JPS6239560B2 JPS6239560B2 JP6547279A JP6547279A JPS6239560B2 JP S6239560 B2 JPS6239560 B2 JP S6239560B2 JP 6547279 A JP6547279 A JP 6547279A JP 6547279 A JP6547279 A JP 6547279A JP S6239560 B2 JPS6239560 B2 JP S6239560B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- insulating layer
- thin film
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明はコンピユータ等電子機器に使用され
る、LSI実装用の高密度多層配線基板の製造方法
に関する。
る、LSI実装用の高密度多層配線基板の製造方法
に関する。
従来この種の多層配線基板の製造方法では、厚
膜法あるいは薄膜法により、平滑な基板もしくは
絶縁層の表面に平面的にパターンを形成し多層化
している。このため、パターン実装密度はクロス
トークあるいはマイグレーシヨン等電気的に、又
面積的に見て、パターン線巾やパターン間隔（ピ
ツチ）に関して自ずと制限される。これはパター
ンの高密度集積化の立場からして非常に好ましく
ないという欠点があつた。
膜法あるいは薄膜法により、平滑な基板もしくは
絶縁層の表面に平面的にパターンを形成し多層化
している。このため、パターン実装密度はクロス
トークあるいはマイグレーシヨン等電気的に、又
面積的に見て、パターン線巾やパターン間隔（ピ
ツチ）に関して自ずと制限される。これはパター
ンの高密度集積化の立場からして非常に好ましく
ないという欠点があつた。
本発明の目的は、基板もしくは絶縁層の表面に
予め定められた寸法に絶縁層の溝を形成して、薄
膜法によりこの溝の側面に配線パターンを形成す
る。すなわち立体的にパターンを形成し多層化す
ることにより、上述の欠点を除去した高密度多層
配線基板の製造方法を提供することにある。
予め定められた寸法に絶縁層の溝を形成して、薄
膜法によりこの溝の側面に配線パターンを形成す
る。すなわち立体的にパターンを形成し多層化す
ることにより、上述の欠点を除去した高密度多層
配線基板の製造方法を提供することにある。
この発明の製造方法は耐熱性絶縁基板の表面に
予め定められたパターン溝が抜けるように絶縁層
の溝を形成する第１の工程と、前記、耐熱性絶縁
基板の表面と前記絶縁層の表面に蒸着あるいはス
パツタリングにより金属薄膜を形成する第２の工
程と、前記金属薄膜の表面にフオトレジストを塗
布する第３の工程と、前記フオトレジストに所望
のパターンを有するマスクを通して、光を斜めか
ら照射して前記絶縁層の側面部分のフオトレジス
トを除去するように露光、現像する第４の工程
と、前記除去されたフオトレジスト部分に金属メ
ツキする第５の工程と、前記金属メツキ部分以外
のフオトレジストおよび前記金属薄膜を剥離、エ
ツチングする第６の工程と、前記金属メツキのう
ち所望の部分以外の基板全面に絶縁層を形成する
第７の工程と、前記金属メツキの所望部分に
VIAFILL導体を形成する第８の工程とを少なく
とも１回以上繰返して多層化することを特徴とす
る。
予め定められたパターン溝が抜けるように絶縁層
の溝を形成する第１の工程と、前記、耐熱性絶縁
基板の表面と前記絶縁層の表面に蒸着あるいはス
パツタリングにより金属薄膜を形成する第２の工
程と、前記金属薄膜の表面にフオトレジストを塗
布する第３の工程と、前記フオトレジストに所望
のパターンを有するマスクを通して、光を斜めか
ら照射して前記絶縁層の側面部分のフオトレジス
トを除去するように露光、現像する第４の工程
と、前記除去されたフオトレジスト部分に金属メ
ツキする第５の工程と、前記金属メツキ部分以外
のフオトレジストおよび前記金属薄膜を剥離、エ
ツチングする第６の工程と、前記金属メツキのう
ち所望の部分以外の基板全面に絶縁層を形成する
第７の工程と、前記金属メツキの所望部分に
VIAFILL導体を形成する第８の工程とを少なく
とも１回以上繰返して多層化することを特徴とす
る。
次に本発明の実施例について図面を参照して詳
細に説明する。第１図から第８図は、本発明の高
密度多層配線基板の製造のための工程断面図を示
す。又、第９図は本発明の高密度多層配線基板と
従来の平面実装基板との１層当りの集積度比較を
示す。
細に説明する。第１図から第８図は、本発明の高
密度多層配線基板の製造のための工程断面図を示
す。又、第９図は本発明の高密度多層配線基板と
従来の平面実装基板との１層当りの集積度比較を
示す。
第１図はアルミナ（Al2O3）を主成分とする耐
熱性絶縁基板１の表面にガラス、アルミナ等を主
成分とする誘電体を予め、設計された通りに溝が
形成されるよう絶縁層２を形成した状態を示す。
実際、この溝の形状により、パターンの線巾およ
びピツチが決まる。換言すれば高密度の集積度合
が決定してしまうため十分な設計が必要となる。
絶縁層２の形成は絶縁ペーストのスクリーン印刷
法等で容易に形成できる。
熱性絶縁基板１の表面にガラス、アルミナ等を主
成分とする誘電体を予め、設計された通りに溝が
形成されるよう絶縁層２を形成した状態を示す。
実際、この溝の形状により、パターンの線巾およ
びピツチが決まる。換言すれば高密度の集積度合
が決定してしまうため十分な設計が必要となる。
絶縁層２の形成は絶縁ペーストのスクリーン印刷
法等で容易に形成できる。
第２図は前記第１図の表面全体に、蒸着もしく
はスパツタリングにより、Ti（チタン）、Cu
（銅）、Pd（パラジウム）、Mo（モリブデン）、Ni
（ニツケル）、Ｗ（タングステン）、Al（アルミニ
ウム）等の金属を単体又は２つ以上組み合せて、
後述のメツキ下地用金属として500Å〜10000Åの
金属薄膜３を形成し、その上にフオトレジスト４
を塗布した状態を示す。
はスパツタリングにより、Ti（チタン）、Cu
（銅）、Pd（パラジウム）、Mo（モリブデン）、Ni
（ニツケル）、Ｗ（タングステン）、Al（アルミニ
ウム）等の金属を単体又は２つ以上組み合せて、
後述のメツキ下地用金属として500Å〜10000Åの
金属薄膜３を形成し、その上にフオトレジスト４
を塗布した状態を示す。
第３図は、前記フオトレジスト４の表面に、予
め定められた領域が露光されるように、マスク５
を通して光エネルギ６が照射されている状態を示
す。本発明の特徴として、パターンは前記絶縁溝
の側面に形成されるので、溝の形状により光エネ
ルギ６の照射角度を決定する。溝断面の底辺を
ａ，高さをｂ、底辺に対する光エネルギの照射角
度をθとすると、次の(1)式が与えられる。
め定められた領域が露光されるように、マスク５
を通して光エネルギ６が照射されている状態を示
す。本発明の特徴として、パターンは前記絶縁溝
の側面に形成されるので、溝の形状により光エネ
ルギ６の照射角度を決定する。溝断面の底辺を
ａ，高さをｂ、底辺に対する光エネルギの照射角
度をθとすると、次の(1)式が与えられる。
tanθ＝ａ／ｂ ……(1)
これは光の直進性を利用したもので、マスク５
のパターンの基板に対する位置はギヤツプとの関
係から決定される。すなわち、ギヤツプが大きい
ほど通従の位置より離れてくる。溝断面の側面か
らのずれをｌ、マスク５とフオトレジスト４との
ギヤツプをｄ、光エネルギの照射角度をθとする
と次の(2)式が与えられる。
のパターンの基板に対する位置はギヤツプとの関
係から決定される。すなわち、ギヤツプが大きい
ほど通従の位置より離れてくる。溝断面の側面か
らのずれをｌ、マスク５とフオトレジスト４との
ギヤツプをｄ、光エネルギの照射角度をθとする
と次の(2)式が与えられる。
ｌ＝ｄ／tanθ ……(2)
実施例ではポジタイプのフオトレジスト４を用
いて光エネルギ６が照射された領域７を示す。第
４図は前記の照射領域７が現像することにより取
除かれた部分８の形成を示す。露光、現像を２回
実施すれば溝の両側面が取除かれる。
いて光エネルギ６が照射された領域７を示す。第
４図は前記の照射領域７が現像することにより取
除かれた部分８の形成を示す。露光、現像を２回
実施すれば溝の両側面が取除かれる。
第５図は前記フオトレジストが取除かれた部分
８に、Au（金）、Cu（銅）、Ni（ニツケル）、Pd
（パラジウム）等の金属を単体又は２つ以上組み
合せて部分メツキ９を施した状態を示す。
８に、Au（金）、Cu（銅）、Ni（ニツケル）、Pd
（パラジウム）等の金属を単体又は２つ以上組み
合せて部分メツキ９を施した状態を示す。
第６図は、前記部分メツキ９以外のフオトレジ
スト４および８金属薄膜３をそれぞれ剥離、エツ
チングして除去し、パターン１０を形成した状態
を示す。この工程までで、一層の配線パターンの
形が完了する。第６図からも解かるように従来の
配線パターンを立てたような構造をしており密着
は絶縁層２との間でとつている。
スト４および８金属薄膜３をそれぞれ剥離、エツ
チングして除去し、パターン１０を形成した状態
を示す。この工程までで、一層の配線パターンの
形が完了する。第６図からも解かるように従来の
配線パターンを立てたような構造をしており密着
は絶縁層２との間でとつている。
第７図は前記パターン１０のうち予め定められ
たスルーホール１２が抜けるようにして第１絶縁
層１１を形成した状態を示す。ここで前記溝の内
部に第１絶縁層１１が入込まなくても何ら差支え
ない。かえつて入り込まないほうがクロストーク
やマイグレーシヨン等の防止になる。しかし第１
絶縁層１１の表面は多層化のため凹凸を減らすよ
う研磨等を施すことも考えられる。
たスルーホール１２が抜けるようにして第１絶縁
層１１を形成した状態を示す。ここで前記溝の内
部に第１絶縁層１１が入込まなくても何ら差支え
ない。かえつて入り込まないほうがクロストーク
やマイグレーシヨン等の防止になる。しかし第１
絶縁層１１の表面は多層化のため凹凸を減らすよ
う研磨等を施すことも考えられる。
第８図は前記スルホール１２にAu（金）、
Ag／Pd（銀／パラジウム）等のビアフイル導体
（VIAFILL）導体１３を形成した状態を示す。第
１絶縁層１１の表面から少し厚めにビアフイル導
体を形成すれば以後の多層化のための電気的コン
タクトには何ら支障はない。
Ag／Pd（銀／パラジウム）等のビアフイル導体
（VIAFILL）導体１３を形成した状態を示す。第
１絶縁層１１の表面から少し厚めにビアフイル導
体を形成すれば以後の多層化のための電気的コン
タクトには何ら支障はない。
ここで、本発明の高密度多層配線基板と従来の
多層基板との１層当りの集積度の比較を考える。
前記第６図で説明したように、本発明の配線パタ
ーンの形状は、垂直方向の幅が従来パターンの線
巾に、又水平方向の幅が膜厚に相当する。
多層基板との１層当りの集積度の比較を考える。
前記第６図で説明したように、本発明の配線パタ
ーンの形状は、垂直方向の幅が従来パターンの線
巾に、又水平方向の幅が膜厚に相当する。
第９図は配線パターンの断面積が等しい、換言
すると導体抵抗の等しい場合の、１層当りのパタ
ーン実装密度の比較を示す。第９図より、パター
ン線巾が40μ、パターン間隔が40μの場合は、従
来の配線基板の実装に比べて１層当り約1.8倍の
集積度が可能となる。ただし膜厚は両者とも５μ
と仮定した。
すると導体抵抗の等しい場合の、１層当りのパタ
ーン実装密度の比較を示す。第９図より、パター
ン線巾が40μ、パターン間隔が40μの場合は、従
来の配線基板の実装に比べて１層当り約1.8倍の
集積度が可能となる。ただし膜厚は両者とも５μ
と仮定した。
本発明は以上説明したように、絶縁層の溝の両
側面に配線パターンを形成するため、従来の平面
実装配線基板に比べて、極めて高密度であり、又
クロストーク、マイグレーシヨン等の電気的欠陥
の少ない高密度多層配線基板の製造を可能にする
という効果がある。
側面に配線パターンを形成するため、従来の平面
実装配線基板に比べて、極めて高密度であり、又
クロストーク、マイグレーシヨン等の電気的欠陥
の少ない高密度多層配線基板の製造を可能にする
という効果がある。
第１図乃至第８図は本発明の実施例を工程順に
示した断面図であり、第９図は本発明の効果を示
す図である。 尚、図において、１……耐熱性絶縁基板、２…
…絶縁層、３……金属薄膜、４……フオトレジス
ト、５……マスク、６……光エネルギ、７……照
射領域、８……取除かれた部分、９……部分メツ
キ、１０……パターン、１１……第１絶縁層、１
２……スルーホール、１３……ビアフイル導体で
ある。
示した断面図であり、第９図は本発明の効果を示
す図である。 尚、図において、１……耐熱性絶縁基板、２…
…絶縁層、３……金属薄膜、４……フオトレジス
ト、５……マスク、６……光エネルギ、７……照
射領域、８……取除かれた部分、９……部分メツ
キ、１０……パターン、１１……第１絶縁層、１
２……スルーホール、１３……ビアフイル導体で
ある。
Claims (1)
- １ 耐熱性絶縁基板の表面に予め定められたパタ
ーン溝が抜けるように絶縁層を形成する第１の工
程と、前記耐熱性絶縁基板の表面と前記絶縁層の
表面に蒸着あるいはスパツタリングにより金属薄
膜を形成する第２の工程と、前記金属薄膜の表面
にフオトレジストを塗布する第３の工程と、前記
フオトレジストに所望パターンを有するマスクを
通して、光を斜めから照射し前記絶縁層の溝の側
面部分のフオトレジストを除去するように露光、
現像する第４の工程と、前記除去されたフオトレ
ジスト部分に金属メツキする第５の工程と、前記
金属メツキ部分以外のフオトレジストおよび金属
薄膜を剥離、エツチングする第６の工程と、前記
金属メツキのうち所望の部分以外の基板全面に絶
縁層を形成する第７の工程と、前記金属メツキの
所望部分にビアフイル導体を形成する第８の工程
とを少なくとも１回以上繰返して多層化すること
を特徴とする高密度多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6547279A JPS55157296A (en) | 1979-05-25 | 1979-05-25 | Method of fabricating high density multilayer wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6547279A JPS55157296A (en) | 1979-05-25 | 1979-05-25 | Method of fabricating high density multilayer wiring substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157296A JPS55157296A (en) | 1980-12-06 |
| JPS6239560B2 true JPS6239560B2 (ja) | 1987-08-24 |
Family
ID=13288079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6547279A Granted JPS55157296A (en) | 1979-05-25 | 1979-05-25 | Method of fabricating high density multilayer wiring substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55157296A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151498A (ja) * | 1983-02-18 | 1984-08-29 | 日本電気株式会社 | 高密度多層配線基板 |
| JPS59151497A (ja) * | 1983-02-18 | 1984-08-29 | 日本電気株式会社 | 高密度多層配線基板 |
-
1979
- 1979-05-25 JP JP6547279A patent/JPS55157296A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157296A (en) | 1980-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI251920B (en) | Circuit barrier structure of semiconductor package substrate and method for fabricating the same | |
| US5526564A (en) | Method of manufacturing a multilayered printed wiring board | |
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| JPH0255933B2 (ja) | ||
| JPH0964493A (ja) | 回路基板の配線構造及びその形成法 | |
| JPS6239560B2 (ja) | ||
| JPS6155797B2 (ja) | ||
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JPH05259615A (ja) | 回路導体の形成方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP2000503484A (ja) | 電気絶縁支持体上に少なくとも２つの配線面を形成する方法 | |
| JP3651027B2 (ja) | 多層配線基板の製造方法 | |
| US4600663A (en) | Microstrip line | |
| JPH08250857A (ja) | 多層配線基板の製造方法 | |
| JPH07297590A (ja) | 同軸構造の配線の形成方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH08264654A (ja) | フューズ配線を有する電子装置 | |
| JP3669085B2 (ja) | 厚膜多層基板の製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPH0455556B2 (ja) | ||
| JPH06163721A (ja) | 半導体装置 | |
| JPH07226589A (ja) | 薄膜多層配線基板の製造方法 | |
| JPH04302455A (ja) | 半導体装置 | |
| JPH04372157A (ja) | 多層配線構造の形成方法 | |
| JPH0666290B2 (ja) | 半導体装置の製造方法 |