JPH0527151B2 - - Google Patents
Info
- Publication number
- JPH0527151B2 JPH0527151B2 JP58079153A JP7915383A JPH0527151B2 JP H0527151 B2 JPH0527151 B2 JP H0527151B2 JP 58079153 A JP58079153 A JP 58079153A JP 7915383 A JP7915383 A JP 7915383A JP H0527151 B2 JPH0527151 B2 JP H0527151B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- bit
- register
- clock pulse
- input image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、２値のドツトマトリクス化された入
力画像データの縮少、拡大、画素密度の変換を行
う画像編集装置等の画像処理装置に関する。
力画像データの縮少、拡大、画素密度の変換を行
う画像編集装置等の画像処理装置に関する。
画像編集装置は入力画像データの縮少、拡大す
る装置であるが、従来ではこの画像編集装置と
CRTデイスプレイを組み合せてワークステーシ
ヨンを作る場合には画像編集装置の他に画素密度
変換装置が必要であつた（第１図参照）。すなわ
ち、最近の画像編集装置は画質向上の要請や半導
体メモリの大容量化によつて高密度データの処理
が可能となつたものの、CRTデイスプレイの密
度は４ドツト／mmあるいは６ドツト／mm程度が限
度であるからである。なお、第１図に示すワーク
ステーシヨンは共通バス６に接続された中央処理
装置（CPU）１、画像メモリ２、拡大・縮少装
置３，CRT用密度変換装置４，CRTデイスプレ
イ５により構成される。
る装置であるが、従来ではこの画像編集装置と
CRTデイスプレイを組み合せてワークステーシ
ヨンを作る場合には画像編集装置の他に画素密度
変換装置が必要であつた（第１図参照）。すなわ
ち、最近の画像編集装置は画質向上の要請や半導
体メモリの大容量化によつて高密度データの処理
が可能となつたものの、CRTデイスプレイの密
度は４ドツト／mmあるいは６ドツト／mm程度が限
度であるからである。なお、第１図に示すワーク
ステーシヨンは共通バス６に接続された中央処理
装置（CPU）１、画像メモリ２、拡大・縮少装
置３，CRT用密度変換装置４，CRTデイスプレ
イ５により構成される。
以上の画像処理に関連する技術としては、論理
和による密度変換装置（特開昭53−115124号参
照）、間引き、重複による拡大・縮小装置（特開
昭57−57080号参照）がある。しかし、これらを
単純に組合せたとしても１つの装置により縮少・
拡大・密度変換の３つの機能を満足させうる装置
を作ることは困難であり、結局において第１図の
ような構成とならざるを得ない。というのは、例
えば12ドツト／mmから４ドツト／mmへの変換のよ
うに変換比の大きな場合には、単なるドツトの間
引きによる方法は画像品質の低下（例えば、細線
の消失等）の弊害を生じるため、CRT用の密度
変換のために、単純に画像編集用の拡大・縮小装
置を用いることはできないからである。
和による密度変換装置（特開昭53−115124号参
照）、間引き、重複による拡大・縮小装置（特開
昭57−57080号参照）がある。しかし、これらを
単純に組合せたとしても１つの装置により縮少・
拡大・密度変換の３つの機能を満足させうる装置
を作ることは困難であり、結局において第１図の
ような構成とならざるを得ない。というのは、例
えば12ドツト／mmから４ドツト／mmへの変換のよ
うに変換比の大きな場合には、単なるドツトの間
引きによる方法は画像品質の低下（例えば、細線
の消失等）の弊害を生じるため、CRT用の密度
変換のために、単純に画像編集用の拡大・縮小装
置を用いることはできないからである。
以上のように、従来ではそれぞれ独立した装置
を第１図のように用いることを余儀なくされ、単
一の装置で上記３つの機能を低コストで実現する
ことは不可能であつた。しかも、上記した拡大・
縮小装置はいずれも高速処理が必要となるため高
価なものであつた。
を第１図のように用いることを余儀なくされ、単
一の装置で上記３つの機能を低コストで実現する
ことは不可能であつた。しかも、上記した拡大・
縮小装置はいずれも高速処理が必要となるため高
価なものであつた。
そこで、本発明は画像データの拡大・縮小・画
素密度の変換機能を単一の装置で有しており、し
かも低コストで実現可能な画像処理装置を提供す
ることを目的とする。
素密度の変換機能を単一の装置で有しており、し
かも低コストで実現可能な画像処理装置を提供す
ることを目的とする。
以下、本発明を図示する実施例に基づいて説明
する。
する。
本発明を適用した場合のワークステーシヨンの
概要を第２図に示す。第１図と同一の部分には同
一の符号を付してある。第２図中、７が本発明に
係る拡大・縮小・密度変換装置を示している。こ
の装置７の詳細な構成を第３図に示す。
概要を第２図に示す。第１図と同一の部分には同
一の符号を付してある。第２図中、７が本発明に
係る拡大・縮小・密度変換装置を示している。こ
の装置７の詳細な構成を第３図に示す。
第３図において、基本的な構成は次の通りであ
る。処理すべき画像データDiはCPU１よりバス
６を通じて第１のレジスタ（以下、入力バツフア
レジスタ）８に格納される。格納されたデータは
第１クロツクパルス発生手段（以下、マスターク
ロツク発生回路）９および第２クロツクパルス発
生手段（以下、間引きクロツクパルス発生回路）
１０からの第１のクロツクパルス（以下、マスタ
ークロツクパルス）CKmおよび第２のクロツク
パルス（以下クロツク禁止信号）CKiにより読出
しまたは書込制御される。クロツク禁止信号CKi
は拡大・縮小・画素密度の比率を示す倍率データ
Dmに従つてマスタークロツクパルスCKmから
特定のパルス数だけ間引いた周期を有している。
入力バツフアレジスタ８からの格納データは１ビ
ツトずつ第２のレジスタ（以下、出力バツフアレ
ジスタ）１１へ転送され、書込まれる。この出力
バツフアレジスタ１１へ書込まれる際に、後述す
るカウンタ、論理ゲートにより拡大・縮小・画素
密度変換される。
る。処理すべき画像データDiはCPU１よりバス
６を通じて第１のレジスタ（以下、入力バツフア
レジスタ）８に格納される。格納されたデータは
第１クロツクパルス発生手段（以下、マスターク
ロツク発生回路）９および第２クロツクパルス発
生手段（以下、間引きクロツクパルス発生回路）
１０からの第１のクロツクパルス（以下、マスタ
ークロツクパルス）CKmおよび第２のクロツク
パルス（以下クロツク禁止信号）CKiにより読出
しまたは書込制御される。クロツク禁止信号CKi
は拡大・縮小・画素密度の比率を示す倍率データ
Dmに従つてマスタークロツクパルスCKmから
特定のパルス数だけ間引いた周期を有している。
入力バツフアレジスタ８からの格納データは１ビ
ツトずつ第２のレジスタ（以下、出力バツフアレ
ジスタ）１１へ転送され、書込まれる。この出力
バツフアレジスタ１１へ書込まれる際に、後述す
るカウンタ、論理ゲートにより拡大・縮小・画素
密度変換される。
次の詳細構成とその動作を説明する。
縮 小
縮小を行う場合には、ORゲート１２の“編
集”入力Edtを倫理“１”，NANDゲート１３の
“拡大”入力Expを“０”，NANDゲート１４の
“縮小”入力Rdtを“１”とする。すると、ORゲ
ート１２の出力は“１”となり、Ｄラツチ回路１
５のCLR入力が“１”となるためＤラツチ回路
１５のＱ出力は常に“０”となる。したがつて、
ORゲート１６のＢ入力は必ず“０”であり、入
力バツフア８の格納データはそのまま出力バツフ
ア１１に転送され格納される。このとき、
NANDゲート１３の出力は“１”なのでANDゲ
ート１７の出力はマスタークロツクCKmに同期
する。また、NANDゲート１４の出力はクロツ
ク禁止信号CKiとなるため、ANDゲート１８の
出力はマスタークロツクCKmから縮小倍率デー
タDmに従つて間引かれたクロツクとして出力バ
ツフアアドレスカウンタ１９に入力される。この
クロツクにより、入力バツフアレジスタ８から１
ビツトずつ出力される画像データのうちクロツク
禁止信号CKiが出力されたときのデータは出力バ
ツフアレジスタ１１には入力されず、この入力さ
れないときの画像データが間引かれることとな
る。このようにして、入力バツフアレジスタ８に
格納された１ライン分の画像データが出力され、
出力バツフアレジスタ１１には縮小倍率データ
Dmに従つて適宜画像データ間引かれた１ライン
分の縮小データが得られることとなる。
集”入力Edtを倫理“１”，NANDゲート１３の
“拡大”入力Expを“０”，NANDゲート１４の
“縮小”入力Rdtを“１”とする。すると、ORゲ
ート１２の出力は“１”となり、Ｄラツチ回路１
５のCLR入力が“１”となるためＤラツチ回路
１５のＱ出力は常に“０”となる。したがつて、
ORゲート１６のＢ入力は必ず“０”であり、入
力バツフア８の格納データはそのまま出力バツフ
ア１１に転送され格納される。このとき、
NANDゲート１３の出力は“１”なのでANDゲ
ート１７の出力はマスタークロツクCKmに同期
する。また、NANDゲート１４の出力はクロツ
ク禁止信号CKiとなるため、ANDゲート１８の
出力はマスタークロツクCKmから縮小倍率デー
タDmに従つて間引かれたクロツクとして出力バ
ツフアアドレスカウンタ１９に入力される。この
クロツクにより、入力バツフアレジスタ８から１
ビツトずつ出力される画像データのうちクロツク
禁止信号CKiが出力されたときのデータは出力バ
ツフアレジスタ１１には入力されず、この入力さ
れないときの画像データが間引かれることとな
る。このようにして、入力バツフアレジスタ８に
格納された１ライン分の画像データが出力され、
出力バツフアレジスタ１１には縮小倍率データ
Dmに従つて適宜画像データ間引かれた１ライン
分の縮小データが得られることとなる。
拡 大
拡大を行う場合には、NANDゲート１３の
“拡大”入力Expを“１”，NANDゲート１４の
“縮小”入力Rdtを“０”とする。すると、AND
ゲート１７の出力はクロツク禁止信号CKiとして
入力バツフアアドレスレジスタ２０に与えられ、
ANDゲート１８の出力がマスタークロツクCKm
として出力バツフアアドレスレジスタ１９に与え
られる。そうして、クロツク禁止信号が出力され
た時点では出力バツフアレジスタ１１に１ビツト
前の画像データと同じデータが重複して入力され
ることとなる。その結果、出力バツフアレジスタ
１１には拡大された１ライン分のデータが得られ
る。なお、クロツク禁止信号CKmの間引きの割
合は拡大倍率データDmに従う。
“拡大”入力Expを“１”，NANDゲート１４の
“縮小”入力Rdtを“０”とする。すると、AND
ゲート１７の出力はクロツク禁止信号CKiとして
入力バツフアアドレスレジスタ２０に与えられ、
ANDゲート１８の出力がマスタークロツクCKm
として出力バツフアアドレスレジスタ１９に与え
られる。そうして、クロツク禁止信号が出力され
た時点では出力バツフアレジスタ１１に１ビツト
前の画像データと同じデータが重複して入力され
ることとなる。その結果、出力バツフアレジスタ
１１には拡大された１ライン分のデータが得られ
る。なお、クロツク禁止信号CKmの間引きの割
合は拡大倍率データDmに従う。
画素密度変換
次に、CRT用の画素密度変換を行う場合につ
いて説明する。一例として12ドツト／mmを６ドツ
ト／mmに変換する場合について述べる。結論から
先にいうと、この場合には原画像データの隣接す
る縦横の２×２ドツトの論理和をとつて１つの画
素をつくるようにすればよい。
いて説明する。一例として12ドツト／mmを６ドツ
ト／mmに変換する場合について述べる。結論から
先にいうと、この場合には原画像データの隣接す
る縦横の２×２ドツトの論理和をとつて１つの画
素をつくるようにすればよい。
まず、１ライン分の画像データがCPU１によ
りバス６を介して転送され、入力バツフア８に格
納される。そしてORゲート１２の“編集”入力
Edtを“０”，NANDゲート１３の“拡大”入力
Expを“０”，NANDゲート１４の“縮小”入力
Rdtを“１”とし、さらに１ライン目の場合には
ANDゲート２１の“新ライン”入力Ｎを“１”
とする。また、この場合、クロツク禁止信号CKi
はマスタークロツクCKmを1/2分周した信号であ
り、その旨は倍率データDmにより指定されるも
のとする。入力バツフア８から第１ドツト目が出
力されるとき、クロツク禁止信号CKiは“０”
で、ANDゲート１８はマスタークロツクCKmと
同じクロツクパルスを出力するので、出力バツフ
ア１１は第１ドツト目のデータを入力するととも
にＤラツチ回路１５のＤ入力にマスタークロツク
パルスCKmを出力する。ところが、Ｄラツチ回
路１５のCLR入力は“１”であるからＱ出力は
“０”であり、したがつてORゲート１６の出力
（出力バツフア１１への入力）はやはり第１ドツ
ト目のデータに等しい。
りバス６を介して転送され、入力バツフア８に格
納される。そしてORゲート１２の“編集”入力
Edtを“０”，NANDゲート１３の“拡大”入力
Expを“０”，NANDゲート１４の“縮小”入力
Rdtを“１”とし、さらに１ライン目の場合には
ANDゲート２１の“新ライン”入力Ｎを“１”
とする。また、この場合、クロツク禁止信号CKi
はマスタークロツクCKmを1/2分周した信号であ
り、その旨は倍率データDmにより指定されるも
のとする。入力バツフア８から第１ドツト目が出
力されるとき、クロツク禁止信号CKiは“０”
で、ANDゲート１８はマスタークロツクCKmと
同じクロツクパルスを出力するので、出力バツフ
ア１１は第１ドツト目のデータを入力するととも
にＤラツチ回路１５のＤ入力にマスタークロツク
パルスCKmを出力する。ところが、Ｄラツチ回
路１５のCLR入力は“１”であるからＱ出力は
“０”であり、したがつてORゲート１６の出力
（出力バツフア１１への入力）はやはり第１ドツ
ト目のデータに等しい。
次のマスタークロツクパルスCKmではクロツ
ク禁止信号が“１”であるため、出力バツフア１
１のアドレスは更新されない。また、Ｄラツチ回
路１５のCLR入力は“０”のためＱ出力には第
１ドツト目のデータが出力されている。それゆ
え、ORゲート１６の出力は第１ドツト目と第２
ドツト目の論理和をとつたデータとなり、これが
出力バツフアレジスタ１１に格納される。以上の
動作をくり返すことにより、結局出力バツフアレ
ジスタ１１には２ドツトごとに論理和をもつた１
ライン分のデータが得られることになる。
ク禁止信号が“１”であるため、出力バツフア１
１のアドレスは更新されない。また、Ｄラツチ回
路１５のCLR入力は“０”のためＱ出力には第
１ドツト目のデータが出力されている。それゆ
え、ORゲート１６の出力は第１ドツト目と第２
ドツト目の論理和をとつたデータとなり、これが
出力バツフアレジスタ１１に格納される。以上の
動作をくり返すことにより、結局出力バツフアレ
ジスタ１１には２ドツトごとに論理和をもつた１
ライン分のデータが得られることになる。
２ライン目の場合には、ANDゲート２１の
“新ライン”入力Ｎを“０”とすることにより、
１ライン目の２ドツトごとの論理和をとつたデー
タが順次１ドツトずつＤラツチ回路１５のＱ出力
に出力される。このため、２ライン目の２ドツト
ごとの論理和と１ライン目の２ドツトの論理和を
とつたデータが順次出力バツフアに記憶され、２
ライン目の処理を終了すると12ドツト／mmから６
ドツト／mmに変換された１ライン目の画像データ
が得ることができる。これを２ラインずつくり返
し行うことにより全画像の密度変換を終了する。
“新ライン”入力Ｎを“０”とすることにより、
１ライン目の２ドツトごとの論理和をとつたデー
タが順次１ドツトずつＤラツチ回路１５のＱ出力
に出力される。このため、２ライン目の２ドツト
ごとの論理和と１ライン目の２ドツトの論理和を
とつたデータが順次出力バツフアに記憶され、２
ライン目の処理を終了すると12ドツト／mmから６
ドツト／mmに変換された１ライン目の画像データ
が得ることができる。これを２ラインずつくり返
し行うことにより全画像の密度変換を終了する。
なお、以上の説明において、副走査方向（紙面
縦方向）の処理、例えば拡大処理の場合に同じラ
インを２回出力する等の処理の判断は特に高速で
ある必要がないため、CPU１により制御される。
縦方向）の処理、例えば拡大処理の場合に同じラ
インを２回出力する等の処理の判断は特に高速で
ある必要がないため、CPU１により制御される。
以上の通り本発明によれば、従来の如く拡大・
縮小装置と密度変換装置を個々独立して組み合せ
る必要がなく、単一の装置構成でかつ、高速性を
損うことなく上記３つの機能を果しうる画像処理
装置を提供することができる。
縮小装置と密度変換装置を個々独立して組み合せ
る必要がなく、単一の装置構成でかつ、高速性を
損うことなく上記３つの機能を果しうる画像処理
装置を提供することができる。
第１図は従来の拡大・縮小装置とCRT用密度
変換装置を組み合せたワークステーシヨンの例を
示す概要ブロツク図、第２図は本発明による画像
処理装置を用いたワークステーシヨンの例を示す
概要ブロツク図、第３図は本発明による画像処理
装置の一実施例を示すブロツク図である。 ７……拡大・縮小・密度変換装置、８……入力
バツフアレジスタ、９……マスタークロツクパル
ス発生回路、１０……間引きクロツクパルス発生
回路、１１……出力バツフアレジスタ、１６……
ORゲート、CKm……マスタークロツクパルス、
CKi……クロツク禁止信号、Exp……拡大入力、
Rdt……縮小入力、Edt……編集入力、Ｅ……
新ライン入力。
変換装置を組み合せたワークステーシヨンの例を
示す概要ブロツク図、第２図は本発明による画像
処理装置を用いたワークステーシヨンの例を示す
概要ブロツク図、第３図は本発明による画像処理
装置の一実施例を示すブロツク図である。 ７……拡大・縮小・密度変換装置、８……入力
バツフアレジスタ、９……マスタークロツクパル
ス発生回路、１０……間引きクロツクパルス発生
回路、１１……出力バツフアレジスタ、１６……
ORゲート、CKm……マスタークロツクパルス、
CKi……クロツク禁止信号、Exp……拡大入力、
Rdt……縮小入力、Edt……編集入力、Ｅ……
新ライン入力。
Claims (1)
- １ 一定の周期を有する第１のクロツクパルスを
発生する第１のクロツクパルス発生手段と、前記
第１のクロツクパルスから特定のパルス数だけ間
引いた周期を有する第２のクロツクパルスを発生
する第２のクロツクパルス発生手段と、入力画像
データを格納する第１のレジスタと、前記第１ま
たは第２のクロツクパルスに同期して、前記第１
のレジスタに格納された前記入力画像データが１
ビツトずつ読み出され、前記第１または第２のク
ロツクパルスに同期して書込まれた出力画像デー
タを格納する第２のレジスタと、前記第１および
第２のレジスタの各出力の論理和信号を出力する
論理和手段とを備え、前記第１のクロツクパルス
に同期して前記第１のレジスタに格納された前記
入力画像データから１ビツトずつ読み出したデー
タを前記第２のクロツクパスに同期して前記第２
のレジスタへ書込むことによつて前記入力画像デ
ータを縮小し、前記第２のクロツクパルスに同期
して前記第１のレジスタに格納された前記入力画
像データから１ビツトずつ読出したデータを前記
第１のクロツクパルスに同期して前記第２のレジ
スタへ書込むことによつて前記入力画像データを
拡大し、前記第１のクロツクパルスに同期して前
記第１のレジスタに格納された前記入力画像デー
タから１ビツトずつ読出した第１のデータと、前
記第２のクロツクパルスに同期して前記第２のレ
ジスタに格納された前記出力画像データから１ビ
ツトずつ読み出した第２のデータとの論理和をと
つたデータを、再び前記第２のクロツクパルスに
同期して前記第２のレジスタに書込むことによ
り、前記入力画像データの画素密度変換を行うこ
とを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079153A JPS59205665A (ja) | 1983-05-06 | 1983-05-06 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58079153A JPS59205665A (ja) | 1983-05-06 | 1983-05-06 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205665A JPS59205665A (ja) | 1984-11-21 |
| JPH0527151B2 true JPH0527151B2 (ja) | 1993-04-20 |
Family
ID=13682014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58079153A Granted JPS59205665A (ja) | 1983-05-06 | 1983-05-06 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205665A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349984A (ja) * | 1986-08-20 | 1988-03-02 | Fanuc Ltd | 画像処理装置 |
| JPS6395772A (ja) * | 1986-10-09 | 1988-04-26 | Konica Corp | 拡大・縮小可能な画像処理装置 |
| JP4559172B2 (ja) | 2004-09-17 | 2010-10-06 | 富士通セミコンダクター株式会社 | 画像処理回路および画像処理方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5192125A (en) * | 1975-02-10 | 1976-08-12 | Mojipataan no kakudaishukushohoshiki | |
| JPS52117510A (en) * | 1976-03-30 | 1977-10-03 | Canon Inc | Signal conversion unit |
| JPS53115124A (en) * | 1977-03-18 | 1978-10-07 | Ricoh Co Ltd | Transmission system for picture information |
| JPS5513473A (en) * | 1978-07-14 | 1980-01-30 | Nec Corp | Magnification/reduction device for pattern |
| JPS57136859A (en) * | 1981-02-18 | 1982-08-24 | Nec Corp | Picture expanding and contracting circuit |
-
1983
- 1983-05-06 JP JP58079153A patent/JPS59205665A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59205665A (ja) | 1984-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377267B1 (en) | Graphic processing apparatus and method | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JPH0527151B2 (ja) | ||
| JPH0370431B2 (ja) | ||
| JP2647348B2 (ja) | クリッピング・プレーン・データ記憶システム及び方法 | |
| JP2737932B2 (ja) | 画像データ縮小装置 | |
| JPS6385984A (ja) | 画像処理装置 | |
| JPH04354068A (ja) | 画像データ補間方法及び装置 | |
| JPH0734225B2 (ja) | 画像処理装置 | |
| JPH1027130A (ja) | 画像処理装置およびその処理方法 | |
| JP2974498B2 (ja) | 印刷装置 | |
| JP3365068B2 (ja) | 画像処理装置 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JPH0465582B2 (ja) | ||
| JPS62113193A (ja) | 記憶回路 | |
| JP2636834B2 (ja) | 画像処理装置 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPS6378278A (ja) | 画像処理装置 | |
| JPS6327714B2 (ja) | ||
| JPH0822278A (ja) | 高速縮小補間方法及び高速縮小補間回路 | |
| JPH0528398B2 (ja) | ||
| JPH04301469A (ja) | 画像処理装置 | |
| JPH0528397B2 (ja) | ||
| JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
| JPS59191668A (ja) | 論理演算装置 |