JPH0527262B2 - - Google Patents
Info
- Publication number
- JPH0527262B2 JPH0527262B2 JP59089687A JP8968784A JPH0527262B2 JP H0527262 B2 JPH0527262 B2 JP H0527262B2 JP 59089687 A JP59089687 A JP 59089687A JP 8968784 A JP8968784 A JP 8968784A JP H0527262 B2 JPH0527262 B2 JP H0527262B2
- Authority
- JP
- Japan
- Prior art keywords
- monolithic
- semiconductor substrate
- hole
- lower electrode
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はモノリシツク増幅器に関し、くわしく
はRFシヨート用キヤパシタの下部電極に対して
設けた貫通孔により接地を行ない、チツプの小形
化をはかつたモノリシツク増幅器に関するもので
ある。
はRFシヨート用キヤパシタの下部電極に対して
設けた貫通孔により接地を行ない、チツプの小形
化をはかつたモノリシツク増幅器に関するもので
ある。
近来、超高周波半導体トランジスタについて、
単体レベルから整合回路やバイアス回路をも半導
体基板上に一体構成し、大量生産により低価格化
を目指したモノリシツク増幅器が注目され、その
研究が盛んである。超高周波帯で動作するモノリ
シツク増幅器においては、回路整合党に影響を及
ぼさない様に能動素子およびバイアス回路の接地
を取る事が重要となる。従来、モノリシツク増幅
器に対する接地はチツプ内任意の位置に接地領域
を設け、一方接地インダクタンスも低減される事
から、半導体基板に貫通孔、いわゆるバイアホー
ルを設け、該貫通孔の内面及び半導体基板の裏面
の範囲で導体金属を被着せしめて接地を取る事が
なされていた。この様なバイアホール構造により
接地を取る従来のモノリシツク増幅器は、実際に
はマイクロウエーブ・ジヤーナル誌1981年３月号
に掲載されているD.R.CHENらの論文に掲載さ
れており、その構造は第１図に示すように、半導
体基板１１の表面上にトランジスタのソース領域
１２およびバイアス回路RFシヨート用キヤパシ
タ１４の下部電極１３から取り出したアース領域
１５に対して半導体基板１１に裏面より貫通孔１
６を化学エツチングによつて開け、該貫通孔１６
の内面に導体金属１７を被着してこれをアース領
域１５に結合することにより、半導体基板１１の
裏面と導通を取り、これを接地面としていた。し
かしながら、従来のこのようなアース領域１５に
対してバイアホールにより接地を取るモノリシツ
ク増幅器においては、まず、化学エツチングによ
り貫通孔１６を開けた場合には深さ方向のエツチ
ング量がサイドエツチング量と同等となり、例え
ば半導体基板の厚さが150μｍの場合には、裏面
面積は300μｍ角以上を必要とし、一方、RFシヨ
ート用キヤパシタとしてはＸ帯の周波数では4pF
以上（インピーダンスは12GHzにおいて、3.32Ω）
の容量を必要とし、その時、誘電体にSiO2を用
いたとして、厚みがピンホール或いは下部電極の
エツジでの膜厚の減少によるシヨートを防ぐため
に厚めの4000Åの場合には電極サイズ200μｍ角
になる。従つて、能動素子、整合回路およびバイ
アス回路を含めたモノリシツク一段増幅器のチツ
プサイズは1.3mm×1.3mmと大きく、モノリシツク
増幅器のチツプを小形化する上での欠点となつて
いた。
単体レベルから整合回路やバイアス回路をも半導
体基板上に一体構成し、大量生産により低価格化
を目指したモノリシツク増幅器が注目され、その
研究が盛んである。超高周波帯で動作するモノリ
シツク増幅器においては、回路整合党に影響を及
ぼさない様に能動素子およびバイアス回路の接地
を取る事が重要となる。従来、モノリシツク増幅
器に対する接地はチツプ内任意の位置に接地領域
を設け、一方接地インダクタンスも低減される事
から、半導体基板に貫通孔、いわゆるバイアホー
ルを設け、該貫通孔の内面及び半導体基板の裏面
の範囲で導体金属を被着せしめて接地を取る事が
なされていた。この様なバイアホール構造により
接地を取る従来のモノリシツク増幅器は、実際に
はマイクロウエーブ・ジヤーナル誌1981年３月号
に掲載されているD.R.CHENらの論文に掲載さ
れており、その構造は第１図に示すように、半導
体基板１１の表面上にトランジスタのソース領域
１２およびバイアス回路RFシヨート用キヤパシ
タ１４の下部電極１３から取り出したアース領域
１５に対して半導体基板１１に裏面より貫通孔１
６を化学エツチングによつて開け、該貫通孔１６
の内面に導体金属１７を被着してこれをアース領
域１５に結合することにより、半導体基板１１の
裏面と導通を取り、これを接地面としていた。し
かしながら、従来のこのようなアース領域１５に
対してバイアホールにより接地を取るモノリシツ
ク増幅器においては、まず、化学エツチングによ
り貫通孔１６を開けた場合には深さ方向のエツチ
ング量がサイドエツチング量と同等となり、例え
ば半導体基板の厚さが150μｍの場合には、裏面
面積は300μｍ角以上を必要とし、一方、RFシヨ
ート用キヤパシタとしてはＸ帯の周波数では4pF
以上（インピーダンスは12GHzにおいて、3.32Ω）
の容量を必要とし、その時、誘電体にSiO2を用
いたとして、厚みがピンホール或いは下部電極の
エツジでの膜厚の減少によるシヨートを防ぐため
に厚めの4000Åの場合には電極サイズ200μｍ角
になる。従つて、能動素子、整合回路およびバイ
アス回路を含めたモノリシツク一段増幅器のチツ
プサイズは1.3mm×1.3mmと大きく、モノリシツク
増幅器のチツプを小形化する上での欠点となつて
いた。
本発明の目的は、このような従来の欠点を除去
せしめて、チツプの小形化をはかつたモノリシツ
ク増幅器を提供する事にある。
せしめて、チツプの小形化をはかつたモノリシツ
ク増幅器を提供する事にある。
本発明は半導体基板上に形成されたバイアス回
路をRFシヨート用キヤパシタを通して接地する
モノリシツク増幅器において、前記キヤパシタの
下部電極を接地用電極として用い、半導体基板の
裏面の貫通孔に被着された導体金属を前記下部電
極に結合したことを特徴とするモノリシツク増幅
器である。
路をRFシヨート用キヤパシタを通して接地する
モノリシツク増幅器において、前記キヤパシタの
下部電極を接地用電極として用い、半導体基板の
裏面の貫通孔に被着された導体金属を前記下部電
極に結合したことを特徴とするモノリシツク増幅
器である。
本発明は、RFシヨート用キヤパシタの下部電
極をバイアホール対向電極とする事により、アー
ス領域に大面積を必要とせず、従つて、チツプサ
イズが小形化されたモノリシツク増幅器が得られ
るようにしたものである。
極をバイアホール対向電極とする事により、アー
ス領域に大面積を必要とせず、従つて、チツプサ
イズが小形化されたモノリシツク増幅器が得られ
るようにしたものである。
以下、本発明の典型的な一実施例について、ガ
リウム砒素（以下GaAsと称す）モノリシツク増
幅器を例にとつて図面を参照して説明する。第２
図に本発明の典型的な一実施例であるGaAsモノ
リシツク増幅器の構造を示す。すなわち、本発明
はGaAsMESFET２２を有するは導体基板２１
の表面に形成されたRFシヨート用MINキヤパシ
タ23のMESFETゲート電極と同一金属である下
部電極２４に対向し、基板裏面から下部電極２４
に到達するまで基板２１を化学エツチングにより
除去して貫通孔２５を設け、該貫通孔２５の内面
及び基板２１の裏面にAu又はその合金、或いは
Auメツキの導体金属２６を設け、該導体金属２
６を下部電極２４に結合して電気的導通を取り、
これの接地したものである。
リウム砒素（以下GaAsと称す）モノリシツク増
幅器を例にとつて図面を参照して説明する。第２
図に本発明の典型的な一実施例であるGaAsモノ
リシツク増幅器の構造を示す。すなわち、本発明
はGaAsMESFET２２を有するは導体基板２１
の表面に形成されたRFシヨート用MINキヤパシ
タ23のMESFETゲート電極と同一金属である下
部電極２４に対向し、基板裏面から下部電極２４
に到達するまで基板２１を化学エツチングにより
除去して貫通孔２５を設け、該貫通孔２５の内面
及び基板２１の裏面にAu又はその合金、或いは
Auメツキの導体金属２６を設け、該導体金属２
６を下部電極２４に結合して電気的導通を取り、
これの接地したものである。
本発明は、RFシヨート用キヤパシタの下部電
極を接地用バイアホール対向電極としたため、ア
ース領域に大面積を必要とせず、従来の一段増幅
器ではそのチツプ寸法が1.3mm×1.3mmであつたの
に対し、本発明によれば１mm×1.2mmに小形化で
きる。したがつて、本発明によれば、チツプの小
形化によりモノリシツク増幅器の特徴をさらに増
大できる効果を有するものである。
極を接地用バイアホール対向電極としたため、ア
ース領域に大面積を必要とせず、従来の一段増幅
器ではそのチツプ寸法が1.3mm×1.3mmであつたの
に対し、本発明によれば１mm×1.2mmに小形化で
きる。したがつて、本発明によれば、チツプの小
形化によりモノリシツク増幅器の特徴をさらに増
大できる効果を有するものである。
第１図は従来のモノリシツク増幅器の断面図、
第２図は本発明のモノリシツク増幅器の断面図で
ある。 １１，２１……半導体基板、１２……ソース電
極、１３，２４……下部電極、１４，２３……
RFシヨート用キヤパシタ、１５……アース領域、
１６，２５……貫通孔、１７，２６……導体金
属、２２……FET。
第２図は本発明のモノリシツク増幅器の断面図で
ある。 １１，２１……半導体基板、１２……ソース電
極、１３，２４……下部電極、１４，２３……
RFシヨート用キヤパシタ、１５……アース領域、
１６，２５……貫通孔、１７，２６……導体金
属、２２……FET。
Claims (1)
- １ 半導体基板上に形成されたバイアス回路を
RFシヨート用キヤパシタを通して接地するモノ
リシツク増幅器において、前記キヤパシタの下部
電極を接地用電極として用い、半導体基板の裏面
の貫通孔に被着された導体金属を前記下部電極に
結合したことを特徴とするモノリシツク増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59089687A JPS60233911A (ja) | 1984-05-04 | 1984-05-04 | モノリシツク増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59089687A JPS60233911A (ja) | 1984-05-04 | 1984-05-04 | モノリシツク増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60233911A JPS60233911A (ja) | 1985-11-20 |
| JPH0527262B2 true JPH0527262B2 (ja) | 1993-04-20 |
Family
ID=13977673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59089687A Granted JPS60233911A (ja) | 1984-05-04 | 1984-05-04 | モノリシツク増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60233911A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2580966B2 (ja) * | 1993-08-05 | 1997-02-12 | 日本電気株式会社 | 半導体装置 |
| US6137129A (en) * | 1998-01-05 | 2000-10-24 | International Business Machines Corporation | High performance direct coupled FET memory cell |
| US6297531B2 (en) | 1998-01-05 | 2001-10-02 | International Business Machines Corporation | High performance, low power vertical integrated CMOS devices |
-
1984
- 1984-05-04 JP JP59089687A patent/JPS60233911A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60233911A (ja) | 1985-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101069956B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP3684524B2 (ja) | 高周波集積回路装置 | |
| JPH0249562B2 (ja) | ||
| US6800929B1 (en) | Semiconductor device | |
| JPS60233911A (ja) | モノリシツク増幅器 | |
| JPS63244761A (ja) | 高周波平面回路装置 | |
| JPH01273404A (ja) | 高周波半導体デバイス | |
| JPH0115226Y2 (ja) | ||
| JPS6053089A (ja) | 半導体装置 | |
| US5224218A (en) | Microwave device | |
| JPH03192801A (ja) | モノリシック・マイクロ波集積回路 | |
| JPH0575314A (ja) | マイクロ波集積回路素子 | |
| JPS5846571Y2 (ja) | 高周波回路装置 | |
| JP2564916B2 (ja) | 半導体装置とその製造方法 | |
| US6521972B1 (en) | RF power transistor having low parasitic impedance input feed structure | |
| JP2674750B2 (ja) | 半導体装置 | |
| JP2792243B2 (ja) | 高周波伝送線路 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH1065411A (ja) | 半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH03261202A (ja) | マイクロ波半導体装置 | |
| JP3356097B2 (ja) | 自己バイアス回路および自己バイアス回路の配置方法 | |
| JPH0317446Y2 (ja) | ||
| JPH07154108A (ja) | 高周波整合回路 | |
| JPH0818359A (ja) | マイクロ波半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |