JPH0527712A - 表示駆動装置および表示装置 - Google Patents
表示駆動装置および表示装置Info
- Publication number
- JPH0527712A JPH0527712A JP3186525A JP18652591A JPH0527712A JP H0527712 A JPH0527712 A JP H0527712A JP 3186525 A JP3186525 A JP 3186525A JP 18652591 A JP18652591 A JP 18652591A JP H0527712 A JPH0527712 A JP H0527712A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- output
- display
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】本発明は、クロストークが少なく、設計が容易
で安定動作を得ることができる表示駆動装置および表示
装置を提供することを目的とする。 【構成】本発明は、所定周期毎に表示電圧と非表示電圧
の正負が反転する映像信号を各出力端子から順次出力す
るラッチＬＡ１０１…と、前記ラッチＬＡ１０１…の各
出力端子に対応する出力端子を有し前記映像信号が反転
非反転いずれの場合にも同相の制御用信号を前記各出力
端子から順次出力するラッチＬＢ１０１…と、前記ラッ
チＬＡ１０１…と前記ラッチＬＢ１０１…の各対応する
出力端子に接続し前記ラッチＬＡ１０１…からの出力信
号に対応する信号を出力するトライステートＴＳ１０１
…と、前記ラッチＬＢ１０１…の各出力端子から出力し
た信号で制御し共通電位との接続をオン・オフする薄膜
トランジスタＴＦＴ１０１…とを具備して構成する。
で安定動作を得ることができる表示駆動装置および表示
装置を提供することを目的とする。 【構成】本発明は、所定周期毎に表示電圧と非表示電圧
の正負が反転する映像信号を各出力端子から順次出力す
るラッチＬＡ１０１…と、前記ラッチＬＡ１０１…の各
出力端子に対応する出力端子を有し前記映像信号が反転
非反転いずれの場合にも同相の制御用信号を前記各出力
端子から順次出力するラッチＬＢ１０１…と、前記ラッ
チＬＡ１０１…と前記ラッチＬＢ１０１…の各対応する
出力端子に接続し前記ラッチＬＡ１０１…からの出力信
号に対応する信号を出力するトライステートＴＳ１０１
…と、前記ラッチＬＢ１０１…の各出力端子から出力し
た信号で制御し共通電位との接続をオン・オフする薄膜
トランジスタＴＦＴ１０１…とを具備して構成する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネルの映像信
号駆動回路を改良した表示駆動装置および表示装置に関
する。
号駆動回路を改良した表示駆動装置および表示装置に関
する。
【０００２】
【従来の技術】図５は従来の駆動回路一体型のアクティ
ブマトリクス液晶表示パネルの駆動回路を示す。即ち、
駆動回路一体型のアクティブマトリクス液晶表示パネル
はデータラインＬ２０１，Ｌ２０２……と電源電圧Ｖ
COM との間に薄膜トランジスタＴＦＴ及び負荷容量ＬＣ
が直列に接続され、前記各薄膜トランジスタＴＦＴのゲ
ートはゲートラインＬ３０１，Ｌ３０２………に接続さ
れる。このゲートラインＬ３０１，Ｌ３０２………はイ
ンバータＩＮを介して走査用シフトレジスタ４に接続さ
れ、この走査用シフトレジスタ４には外部回路５から水
平同期信号φH が加えられる。この水平同期信号φH に
より走査用シフトレジスタ４はゲートラインＬ３０１，
Ｌ３０２………に水平走査信号を加えて、液晶表示パネ
ルの画素である薄膜トランジスタＴＦＴをオンにする水
平走査を行う。前記各データラインＬ２０１，Ｌ２０２
……と映像信号ラインＬ１との間にはスイッチング用の
薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２……が接
続され、この各薄膜トランジスタＴＦＴ１０１，ＴＦＴ
１０２……と前記各データラインＬ２０１，Ｌ２０２…
…との接続点にはそれぞれ負荷容量ＣL １０１，ＣL １
０２……が接続される。前記映像信号ラインＬ１には外
部回路５から映像信号が加えられる。前記スイッチング
用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２……
のゲートはデータ用シフトレジスタ６に接続され、この
データ用シフトレジスタ６には外部回路５からクロック
信号φS が加えられる。このクロック信号φS によりデ
ータ用シフトレジスタ６はスイッチング用の薄膜トラン
ジスタＴＦＴ１０１，ＴＦＴ１０２……をオンして負荷
容量ＣL １０１，ＣL １０２……に信号電荷を蓄積す
る。
ブマトリクス液晶表示パネルの駆動回路を示す。即ち、
駆動回路一体型のアクティブマトリクス液晶表示パネル
はデータラインＬ２０１，Ｌ２０２……と電源電圧Ｖ
COM との間に薄膜トランジスタＴＦＴ及び負荷容量ＬＣ
が直列に接続され、前記各薄膜トランジスタＴＦＴのゲ
ートはゲートラインＬ３０１，Ｌ３０２………に接続さ
れる。このゲートラインＬ３０１，Ｌ３０２………はイ
ンバータＩＮを介して走査用シフトレジスタ４に接続さ
れ、この走査用シフトレジスタ４には外部回路５から水
平同期信号φH が加えられる。この水平同期信号φH に
より走査用シフトレジスタ４はゲートラインＬ３０１，
Ｌ３０２………に水平走査信号を加えて、液晶表示パネ
ルの画素である薄膜トランジスタＴＦＴをオンにする水
平走査を行う。前記各データラインＬ２０１，Ｌ２０２
……と映像信号ラインＬ１との間にはスイッチング用の
薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２……が接
続され、この各薄膜トランジスタＴＦＴ１０１，ＴＦＴ
１０２……と前記各データラインＬ２０１，Ｌ２０２…
…との接続点にはそれぞれ負荷容量ＣL １０１，ＣL １
０２……が接続される。前記映像信号ラインＬ１には外
部回路５から映像信号が加えられる。前記スイッチング
用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２……
のゲートはデータ用シフトレジスタ６に接続され、この
データ用シフトレジスタ６には外部回路５からクロック
信号φS が加えられる。このクロック信号φS によりデ
ータ用シフトレジスタ６はスイッチング用の薄膜トラン
ジスタＴＦＴ１０１，ＴＦＴ１０２……をオンして負荷
容量ＣL １０１，ＣL １０２……に信号電荷を蓄積す
る。
【０００３】而して、映像信号は映像信号ラインＬ１を
通りスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……のうち、ゲート信号が加えられてオン
された薄膜トランジスタを通って、負荷容量ＣL １０
１，ＣL １０２……に信号電荷を蓄積していた。このよ
うにして負荷容量ＣL １０１，ＣL １０２……に信号電
荷を蓄積する処理を全データラインＬ２０１，Ｌ２０２
……について逐次行い、１走査ライン分の負荷容量ＣL
１０１，ＣL １０２……に信号電荷を蓄積する処理を完
了した時点で走査用シフトレジスタ４からゲートライン
Ｌ３０１，Ｌ３０２………に水平走査信号を加えて選択
された画素すなわち薄膜トランジスタＴＦＴに信号電荷
を伝送していた。
通りスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……のうち、ゲート信号が加えられてオン
された薄膜トランジスタを通って、負荷容量ＣL １０
１，ＣL １０２……に信号電荷を蓄積していた。このよ
うにして負荷容量ＣL １０１，ＣL １０２……に信号電
荷を蓄積する処理を全データラインＬ２０１，Ｌ２０２
……について逐次行い、１走査ライン分の負荷容量ＣL
１０１，ＣL １０２……に信号電荷を蓄積する処理を完
了した時点で走査用シフトレジスタ４からゲートライン
Ｌ３０１，Ｌ３０２………に水平走査信号を加えて選択
された画素すなわち薄膜トランジスタＴＦＴに信号電荷
を伝送していた。
【０００４】
【発明が解決しようとする課題】しかしながら、映像信
号をスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……及び負荷容量ＣL １０１，ＣL １０２
……によりサンプリングするタイミングが先の画面の左
側の薄膜トランジスタＴＦＴ１０１及び負荷容量ＣL １
０１は１走査ライン分のサンプリングが完了するまでに
薄膜トランジスタＴＦＴ１０１のオフ電流により負荷容
量ＣL １０１に蓄積された信号電荷が薄膜トランジスタ
ＴＦＴ１０１を通して映像信号ラインＬ１に放電し、他
のデータラインＬ２０２……への信号に影響を与えるい
わゆるクロストークが発生する虞れがあった。したがっ
て、１走査ライン分のサンプリングが完了するまで負荷
容量ＣL １０１，ＣL １０２……に信号電荷を保持して
おかなければならず、この為、スイッチング用の薄膜ト
ランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電流
は極めて微小にすると共に、負荷容量ＣL １０１，ＣL
１０２……は許される限り大きくする必要があった。し
かしながら、駆動回路一体型のアクティブマトリクス液
晶表示パネルの駆動回路は通常ポリシリコンでスイッチ
ング用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２
……が作られる為、オフ電流の制御は極めて困難であっ
た。また、負荷容量ＣL １０１，ＣL １０２……を大き
くすることはスイッチング用の薄膜トランジスタＴＦＴ
１０１，ＴＦＴ１０２……の電流駆動能力を高めること
が必要であり、結局、技術的にはスイッチング用の薄膜
トランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電
流を小さくすることと、電流駆動能力を高めることはト
レードオフの関係がある為、極めて製造上困難であっ
た。
号をスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……及び負荷容量ＣL １０１，ＣL １０２
……によりサンプリングするタイミングが先の画面の左
側の薄膜トランジスタＴＦＴ１０１及び負荷容量ＣL １
０１は１走査ライン分のサンプリングが完了するまでに
薄膜トランジスタＴＦＴ１０１のオフ電流により負荷容
量ＣL １０１に蓄積された信号電荷が薄膜トランジスタ
ＴＦＴ１０１を通して映像信号ラインＬ１に放電し、他
のデータラインＬ２０２……への信号に影響を与えるい
わゆるクロストークが発生する虞れがあった。したがっ
て、１走査ライン分のサンプリングが完了するまで負荷
容量ＣL １０１，ＣL １０２……に信号電荷を保持して
おかなければならず、この為、スイッチング用の薄膜ト
ランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電流
は極めて微小にすると共に、負荷容量ＣL １０１，ＣL
１０２……は許される限り大きくする必要があった。し
かしながら、駆動回路一体型のアクティブマトリクス液
晶表示パネルの駆動回路は通常ポリシリコンでスイッチ
ング用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２
……が作られる為、オフ電流の制御は極めて困難であっ
た。また、負荷容量ＣL １０１，ＣL １０２……を大き
くすることはスイッチング用の薄膜トランジスタＴＦＴ
１０１，ＴＦＴ１０２……の電流駆動能力を高めること
が必要であり、結局、技術的にはスイッチング用の薄膜
トランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電
流を小さくすることと、電流駆動能力を高めることはト
レードオフの関係がある為、極めて製造上困難であっ
た。
【０００５】本発明は上記の実情に鑑みてなされたもの
で、クロストークが少なく、設計が容易で安定動作を得
ることができる表示駆動装置および表示装置を提供する
ことを目的とする。
で、クロストークが少なく、設計が容易で安定動作を得
ることができる表示駆動装置および表示装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、所定周期毎に表示電圧と非表示電圧の正負
が反転される映像信号を映像信号走査手段の各出力端子
から順次出力し、前記映像信号走査手段の各出力端子に
対応する出力端子を有する切換用信号供給手段より、前
記映像信号が反転非反転いずれの場合にも同相の制御用
信号を前記各出力端子から順次出力し、前記映像信号走
査手段と前記切換用信号供給手段の各対応する出力端子
に接続された表示信号出力手段より、前記映像信号走査
手段からの出力信号に対応する信号を出力し、前記切換
用信号供給手段の各出力端子から出力される信号に制御
されるスイッチング手段より、共通電位との接続をオン
・オフするものである。
するために、所定周期毎に表示電圧と非表示電圧の正負
が反転される映像信号を映像信号走査手段の各出力端子
から順次出力し、前記映像信号走査手段の各出力端子に
対応する出力端子を有する切換用信号供給手段より、前
記映像信号が反転非反転いずれの場合にも同相の制御用
信号を前記各出力端子から順次出力し、前記映像信号走
査手段と前記切換用信号供給手段の各対応する出力端子
に接続された表示信号出力手段より、前記映像信号走査
手段からの出力信号に対応する信号を出力し、前記切換
用信号供給手段の各出力端子から出力される信号に制御
されるスイッチング手段より、共通電位との接続をオン
・オフするものである。
【０００７】
【作用】本発明は上記手段により、従来のいわゆるサン
プルホールド回路の様なダイナミック回路を用いない
で、論理回路よりなるスタテックな回路でデータライン
駆動回路を構成することにより、クロストークが少な
く、製造条件が緩和されるため、より設計が容易で、安
定な動作を得ることができる。
プルホールド回路の様なダイナミック回路を用いない
で、論理回路よりなるスタテックな回路でデータライン
駆動回路を構成することにより、クロストークが少な
く、製造条件が緩和されるため、より設計が容易で、安
定な動作を得ることができる。
【０００８】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【０００９】図３は本発明の一実施例である駆動回路一
体型のアクティブマトリクス液晶表示パネルの駆動回路
を示す概略ブロック図である。即ち、表示駆動素子マト
リクス回路部１１は信号線駆動回路部１２及び走査線駆
動回路部１３により駆動される。尚、これらのすべての
回路は薄膜トランジスタにより構成することができ、す
べての回路を一枚の基板上に形成することができる。
体型のアクティブマトリクス液晶表示パネルの駆動回路
を示す概略ブロック図である。即ち、表示駆動素子マト
リクス回路部１１は信号線駆動回路部１２及び走査線駆
動回路部１３により駆動される。尚、これらのすべての
回路は薄膜トランジスタにより構成することができ、す
べての回路を一枚の基板上に形成することができる。
【００１０】図４は図３の信号線駆動回路部１２の一例
を示すブロック図である。即ち、映像信号走査手段１４
の各出力端子から所定周期毎に表示電圧と非表示電圧の
正負が反転される映像信号を順次出力し、前記映像信号
走査手段１４の各出力端子に対応する出力端子を有する
切換用信号供給手段１５により、前記映像信号が反転非
反転いずれの場合にも同相の制御用信号を前記各出力端
子から順次出力し、前記映像信号走査手段１４と前記切
換用信号供給手段１５の各対応する出力端子に接続され
た表示信号出力手段１６により、前記映像信号走査手段
１４からの出力信号に対応する信号を出力し、前記切換
用信号供給手段１５の各出力端子から出力される信号に
制御されるスイッチング手段１７により、共通電位Ｖ
COM との接続をオン・オフするものである。
を示すブロック図である。即ち、映像信号走査手段１４
の各出力端子から所定周期毎に表示電圧と非表示電圧の
正負が反転される映像信号を順次出力し、前記映像信号
走査手段１４の各出力端子に対応する出力端子を有する
切換用信号供給手段１５により、前記映像信号が反転非
反転いずれの場合にも同相の制御用信号を前記各出力端
子から順次出力し、前記映像信号走査手段１４と前記切
換用信号供給手段１５の各対応する出力端子に接続され
た表示信号出力手段１６により、前記映像信号走査手段
１４からの出力信号に対応する信号を出力し、前記切換
用信号供給手段１５の各出力端子から出力される信号に
制御されるスイッチング手段１７により、共通電位Ｖ
COM との接続をオン・オフするものである。
【００１１】尚、前記映像信号走査手段１４，切換用信
号供給手段１５，表示信号出力手段１６およびスイッチ
ング手段１７を薄膜トランジスタを用いて構成するよう
にしてもよい。
号供給手段１５，表示信号出力手段１６およびスイッチ
ング手段１７を薄膜トランジスタを用いて構成するよう
にしてもよい。
【００１２】図１は図３の駆動回路の具体例の一部を示
す。即ち、駆動回路一体型のアクティブマトリクス液晶
表示パネルはデータラインＬ２０１，Ｌ２０２………と
電源電圧ＶCOM との間に薄膜トランジスタＴＦＴ及び負
荷容量ＬＣが直列に接続され、前記各薄膜トランジスタ
ＴＦＴのゲートはゲートラインＬ３０１，Ｌ３０２……
…に接続される。このゲートラインＬ３０１，Ｌ３０２
………はインバータＩＮを介して走査用シフトレジスタ
４に接続され、この走査用シフトレジスタ４には外部回
路５０から水平同期信号φH が加えられる。この水平同
期信号φH により走査用シフトレジスタ４はゲートライ
ンＬ３０１，Ｌ３０２………に水平走査信号を加えて、
液晶表示パネルの画素である薄膜トランジスタＴＦＴを
オンにする水平走査を行う。
す。即ち、駆動回路一体型のアクティブマトリクス液晶
表示パネルはデータラインＬ２０１，Ｌ２０２………と
電源電圧ＶCOM との間に薄膜トランジスタＴＦＴ及び負
荷容量ＬＣが直列に接続され、前記各薄膜トランジスタ
ＴＦＴのゲートはゲートラインＬ３０１，Ｌ３０２……
…に接続される。このゲートラインＬ３０１，Ｌ３０２
………はインバータＩＮを介して走査用シフトレジスタ
４に接続され、この走査用シフトレジスタ４には外部回
路５０から水平同期信号φH が加えられる。この水平同
期信号φH により走査用シフトレジスタ４はゲートライ
ンＬ３０１，Ｌ３０２………に水平走査信号を加えて、
液晶表示パネルの画素である薄膜トランジスタＴＦＴを
オンにする水平走査を行う。
【００１３】一方、外部回路５０からクロック信号φS
が加えられるデータ用シフトレジスタ６の出力端子はラ
ッチＬＡ１０１，ＬＡ１０２………及びラッチＬＢ１０
１，ＬＢ１０２………の制御端子Ｌに接続され、このラ
ッチＬＡ１０１，ＬＡ１０２………の入力端子Ｉは映像
信号ラインＬ１００に接続され、この映像信号ラインＬ
１００には外部回路５０から二値映像信号が印加され
る。前記ラッチＬＡ１０１，ＬＡ１０２………の出力端
子ＯはトライステートＴＳ１０１，ＴＳ１０２………の
入力端子に接続され、このトライステートＴＳ１０１，
ＴＳ１０２………の出力端子はデータラインＬ２０１，
Ｌ２０２………に接続される。このデータラインＬ２０
１，Ｌ２０２………と電源電圧ＶCOMとの間には薄膜ト
ランジスタＴＦＴ１０１，ＴＦＴ１０２………が接続さ
れる。又、外部回路５０から垂直同期信号φV がＤ型フ
リップフロップＤＦＦのクロック端子ＣＫに加えられ、
このＤ型フリップフロップＤＦＦは反転出力端子￣Ｑが
入力端子Ｄに接続される。前記Ｄ型フリップフロップＤ
ＦＦの出力端子Ｑは排他的ノア回路ＥＮＯＲの一方の入
力端子に加えられ、この排他的ノア回路ＥＮＯＲの他方
の入力端子は前記映像信号ラインＬ１００に接続され
る。前記排他的ノア回路ＥＮＯＲの出力端子は前記ラッ
チＬＢ１０１，ＬＢ１０２………の入力端子Ｉに接続さ
れ、このラッチＬＢ１０１，ＬＢ１０２………の出力端
子Ｏは前記トライステートＴＳ１０１，ＴＳ１０２……
…のイネーブル端子に接続されると共にインバータＩ１
０１，Ｉ１０２………の入力端子に加えられる。このイ
ンバータＩ１０１，Ｉ１０２………の出力端子は前記薄
膜トランジスタＴＦＴ１０１，ＴＦＴ１０２………のゲ
ートに接続される。
が加えられるデータ用シフトレジスタ６の出力端子はラ
ッチＬＡ１０１，ＬＡ１０２………及びラッチＬＢ１０
１，ＬＢ１０２………の制御端子Ｌに接続され、このラ
ッチＬＡ１０１，ＬＡ１０２………の入力端子Ｉは映像
信号ラインＬ１００に接続され、この映像信号ラインＬ
１００には外部回路５０から二値映像信号が印加され
る。前記ラッチＬＡ１０１，ＬＡ１０２………の出力端
子ＯはトライステートＴＳ１０１，ＴＳ１０２………の
入力端子に接続され、このトライステートＴＳ１０１，
ＴＳ１０２………の出力端子はデータラインＬ２０１，
Ｌ２０２………に接続される。このデータラインＬ２０
１，Ｌ２０２………と電源電圧ＶCOMとの間には薄膜ト
ランジスタＴＦＴ１０１，ＴＦＴ１０２………が接続さ
れる。又、外部回路５０から垂直同期信号φV がＤ型フ
リップフロップＤＦＦのクロック端子ＣＫに加えられ、
このＤ型フリップフロップＤＦＦは反転出力端子￣Ｑが
入力端子Ｄに接続される。前記Ｄ型フリップフロップＤ
ＦＦの出力端子Ｑは排他的ノア回路ＥＮＯＲの一方の入
力端子に加えられ、この排他的ノア回路ＥＮＯＲの他方
の入力端子は前記映像信号ラインＬ１００に接続され
る。前記排他的ノア回路ＥＮＯＲの出力端子は前記ラッ
チＬＢ１０１，ＬＢ１０２………の入力端子Ｉに接続さ
れ、このラッチＬＢ１０１，ＬＢ１０２………の出力端
子Ｏは前記トライステートＴＳ１０１，ＴＳ１０２……
…のイネーブル端子に接続されると共にインバータＩ１
０１，Ｉ１０２………の入力端子に加えられる。このイ
ンバータＩ１０１，Ｉ１０２………の出力端子は前記薄
膜トランジスタＴＦＴ１０１，ＴＦＴ１０２………のゲ
ートに接続される。
【００１４】即ち、図２（ａ）に示すような映像信号は
各ラッチＬＡ１０１，ＬＡ１０２………の入力端子Ｉに
入力され、ラッチＬＡ１０１の制御端子Ｌにはデータ用
シフトレジスタ６から図２（ｄ）に示すような信号ＳＲ
１が加えられる。従って、ラッチＬＢ１０１の出力端子
Ｏには図２（ｈ）に示すようなデータＤ１が抽出され
る。
各ラッチＬＡ１０１，ＬＡ１０２………の入力端子Ｉに
入力され、ラッチＬＡ１０１の制御端子Ｌにはデータ用
シフトレジスタ６から図２（ｄ）に示すような信号ＳＲ
１が加えられる。従って、ラッチＬＢ１０１の出力端子
Ｏには図２（ｈ）に示すようなデータＤ１が抽出され
る。
【００１５】一方、図２（ａ）に示すような映像信号は
排他的ノア回路ＥＮＯＲの他方の入力端子に入力され
る。この排他的ノア回路ＥＮＯＲの一方の入力端子には
垂直同期信号φV をＤ型フリップフロップＤＦＦにより
１／２分周した図２（ｂ）に示すような信号Ａが供給さ
れている。従って、排他的ノア回路ＥＮＯＲの出力端子
には例えば図２（ｃ）に示すような偶数フレームでは前
記映像信号と同相、奇数フレームでは前記映像信号と逆
相の信号Ｂが抽出され、この信号ＢはラッチＬＢ１０
１，ＬＢ１０２………の入力端子Ｉに供給される。この
ラッチＬＢ１０１の制御端子Ｌにはデータ用シフトレジ
スタ６から図２（ｄ）に示すような信号ＳＲ１が加えら
れる。従って、ラッチＬＢ１０１の出力端子Ｏには図２
（ｇ）に示すような信号ＥＮ１が出力され、この信号Ｅ
Ｎ１はトライステートＴＳ１０１のイネーブル端子に供
給されると共にインバータＩ１０１を介して薄膜トラン
ジスタＴＦＴ１０１のゲートに供給される。而して、前
記信号ＥＮ１がハイレベルのとき、前記薄膜トランジス
タＴＦＴ１０１のゲートはローレベルとなってオフとな
ると共にトライステートＴＳ１０１のイネーブル端子は
ハイレベルとなってオンとなる為、ラッチＬＡ１０１の
出力データＤ１がデータラインＬ２０１に抽出される。
排他的ノア回路ＥＮＯＲの他方の入力端子に入力され
る。この排他的ノア回路ＥＮＯＲの一方の入力端子には
垂直同期信号φV をＤ型フリップフロップＤＦＦにより
１／２分周した図２（ｂ）に示すような信号Ａが供給さ
れている。従って、排他的ノア回路ＥＮＯＲの出力端子
には例えば図２（ｃ）に示すような偶数フレームでは前
記映像信号と同相、奇数フレームでは前記映像信号と逆
相の信号Ｂが抽出され、この信号ＢはラッチＬＢ１０
１，ＬＢ１０２………の入力端子Ｉに供給される。この
ラッチＬＢ１０１の制御端子Ｌにはデータ用シフトレジ
スタ６から図２（ｄ）に示すような信号ＳＲ１が加えら
れる。従って、ラッチＬＢ１０１の出力端子Ｏには図２
（ｇ）に示すような信号ＥＮ１が出力され、この信号Ｅ
Ｎ１はトライステートＴＳ１０１のイネーブル端子に供
給されると共にインバータＩ１０１を介して薄膜トラン
ジスタＴＦＴ１０１のゲートに供給される。而して、前
記信号ＥＮ１がハイレベルのとき、前記薄膜トランジス
タＴＦＴ１０１のゲートはローレベルとなってオフとな
ると共にトライステートＴＳ１０１のイネーブル端子は
ハイレベルとなってオンとなる為、ラッチＬＡ１０１の
出力データＤ１がデータラインＬ２０１に抽出される。
【００１６】また、図２（ｃ）に示すような信号Ｂはラ
ッチＬＢ１０２の入力端子Ｉに供給され、このラッチＬ
Ｂ１０２の制御端子Ｌにはデータ用シフトレジスタ６か
ら図２（ｅ）に示すような信号ＳＲ２が供給される。し
たがって、ラッチＬＢ１０２の出力端子Ｏには図２
（ｉ）に示すような信号ＥＮ２が出力され、この信号Ｅ
Ｎ２はトライステートＴＳ１０２のイネーブル端子に供
給されると共にインバータＩ１０２を介して薄膜トラン
ジスタＴＦＴ１０２のゲートに供給される。而して、前
記信号ＥＮ２がローレベルのとき、トライステートＴＳ
１０２のイネーブル端子はローレベルとなってハイイン
ピーダンスの開放状態となると共に前記薄膜トランジス
タＴＦＴ１０２のゲートはハイレベルとなってオンとな
る為、データラインＬ２０２は液晶表示パネルの対向電
極と同電位の電源電圧ＶCOM となり、データラインＬ２
０２には図２（ｊ）に示すようなデータＤ２が抽出され
る。
ッチＬＢ１０２の入力端子Ｉに供給され、このラッチＬ
Ｂ１０２の制御端子Ｌにはデータ用シフトレジスタ６か
ら図２（ｅ）に示すような信号ＳＲ２が供給される。し
たがって、ラッチＬＢ１０２の出力端子Ｏには図２
（ｉ）に示すような信号ＥＮ２が出力され、この信号Ｅ
Ｎ２はトライステートＴＳ１０２のイネーブル端子に供
給されると共にインバータＩ１０２を介して薄膜トラン
ジスタＴＦＴ１０２のゲートに供給される。而して、前
記信号ＥＮ２がローレベルのとき、トライステートＴＳ
１０２のイネーブル端子はローレベルとなってハイイン
ピーダンスの開放状態となると共に前記薄膜トランジス
タＴＦＴ１０２のゲートはハイレベルとなってオンとな
る為、データラインＬ２０２は液晶表示パネルの対向電
極と同電位の電源電圧ＶCOM となり、データラインＬ２
０２には図２（ｊ）に示すようなデータＤ２が抽出され
る。
【００１７】この様に処理された各データＤ１，Ｄ２…
……をデータラインＬ２０１，Ｌ２０２………にそれぞ
れ対応して供給し、走査用シフトレジスタ４からゲート
ラインＬ３０１，Ｌ３０２………に水平走査信号を加え
て選択された液晶表示パネルの画素すなわち薄膜トラン
ジスタＴＦＴに信号電荷を伝送することによって表示が
できる。即ち、映像信号がハイ状態（映る状態）の時
は、図２（ｈ）に示すデータＤ１のように偶数フレーム
ではハイレベルの電圧が供給され、奇数フレームではロ
ーレベルの電圧が供給され、液晶表示パネルは交流電圧
が印加されることになり表示状態となる。一方、映像信
号がロー状態（映らない状態）の時は、図２（ｊ）に示
すデータＤ２のように薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２………を介して液晶表示パネルの対向電極
と同電位の電源電圧ＶCOM が供給されるので液晶表示パ
ネルの両端の電圧は同電位となり表示されない。尚、上
記実施例では表示用と制御用の信号走査手段の走査用シ
フトレジスタは両者兼用としたが、夫々の走査手段にも
たせてもよい。
……をデータラインＬ２０１，Ｌ２０２………にそれぞ
れ対応して供給し、走査用シフトレジスタ４からゲート
ラインＬ３０１，Ｌ３０２………に水平走査信号を加え
て選択された液晶表示パネルの画素すなわち薄膜トラン
ジスタＴＦＴに信号電荷を伝送することによって表示が
できる。即ち、映像信号がハイ状態（映る状態）の時
は、図２（ｈ）に示すデータＤ１のように偶数フレーム
ではハイレベルの電圧が供給され、奇数フレームではロ
ーレベルの電圧が供給され、液晶表示パネルは交流電圧
が印加されることになり表示状態となる。一方、映像信
号がロー状態（映らない状態）の時は、図２（ｊ）に示
すデータＤ２のように薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２………を介して液晶表示パネルの対向電極
と同電位の電源電圧ＶCOM が供給されるので液晶表示パ
ネルの両端の電圧は同電位となり表示されない。尚、上
記実施例では表示用と制御用の信号走査手段の走査用シ
フトレジスタは両者兼用としたが、夫々の走査手段にも
たせてもよい。
【００１８】また、上記実施例では駆動回路一体型のア
クティブマトリクス液晶表示パネルの駆動回路とした
が、駆動回路分離型のアクティブマトリクス液晶表示パ
ネルの駆動回路のみの分離型としてもよい。
クティブマトリクス液晶表示パネルの駆動回路とした
が、駆動回路分離型のアクティブマトリクス液晶表示パ
ネルの駆動回路のみの分離型としてもよい。
【００１９】
【発明の効果】以上述べたように本発明によれば、従来
のいわゆるサンプルホールド回路の様なダイナミック回
路を用いないで、論理回路よりなるスタテックな回路で
データライン駆動回路を構成することにより、クロスト
ークが少なく、製造条件が緩和されるため、より設計が
容易で、安定な動作を得ることができ、ＯＡ機器等のデ
ィスプレイに応用できる。
のいわゆるサンプルホールド回路の様なダイナミック回
路を用いないで、論理回路よりなるスタテックな回路で
データライン駆動回路を構成することにより、クロスト
ークが少なく、製造条件が緩和されるため、より設計が
容易で、安定な動作を得ることができ、ＯＡ機器等のデ
ィスプレイに応用できる。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の各部の信号の一例を示す波形図である。
【図３】本発明の一実施例を示す概略構成説明図であ
る。
る。
【図４】図３の信号線駆動回路部を示す構成説明図であ
る。
る。
【図５】従来の映像表示装置の一部を示す回路図であ
る。
る。
４…走査用シフトレジスタ、６…データ用シフトレジス
タ、５０…外部回路、ＴＦＴ１０１，ＴＦＴ１０２……
薄膜トランジスタ、ＴＦＴ…薄膜トランジスタ、ＬＣ…
負荷容量、Ｌ２０１，Ｌ２０２……データライン、Ｌ３
０１，Ｌ３０２……ゲートライン、ＬＡ１０１，ＬＡ１
０２，ＬＢ１０１，ＬＢ１０２……ラッチ、ＴＳ１０
１，ＴＳ１０２……トライステート、ＤＦＦ…Ｄ型フリ
ップフロップ、ＥＮＯＲ…排他的ノア回路、Ｉ１０１，
Ｉ１０２……インバータ、Ｉ…インバータ。
タ、５０…外部回路、ＴＦＴ１０１，ＴＦＴ１０２……
薄膜トランジスタ、ＴＦＴ…薄膜トランジスタ、ＬＣ…
負荷容量、Ｌ２０１，Ｌ２０２……データライン、Ｌ３
０１，Ｌ３０２……ゲートライン、ＬＡ１０１，ＬＡ１
０２，ＬＢ１０１，ＬＢ１０２……ラッチ、ＴＳ１０
１，ＴＳ１０２……トライステート、ＤＦＦ…Ｄ型フリ
ップフロップ、ＥＮＯＲ…排他的ノア回路、Ｉ１０１，
Ｉ１０２……インバータ、Ｉ…インバータ。
Claims (6)
- 【請求項１】 所定周期毎に表示電圧と非表示電圧の正
負が反転される映像信号を各出力端子から順次出力する
映像信号走査手段と、 前記映像信号走査手段の各出力端子に対応する出力端子
を有し、前記映像信号が反転非反転いずれの場合にも同
相の制御用信号を前記各出力端子から順次出力する切換
用信号供給手段と、 前記映像信号走査手段と前記切換用信号供給手段の各対
応する出力端子に接続され、前記映像信号走査手段から
の出力信号に対応する信号を出力する表示信号出力手段
と、 前記切換用信号供給手段の各出力端子から出力される信
号に制御され、共通電位との接続をオン・オフするスイ
ッチング手段とを具備することを特徴とする表示駆動装
置。 - 【請求項２】 映像信号走査手段，切換用信号供給手
段，表示信号出力手段およびスイッチング手段を薄膜ト
ランジスタを用いて構成することを特徴とする請求項１
記載の表示駆動装置。 - 【請求項３】 請求項１記載の表示駆動装置により駆動
される表示駆動素子マトリクス回路部を有することを特
徴とする表示装置。 - 【請求項４】 すべての回路を一枚の基板上に形成する
ことを特徴とする請求項３記載の表示装置。 - 【請求項５】 すべての回路を薄膜トランジスタを用い
て構成することを特徴とする請求項３記載の表示装置。 - 【請求項６】 多数の出力端子より順次制御信号を出力
する走査手段と、 映像信号を取込んで前記走査手段の一周期分を保持する
映像信号保持回路と、 映像信号が逆相になっても同相のスイッチング用信号を
発生するスイッチング用信号発生回路と、 このスイッチング用信号発生回路より発生したスイッチ
ング用信号を取込んで前記走査手段の一周期分を保持す
るスイッチング用信号保持回路と、 このスイッチング用信号保持回路および前記映像信号保
持回路の出力信号に制御されて表示用信号を出力する表
示信号出力手段と、 前記スイッチング用信号により制御され共通電位との接
続をオン・オフするスイッチング手段とを具備すること
を特徴とする表示駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186525A JP2776073B2 (ja) | 1991-07-25 | 1991-07-25 | 表示駆動装置および表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3186525A JP2776073B2 (ja) | 1991-07-25 | 1991-07-25 | 表示駆動装置および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0527712A true JPH0527712A (ja) | 1993-02-05 |
| JP2776073B2 JP2776073B2 (ja) | 1998-07-16 |
Family
ID=16190022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3186525A Expired - Fee Related JP2776073B2 (ja) | 1991-07-25 | 1991-07-25 | 表示駆動装置および表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776073B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5954928A (en) * | 1995-04-26 | 1999-09-21 | Chlorine Engineers Corp., Ltd. | Activated cathode and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103199A (ja) * | 1984-10-26 | 1986-05-21 | 旭硝子株式会社 | 画像表示装置 |
| JPS6373295A (ja) * | 1986-09-17 | 1988-04-02 | 三洋電機株式会社 | 画像表示装置 |
| JPS63161495A (ja) * | 1986-12-24 | 1988-07-05 | ホシデン株式会社 | 液晶駆動装置 |
| JPS63223788A (ja) * | 1987-03-13 | 1988-09-19 | 日本電気株式会社 | アクテイブマトリツクス表示装置の駆動ｉｃ |
-
1991
- 1991-07-25 JP JP3186525A patent/JP2776073B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103199A (ja) * | 1984-10-26 | 1986-05-21 | 旭硝子株式会社 | 画像表示装置 |
| JPS6373295A (ja) * | 1986-09-17 | 1988-04-02 | 三洋電機株式会社 | 画像表示装置 |
| JPS63161495A (ja) * | 1986-12-24 | 1988-07-05 | ホシデン株式会社 | 液晶駆動装置 |
| JPS63223788A (ja) * | 1987-03-13 | 1988-09-19 | 日本電気株式会社 | アクテイブマトリツクス表示装置の駆動ｉｃ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5954928A (en) * | 1995-04-26 | 1999-09-21 | Chlorine Engineers Corp., Ltd. | Activated cathode and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776073B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453369B2 (en) | Shift register unit, driving method thereof, gate driver on array and display apparatus | |
| US20060145991A1 (en) | Liquid crystal display device | |
| JPS6249399A (ja) | 表示装置 | |
| CN105590612A (zh) | 一种移位寄存器及驱动方法、栅极驱动电路和显示装置 | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| CN105489189A (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| US6437775B1 (en) | Flat display unit | |
| US11302277B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display apparatus | |
| US4785297A (en) | Driver circuit for matrix type display device | |
| CN1326109C (zh) | 液晶电光器件 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP4016163B2 (ja) | 液晶表示装置およびそのデータ線駆動回路 | |
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| JP2004109824A (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の駆動回路および電子機器 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| CN207319701U (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
| JPH0527712A (ja) | 表示駆動装置および表示装置 | |
| JPS6057391A (ja) | 液晶表示装置の駆動方法 | |
| JP3192547B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0731321B2 (ja) | 容量性負荷の走査方法 | |
| JPH0627915B2 (ja) | 液晶表示装置 | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |