JPH0527873B2 - - Google Patents
Info
- Publication number
- JPH0527873B2 JPH0527873B2 JP59014718A JP1471884A JPH0527873B2 JP H0527873 B2 JPH0527873 B2 JP H0527873B2 JP 59014718 A JP59014718 A JP 59014718A JP 1471884 A JP1471884 A JP 1471884A JP H0527873 B2 JPH0527873 B2 JP H0527873B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- attribute
- character
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008859 change Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000004048 modification Effects 0.000 claims description 4
- 238000012986 modification Methods 0.000 claims description 4
- 239000000872 buffer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 102100029968 Calreticulin Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビツトマツプメモリを備えた表示シス
テムに用いて好適な表示修飾制御方式に関する。
テムに用いて好適な表示修飾制御方式に関する。
マンマシンインターフエースとして発展を続け
るCRTデイスプレイに対し、最近高度な機能が
要求されている。表示情報を強調するのに必須と
される、点滅（ブリンク）・反転（リバース）・高
輝度表示（ハイブライト）の表示修飾制御はもと
より、多色カラー表示、漢字表示、そしてフルグ
ラフイツク表示等がその代表例である。
るCRTデイスプレイに対し、最近高度な機能が
要求されている。表示情報を強調するのに必須と
される、点滅（ブリンク）・反転（リバース）・高
輝度表示（ハイブライト）の表示修飾制御はもと
より、多色カラー表示、漢字表示、そしてフルグ
ラフイツク表示等がその代表例である。
上記機能を備えた表示システムは、プロセツサ
（CPU）側に表示コーダ及びその表示属性を記憶
するメモリを有し、キヤラクタジエネレータによ
りパターンデータに変換し、ビツトマツプメモリ
上に展開する構成となつている。表示コントロー
ラがこのビツトマツプメモリ上に展開されたデー
タを読出し表示するものである。
（CPU）側に表示コーダ及びその表示属性を記憶
するメモリを有し、キヤラクタジエネレータによ
りパターンデータに変換し、ビツトマツプメモリ
上に展開する構成となつている。表示コントロー
ラがこのビツトマツプメモリ上に展開されたデー
タを読出し表示するものである。
ところで、上記ビツトマツプメモリは表示ドツ
トパターンの他に、桁／行単位毎割付けられた１
ビツトバツフアメモリも備えており、例えば80桁
×25行で１画面が構成される場合、2000ビツトの
メモリを用意する必要がある。このメモリは
“１”，“０”により対応する文字の表示状態（例
えばリバース表示している、していない）を指定
するものである。これはCPUの指令にて指示さ
れた桁／行の文字につき、属性変更指示がなされ
たとき、表示パターンに展開されたドツトパター
ンからは属性表示がなされているか否かの判断が
つかないために必要とされているものである。即
ち、属性変更指示の都度このバツフアメモリの内
容をチエツクする必要があり、表示属性処理の速
度低下の一因となつていた。
トパターンの他に、桁／行単位毎割付けられた１
ビツトバツフアメモリも備えており、例えば80桁
×25行で１画面が構成される場合、2000ビツトの
メモリを用意する必要がある。このメモリは
“１”，“０”により対応する文字の表示状態（例
えばリバース表示している、していない）を指定
するものである。これはCPUの指令にて指示さ
れた桁／行の文字につき、属性変更指示がなされ
たとき、表示パターンに展開されたドツトパター
ンからは属性表示がなされているか否かの判断が
つかないために必要とされているものである。即
ち、属性変更指示の都度このバツフアメモリの内
容をチエツクする必要があり、表示属性処理の速
度低下の一因となつていた。
このバツフアメモリが存在しなければリバース
表示を既に実行している状態で属性変更指示が到
来したとき、ノーマル表示に戻るといつた不具合
が生じるものであり、この種表示システムにおい
ては必須のコンポーネントであつた。
表示を既に実行している状態で属性変更指示が到
来したとき、ノーマル表示に戻るといつた不具合
が生じるものであり、この種表示システムにおい
ては必須のコンポーネントであつた。
本発明は、上記事情に基づいてなされたもので
あり、表示パターンの個々に割付けられた領域の
特定部分を属性表示のために割当てることによ
り、上記バツフアメモリを不要とし、且つ表示属
性処理の速度改善をはかつた表示修飾制御方式を
提供することを目的とする。
あり、表示パターンの個々に割付けられた領域の
特定部分を属性表示のために割当てることによ
り、上記バツフアメモリを不要とし、且つ表示属
性処理の速度改善をはかつた表示修飾制御方式を
提供することを目的とする。
本発明は上記目的を実現するためビツトマツプ
メモリ上に展開されるパターンデータの特定ビツ
ト位置をそのパターンデータの表示属性を示す領
域と定義し、CPUは、この位置情報をチエツク
することによりその表示属性を認識し、且つ、表
示属性変更指令が到来したとき、その属性変更処
理の実行を禁止する構成とした。
メモリ上に展開されるパターンデータの特定ビツ
ト位置をそのパターンデータの表示属性を示す領
域と定義し、CPUは、この位置情報をチエツク
することによりその表示属性を認識し、且つ、表
示属性変更指令が到来したとき、その属性変更処
理の実行を禁止する構成とした。
このことにより、ビツトマツプメモリ近傍に位
置する属性指定のためのバツフアが不要となり、
且つ表示性処理の速度改善をはかることが出来
る。
置する属性指定のためのバツフアが不要となり、
且つ表示性処理の速度改善をはかることが出来
る。
以下、図面を使用して本発明に関し、詳細に説
明する。
明する。
第１図は本発明が実現される表示システムの実
施例を示すブロツク図である。図において、１１
はCPU、１２は主メモリ（MM）、１３は表示コ
ントローラ（CRTC）であり、上記各モジユール
はアドレス・データバス１９を介して接続され
る。１４は表示メモリDM（ビツトマツプメモリ）
であり、表示データがビツトマツプイメージにて
収納される。１５はアドレスマルチプレクサ
（MUX）である。アドレスマルチプレクサ１５
には、上記CPU１１よりアドレス・データバス
１９を介しアドレス情報が、又、表示コントロー
ラ１３よりアドレス情報が供給され、表示タイミ
ング信号に基づき、いずれか一方のアドレス情報
が選択され上記表示メモリ１４へ供給される。１
６は上記表示メモリ１４から得られる並列パター
ンデータをシリアルドツトデータに変換するシフ
トレジスタ、１７は図示されないデイスプレイユ
ニツトに対し映像信号を供給するビデオドライバ
である。１８はキヤラクタコードを文字パターン
データに変換するキヤラクタジエネレータROM
である。
施例を示すブロツク図である。図において、１１
はCPU、１２は主メモリ（MM）、１３は表示コ
ントローラ（CRTC）であり、上記各モジユール
はアドレス・データバス１９を介して接続され
る。１４は表示メモリDM（ビツトマツプメモリ）
であり、表示データがビツトマツプイメージにて
収納される。１５はアドレスマルチプレクサ
（MUX）である。アドレスマルチプレクサ１５
には、上記CPU１１よりアドレス・データバス
１９を介しアドレス情報が、又、表示コントロー
ラ１３よりアドレス情報が供給され、表示タイミ
ング信号に基づき、いずれか一方のアドレス情報
が選択され上記表示メモリ１４へ供給される。１
６は上記表示メモリ１４から得られる並列パター
ンデータをシリアルドツトデータに変換するシフ
トレジスタ、１７は図示されないデイスプレイユ
ニツトに対し映像信号を供給するビデオドライバ
である。１８はキヤラクタコードを文字パターン
データに変換するキヤラクタジエネレータROM
である。
上記システム構成において、表示制御は以下に
示す様になされる。即ち、主メモリ１２の一部に
表示コードと表示属性のバツフアが割付けられて
おり、桁／行単位毎に表示コードが読出され、キ
ヤラクタジエネレータROM１８により文字パタ
ーンデータに変換され、表示メモリ１４へ展開さ
れる。この表示メモリ１４に展開されたデータは
シフトレジスタ１６、ビデオドライバ１７を介し
所望の形態にて表示される。表示コード及び属性
情報は、第２図に示す如く、主メモリ１２のｎ番
地に属性情報、ｎ＋１番地に表示コードという組
合せで記憶される。属性情報として、オーバーラ
イン“00100111”、リバース“01000010”が例示
されている。第２図は主メモリ１２に割付けられ
た表示データと表示画面との対応関係を示す。
示す様になされる。即ち、主メモリ１２の一部に
表示コードと表示属性のバツフアが割付けられて
おり、桁／行単位毎に表示コードが読出され、キ
ヤラクタジエネレータROM１８により文字パタ
ーンデータに変換され、表示メモリ１４へ展開さ
れる。この表示メモリ１４に展開されたデータは
シフトレジスタ１６、ビデオドライバ１７を介し
所望の形態にて表示される。表示コード及び属性
情報は、第２図に示す如く、主メモリ１２のｎ番
地に属性情報、ｎ＋１番地に表示コードという組
合せで記憶される。属性情報として、オーバーラ
イン“00100111”、リバース“01000010”が例示
されている。第２図は主メモリ１２に割付けられ
た表示データと表示画面との対応関係を示す。
第３図に、本発明を実施したことにより表示さ
れる表示パターンの例が示されている。図では、
８×８ドツトマトリツクスの表示パターンである
英字の“Ｈ”、数字の“０”が例示されており、
左に示した組がノーマル表示、右に示した組がリ
バース表示の例を示している。本発明実施例で
は、図示した英数字“Ｈ”や“０”に限らず、全
ての文字パターンの右上端の１ドツト（図中、０
印）を属性情報設定エリアとし、定義している。
従つて、ソフトウエアとして、その設定エリアの
ビツトをチエツクし、表示状態を認識する属性処
理プログラムと、指定された属性表示が既実行で
あつたとき、その属性変更処理の実行を禁止する
プログラムが用意され、主メモリ１２に収納され
る。
れる表示パターンの例が示されている。図では、
８×８ドツトマトリツクスの表示パターンである
英字の“Ｈ”、数字の“０”が例示されており、
左に示した組がノーマル表示、右に示した組がリ
バース表示の例を示している。本発明実施例で
は、図示した英数字“Ｈ”や“０”に限らず、全
ての文字パターンの右上端の１ドツト（図中、０
印）を属性情報設定エリアとし、定義している。
従つて、ソフトウエアとして、その設定エリアの
ビツトをチエツクし、表示状態を認識する属性処
理プログラムと、指定された属性表示が既実行で
あつたとき、その属性変更処理の実行を禁止する
プログラムが用意され、主メモリ１２に収納され
る。
リバース表示がなされているか否かは、主メモ
リ１２に記憶された上記プログラムに従がい、
CPU１１により上述した文字パターンの右上端
のドツトをチエツクすることにより容易に判断で
きる。従つて、リバース表示を既に実行している
状態で、CPU１１よりリバース指令が発せられ
たとき、ノーマル表示に戻る様な不具合は生じな
い。即ち、右上端のドツト表示が“１”となつて
いればリバース表示のなされていることが認識で
きることから、文字毎に用意されたリバースビツ
トを用いずとも解決できるものである。
リ１２に記憶された上記プログラムに従がい、
CPU１１により上述した文字パターンの右上端
のドツトをチエツクすることにより容易に判断で
きる。従つて、リバース表示を既に実行している
状態で、CPU１１よりリバース指令が発せられ
たとき、ノーマル表示に戻る様な不具合は生じな
い。即ち、右上端のドツト表示が“１”となつて
いればリバース表示のなされていることが認識で
きることから、文字毎に用意されたリバースビツ
トを用いずとも解決できるものである。
尚、本発明実施例は英数文字のみ例示して説明
したが、漢字表示を行なう場合であつても特定の
１ドツトを属性表示のため空白とし、この部分に
属性情報を設定することにより、同等の効果が得
られる。
したが、漢字表示を行なう場合であつても特定の
１ドツトを属性表示のため空白とし、この部分に
属性情報を設定することにより、同等の効果が得
られる。
〔発明の効果〕
以上説明の如く本発明によれば、ビツトマツプ
メモリ近傍に用意される表示属性用バツフアが不
要となり、従つて占有メモリエリアの削減がはか
れると共に表示属性処理速度の改善をはかること
ができる。
メモリ近傍に用意される表示属性用バツフアが不
要となり、従つて占有メモリエリアの削減がはか
れると共に表示属性処理速度の改善をはかること
ができる。
第１図は本発明が実現される表示システムの実
施例を示すブロツク図、第２図は主メモリに割付
けられた表示データと表示画面の対応関係を示す
図、第３図は本発明を実施したことにより表示さ
れる表示文字の例を示す。 １１…CPU、１２…主メモリ、１３…表示コ
ントローラ、１４…表示メモリ（ビツトマツプメ
モリ）、１５…アドレスマルチプレクサ、１６…
シフトレジスタ、１７…ビデオドライバ、１８…
キヤラクタジエネレータ、１９…アドレス・デー
タバス。
施例を示すブロツク図、第２図は主メモリに割付
けられた表示データと表示画面の対応関係を示す
図、第３図は本発明を実施したことにより表示さ
れる表示文字の例を示す。 １１…CPU、１２…主メモリ、１３…表示コ
ントローラ、１４…表示メモリ（ビツトマツプメ
モリ）、１５…アドレスマルチプレクサ、１６…
シフトレジスタ、１７…ビデオドライバ、１８…
キヤラクタジエネレータ、１９…アドレス・デー
タバス。
Claims (1)
- １ 文字コード及びその表示属性が記憶されるメ
モリより表示データを得、これをキヤラクタジエ
ネレータにより文字パターンデータに変換し、ビ
ツトマツプイメージにて展開表示するビツトマツ
プメモリを備えた表示システムにおいて、上記ビ
ツトマツプメモリに展開される文字パターンデー
タの特定のビツト位置をその表示パターンの表示
属性を示す領域と定義し、この位置情報をチエツ
クすることによりその表示属性を認識し、且つ指
定された属性表示が既実行であつたとき、その属
性変更処理の実行を禁止することを特徴とする表
示修飾制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014718A JPS60159785A (ja) | 1984-01-30 | 1984-01-30 | 表示修飾制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014718A JPS60159785A (ja) | 1984-01-30 | 1984-01-30 | 表示修飾制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60159785A JPS60159785A (ja) | 1985-08-21 |
| JPH0527873B2 true JPH0527873B2 (ja) | 1993-04-22 |
Family
ID=11868916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014718A Granted JPS60159785A (ja) | 1984-01-30 | 1984-01-30 | 表示修飾制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60159785A (ja) |
-
1984
- 1984-01-30 JP JP59014718A patent/JPS60159785A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60159785A (ja) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61254980A (ja) | 文字フオント転送制御方式 | |
| EP0568357A2 (en) | Graphics system | |
| US4747042A (en) | Display control system | |
| US4441105A (en) | Display system and method | |
| JPH0545039B2 (ja) | ||
| US4706076A (en) | Apparatus for displaying images defined by a plurality of lines of data | |
| JPH0527873B2 (ja) | ||
| JPH0522933B2 (ja) | ||
| JP2887236B2 (ja) | ビデオ表示処理装置 | |
| JP2523213B2 (ja) | ペ―ジプリンタ印刷制御方式 | |
| JPS59143194A (ja) | 画像表示装置 | |
| JP2982380B2 (ja) | 画面表示制御装置 | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| JP2709474B2 (ja) | 文字・パターン情報表示装置 | |
| JPH05323280A (ja) | 表示制御方式 | |
| JPS62145283A (ja) | マルチフオント表示システム | |
| JPH0227677B2 (ja) | ||
| JPS5960472A (ja) | 添字の制御方法 | |
| JPH06242753A (ja) | フォントメモリの制御方法および表示システム | |
| JPH0113109B2 (ja) | ||
| JPS61263764A (ja) | プリンタ制御方式 | |
| JPS6228792A (ja) | 罫線を含む文字デ−タのスクロ−ル制御方式 | |
| JPH0764537A (ja) | 情報処理装置 | |
| JP2000122630A (ja) | コードリフレッシュ方式表示システムの表示データ生成回路 | |
| JPS60164796A (ja) | 画像表示装置 |