JPH0528218A - 論理シミユレーシヨン結果表示方式 - Google Patents
論理シミユレーシヨン結果表示方式Info
- Publication number
- JPH0528218A JPH0528218A JP3181430A JP18143091A JPH0528218A JP H0528218 A JPH0528218 A JP H0528218A JP 3181430 A JP3181430 A JP 3181430A JP 18143091 A JP18143091 A JP 18143091A JP H0528218 A JPH0528218 A JP H0528218A
- Authority
- JP
- Japan
- Prior art keywords
- random access
- access memory
- state value
- address
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 27
- 238000010586 diagram Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】結果の確認を要するもののみ表示を行うことに
より、シミュレーションの時間を削減する。 【構成】信号指定手段１は論理回路内のランダムアクセ
スメモリへの書き込みを保持するアドレス保持信号Ｃを
指定し、シミュレーション手段２はテストパタンＢに基
づいて論理回路Ａの論理シミュレーションを実行する。
そして、論理シミュレーション実行時に、書き込みアド
レス取り出し手段３はランダムアクセスメモリへの書き
込みのためのアドレス状態値Ｄを取り出す。メモリ状態
値取り出し手段４は取り出されたアドレス状態値Ｄより
ランダムアクセスメモリの状態値を取り出しタイムチャ
ートＥに表示する。
より、シミュレーションの時間を削減する。 【構成】信号指定手段１は論理回路内のランダムアクセ
スメモリへの書き込みを保持するアドレス保持信号Ｃを
指定し、シミュレーション手段２はテストパタンＢに基
づいて論理回路Ａの論理シミュレーションを実行する。
そして、論理シミュレーション実行時に、書き込みアド
レス取り出し手段３はランダムアクセスメモリへの書き
込みのためのアドレス状態値Ｄを取り出す。メモリ状態
値取り出し手段４は取り出されたアドレス状態値Ｄより
ランダムアクセスメモリの状態値を取り出しタイムチャ
ートＥに表示する。
Description
【０００１】
【産業上の利用分野】本発明はランダムアクセスメモリ
を含む論理回路の論理シミュレーションにおける結果表
示方式に関する。
を含む論理回路の論理シミュレーションにおける結果表
示方式に関する。
【０００２】
【従来の技術】従来、ランダムアクセスメモリを含む論
理回路の論理シミュレーションにおいては、ランダムア
クセスメモリの全てのワード、あるいは一部指定したワ
ードの状態値を表示させることにより、ランダムアクセ
スメモリへの書き込み動作の確認を行っていた。
理回路の論理シミュレーションにおいては、ランダムア
クセスメモリの全てのワード、あるいは一部指定したワ
ードの状態値を表示させることにより、ランダムアクセ
スメモリへの書き込み動作の確認を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレーション結果表示方式では、ランダムアクセスメ
モリにおける全てのワードの状態値をリストを表示して
いたため、結果の確認が不要な書き込みの行われなかっ
たワードの状態値も表示していた。また、ランダムアク
セスメモリの全てのワードについて状態値を表示すると
リスト量が膨大となり、エラーの発見やエラーの解析に
長時間を要するという欠点があった。
ミュレーション結果表示方式では、ランダムアクセスメ
モリにおける全てのワードの状態値をリストを表示して
いたため、結果の確認が不要な書き込みの行われなかっ
たワードの状態値も表示していた。また、ランダムアク
セスメモリの全てのワードについて状態値を表示すると
リスト量が膨大となり、エラーの発見やエラーの解析に
長時間を要するという欠点があった。
【０００４】
【課題を解決するための手段】本発明は、論理回路内の
ランダムアクセスメモリへの書き込みを保持する信号を
指定する信号指定手段と、前記論理回路の論理シミュレ
ーションを実行するシミュレーション手段と、前記論理
シミュレーション実行時に前記信号指定手段が指定して
信号により前記ランダムアクセスメモリへの書き込みア
ドレスを取り出す書き込みアドレス取り出し手段と、こ
の書き込みアドレス取り出し手段から取り出された前記
書き込みアドレスより前記ランダムアクセスメモリの状
態値を取り出して表示するメモリ状態値取り出し手段と
を備えている。
ランダムアクセスメモリへの書き込みを保持する信号を
指定する信号指定手段と、前記論理回路の論理シミュレ
ーションを実行するシミュレーション手段と、前記論理
シミュレーション実行時に前記信号指定手段が指定して
信号により前記ランダムアクセスメモリへの書き込みア
ドレスを取り出す書き込みアドレス取り出し手段と、こ
の書き込みアドレス取り出し手段から取り出された前記
書き込みアドレスより前記ランダムアクセスメモリの状
態値を取り出して表示するメモリ状態値取り出し手段と
を備えている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】本発明の論理シミュレーション結果表示方
式は、論理回路Ａ内のランダムアクセスメモリへの書き
込みアドレスを保持する信号を指定する信号指定手段１
と、この論理回路Ａについて論理シミュレーションを実
行するシミュレーション手段２と、論理シミュレーショ
ン実行時に、信号指定手段１により指定された信号よ
り、ランダムアクセスメモリの書き込みアドレスを取り
出す書き込みアドレス取り出し手段３と、この書き込み
アドレス取り出し手段３により取り出されたアドレスよ
り、ランダムアクセスメモリの状態値を取り出して表示
するメモリ状態値取り出し手段４とより構成される。
式は、論理回路Ａ内のランダムアクセスメモリへの書き
込みアドレスを保持する信号を指定する信号指定手段１
と、この論理回路Ａについて論理シミュレーションを実
行するシミュレーション手段２と、論理シミュレーショ
ン実行時に、信号指定手段１により指定された信号よ
り、ランダムアクセスメモリの書き込みアドレスを取り
出す書き込みアドレス取り出し手段３と、この書き込み
アドレス取り出し手段３により取り出されたアドレスよ
り、ランダムアクセスメモリの状態値を取り出して表示
するメモリ状態値取り出し手段４とより構成される。
【０００８】続いて、本実施例による処理について説明
する。
する。
【０００９】まず、回路内にランダムアクセスメモリを
持つ論理回路ＡとテストパターンＢとを用意する。次
に、信号指定手段１を用いて、予じめランダムアクセク
メモリへの書き込みアドレス状態値を保持する信号をア
ドレス保持信号Ｃとして指定しておく。そして、シミュ
レーション手段２により、論理回路ＡをテストパタンＢ
に基づいて論理シミュレーションを実行する。このシミ
ュレーション実行中、書き込みアドレス取り出し手段３
を用いて、アドレス保持信号Ｃの状態値をランダムアク
セスメモリへの書き込みアドレスとしてアドレス状態値
Ｄに取り出す。そして、メモリ状態値取り出し手段４を
用いて、アドレス状態値Ｄの示すアドレスより、ランダ
ムアクセスメモリの状態値を取り出しタイムチャートＥ
１２出力する。
持つ論理回路ＡとテストパターンＢとを用意する。次
に、信号指定手段１を用いて、予じめランダムアクセク
メモリへの書き込みアドレス状態値を保持する信号をア
ドレス保持信号Ｃとして指定しておく。そして、シミュ
レーション手段２により、論理回路ＡをテストパタンＢ
に基づいて論理シミュレーションを実行する。このシミ
ュレーション実行中、書き込みアドレス取り出し手段３
を用いて、アドレス保持信号Ｃの状態値をランダムアク
セスメモリへの書き込みアドレスとしてアドレス状態値
Ｄに取り出す。そして、メモリ状態値取り出し手段４を
用いて、アドレス状態値Ｄの示すアドレスより、ランダ
ムアクセスメモリの状態値を取り出しタイムチャートＥ
１２出力する。
【００１０】図２は本実施例を適用した回路の一例を示
す図である。図２において、回路図上に４ビットの状態
値を４ワード保持できるランダムアクセスメモリＲＡＭ
と、ランダムアクセスメモリ以外の論理回路ＬＯＧと、
ランダムアクセスメモリＲＡＭと論理回路ＬＯＧと間の
データの授受を行う信号群ＳＩＧが存在する。また、こ
の信号群ＳＩＧ中にはランダムアクセスメモリＲＡＭへ
の書き込みアドレスを保持する信号（以下信号という）
ＷＡ１，ＷＡ２が存在する。
す図である。図２において、回路図上に４ビットの状態
値を４ワード保持できるランダムアクセスメモリＲＡＭ
と、ランダムアクセスメモリ以外の論理回路ＬＯＧと、
ランダムアクセスメモリＲＡＭと論理回路ＬＯＧと間の
データの授受を行う信号群ＳＩＧが存在する。また、こ
の信号群ＳＩＧ中にはランダムアクセスメモリＲＡＭへ
の書き込みアドレスを保持する信号（以下信号という）
ＷＡ１，ＷＡ２が存在する。
【００１１】ここで、ランダムアクセスメモリＲＡＭへ
の書き込みは、信号ＷＡ１，ＷＡ２が（０，０），
（０，１），（１，０），（１，１）の場合に、それぞ
れ０．１，２，３ワード目に行われるものとする。
の書き込みは、信号ＷＡ１，ＷＡ２が（０，０），
（０，１），（１，０），（１，１）の場合に、それぞ
れ０．１，２，３ワード目に行われるものとする。
【００１２】まず、信号指定手段１を用いて、ランダム
アクセスメモリへの書き込みアドレスを保持する信号を
指定する。ここでは、信号ＷＡ１，ＷＡ２がアドレス保
持信号Ｃとして指定される。次に、この回路をシミュレ
ーション手段２を用いて、所定のテストパターンＢによ
りシミュレーションを行う。シミュレーション実行中書
き込みアドレス取り出し手段３は一定時刻ごとにアドレ
ス保持信号Ｃとして指定された信号ＷＡ１，ＷＡ２の状
態値を取り出しアドレス状態値Ｄに出力する。そして、
メモリ状態値取り出し手段４はアドレス状態値Ｄの示す
アドレスより、ランダムアクセスメモリＲＡＭの状態値
を取り出し、タイムチャートＥに出力する。
アクセスメモリへの書き込みアドレスを保持する信号を
指定する。ここでは、信号ＷＡ１，ＷＡ２がアドレス保
持信号Ｃとして指定される。次に、この回路をシミュレ
ーション手段２を用いて、所定のテストパターンＢによ
りシミュレーションを行う。シミュレーション実行中書
き込みアドレス取り出し手段３は一定時刻ごとにアドレ
ス保持信号Ｃとして指定された信号ＷＡ１，ＷＡ２の状
態値を取り出しアドレス状態値Ｄに出力する。そして、
メモリ状態値取り出し手段４はアドレス状態値Ｄの示す
アドレスより、ランダムアクセスメモリＲＡＭの状態値
を取り出し、タイムチャートＥに出力する。
【００１３】ここで、シミュレーション実行中の、ある
時刻におけるランダムアクセスメモリＲＡＭならびに信
号ＷＡ１，ＷＡ２の状態値が、図３に示すようであった
とすると、このとき、書き込みアドレス取り出し手段３
により、アドレス状態値（０，０）が取り出される。こ
れより、メモリ状態値取り出し手段４は、書き込みが行
われたのは０ワード目と決定し、ランダムアクセスメモ
リＲＡＭの０ワード目の状態値を取り出し、タイムチャ
ートＥに状態値（０，１，１，０）を出力する。
時刻におけるランダムアクセスメモリＲＡＭならびに信
号ＷＡ１，ＷＡ２の状態値が、図３に示すようであった
とすると、このとき、書き込みアドレス取り出し手段３
により、アドレス状態値（０，０）が取り出される。こ
れより、メモリ状態値取り出し手段４は、書き込みが行
われたのは０ワード目と決定し、ランダムアクセスメモ
リＲＡＭの０ワード目の状態値を取り出し、タイムチャ
ートＥに状態値（０，１，１，０）を出力する。
【００１４】
【発明の効果】以上説明したように本発明は、ランダム
アクセスメモリの状態値を書き込みが行われたワードの
みに限定してタイムチャートに出力することができるた
め、論理シミュレーション時におけるランダムアクセス
メモリへの書き込み動作の確認が用意になり、書き込み
エラー発見やエラーの解析に費やす時間が削減できると
いう効果がある。
アクセスメモリの状態値を書き込みが行われたワードの
みに限定してタイムチャートに出力することができるた
め、論理シミュレーション時におけるランダムアクセス
メモリへの書き込み動作の確認が用意になり、書き込み
エラー発見やエラーの解析に費やす時間が削減できると
いう効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例を適用した回路の一例を示す図であ
る。
る。
【図３】図２のシミュレーション実行時におけるある時
刻の状態値を示す図である。
刻の状態値を示す図である。
１ 信号指定手段 ２ シミュレーション手段 ３ 書き込みアドレス取り出し手段 ４ メモリ状態値取り出し手段 Ａ 論理回路 Ｂ テストパタン Ｃ アドレス保持信号 Ｄ アドレス状態値 Ｅ タイムチャート ＲＡＭ ランダムアクセスメモリ ＬＯＧ ＲＡＭ以外の論理回路 ＳＩＧ ＲＡＭとそれ以外の論理回路とのデータの授
受を行う信号群 ＷＡ１，ＷＡ２ 書き込みアドレスを保持する信号
受を行う信号群 ＷＡ１，ＷＡ２ 書き込みアドレスを保持する信号
Claims (1)
- 【特許請求の範囲】 【請求項１】 論理回路内のランダムアクセスメモリへ
の書き込みを保持する信号を指定する信号指定手段と、
前記論理回路の論理シミュレーションを実行するシミュ
レーション手段と、前記論理シミュレーション実行時に
前記信号指定手段が指定した前記書き込みを保持する信
号により前記ランダムアクセスメモリへの書き込みアド
レスを取り出す書き込みアドレス取り出し手段と、この
書き込みアドレス取り出し手段から取り出された前記書
き込みアドレスより前記ランダムアクセスメモリの状態
値を取り出して表示するメモリ状態値取り出し手段とを
備えることを特徴とする論理シミュレーション結果表示
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181430A JPH0528218A (ja) | 1991-07-23 | 1991-07-23 | 論理シミユレーシヨン結果表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181430A JPH0528218A (ja) | 1991-07-23 | 1991-07-23 | 論理シミユレーシヨン結果表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528218A true JPH0528218A (ja) | 1993-02-05 |
Family
ID=16100641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181430A Pending JPH0528218A (ja) | 1991-07-23 | 1991-07-23 | 論理シミユレーシヨン結果表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528218A (ja) |
-
1991
- 1991-07-23 JP JP3181430A patent/JPH0528218A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN85109064A (zh) | 翻译机性能的扩大方式 | |
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH0528218A (ja) | 論理シミユレーシヨン結果表示方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| JP2729126B2 (ja) | デバッグ・システムのアドレス・トレース回路 | |
| JPH04232537A (ja) | トレースシステム | |
| JP2894106B2 (ja) | 遅延解析方式 | |
| JPH0588946A (ja) | ヒストリメモリ書き込み方式 | |
| JP2723541B2 (ja) | Ｆｉｆｏメモリの検査方法 | |
| JPH07193561A (ja) | フォーマット同期処理方式及び装置 | |
| JPH05108550A (ja) | 中央処理装置 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
| JPS5841544B2 (ja) | パタ−ン認識装置に対するデバツグ処理システム | |
| JPH04124744A (ja) | 主記憶装置の初期化方式 | |
| JPH01114888A (ja) | 文字表示装置 | |
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| JPH05204753A (ja) | 半導体記憶装置 | |
| JPS62130436A (ja) | トレ−ス制御装置 | |
| JPH0614323B2 (ja) | エミユレ−タ | |
| JPH0695913A (ja) | デバッグ装置 | |
| JPS6134635A (ja) | プログラム制御式装置の試験方式 | |
| JPH08161900A (ja) | 半導体記憶装置およびその検査方法 | |
| JPH07191875A (ja) | デバッガー | |
| JPS6170644A (ja) | プログラムデバク方式 |