JPH05283207A - チップ型サーミスタ及びその製造方法 - Google Patents

チップ型サーミスタ及びその製造方法

Info

Publication number
JPH05283207A
JPH05283207A JP4121026A JP12102692A JPH05283207A JP H05283207 A JPH05283207 A JP H05283207A JP 4121026 A JP4121026 A JP 4121026A JP 12102692 A JP12102692 A JP 12102692A JP H05283207 A JPH05283207 A JP H05283207A
Authority
JP
Japan
Prior art keywords
thermistor
chip
film
glass
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4121026A
Other languages
English (en)
Other versions
JP3277292B2 (ja
Inventor
Itaru Kubota
格 久保田
Junichi Fukuyama
淳一 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP12102692A priority Critical patent/JP3277292B2/ja
Publication of JPH05283207A publication Critical patent/JPH05283207A/ja
Application granted granted Critical
Publication of JP3277292B2 publication Critical patent/JP3277292B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】ガラス被覆型のチップ型サーミスタの素体の角
部の欠け易い点を改善し、また、形成される端子電極の
相違によって抵抗値が影響を受けないようにする。 【構成】内部電極を内装したサーミスタ素体チップを研
磨し、角隅部及び稜線部分の角部を丸くしてからガラス
被膜を形成し、ついで電極材料ペースト塗膜を焼付ける
際、その焼付け温度よりガラスの作業点温度を低くする
と、ガラスは流動化し、電極材料と混在化し、内部電極
と接続できる。これにメッキを施して端子電極を形成す
る。 【効果】端子電極は内部電極と接続され、内部電極間の
距離により抵抗値は定まるのでそのバラツキを少なくで
きる。チップ型サーミスタには尖った部分がなく、欠け
にくく、メッキも障害なく行えるので、高精度、高信頼
性のチップ型サーミスタを提供できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、温度センサ、温度補償
に使用される回路基板等の表面実装用のチップ型サーミ
スタに関する。
【0002】
【従来の技術】半導体素子を搭載した回路基板の温度が
高くなると、搭載された半導体素子が影響を受けて、回
路の電気的特性が変化してしまう。このため、回路によ
っては温度補償を行い、電気的特性が変化しないように
自動調整が行われる。このような温度補償回路用部品や
温度検出用センサ等として、チップ型サーミスタが用い
られている。
【0003】従来、回路基板の表面実装用チップ型サー
ミスタは、サーミスタ抵抗体材料の焼成体の両端に端子
電極を形成したもので、その製造方法としては、まず、
マンガン、ニッケル、コバルト等の酸化物を従来のセラ
ミックス製品を製造する場合と同様に配合して混合し、
ついで仮焼し、この仮焼物を粉砕する。このようにして
得られたサーミスタ抵抗体材料粉末に樹脂、溶剤等から
なるバインダー組成物を混合して粘稠なスラリーを調製
し、これを成形機により成形してサーミスタ抵抗体材料
のグリーンシートを作製する。このグリーンシートを一
定の寸法に切断し、焼成を行ない、サーミスタ抵抗体の
サーミスタ素地チップを得る。このチップの両端部を電
極材料ペーストに順次浸漬することによりこのペースト
を付着させ、乾燥・焼付けを行って端子電極を形成し、
チップ型のサーミスタを完成する。
【0004】このようなチップ型サーミスタをプリント
基板に表面実装するには、プリント基板のはんだ付けラ
ンドにはんだペーストを塗布してからチップ型サーミス
タの端子電極を載置し、加熱して塗布層のはんだを溶融
してはんだ付けするリフローはんだ付け、あるいはチッ
プ型サーミスタをプリント基板に接着剤で仮固定してお
いて噴流する溶融はんだにはんだ付けランドと端子電極
の接続部を接触させることによりはんだ付けするフロー
はんだ付けする。この際、端子電極をAgのみの被覆層
で形成すると、特にフローはんだ付けにおいて溶融はん
だにより端子電極が侵される、いわゆるはんだ食われ現
象を起こし、サーミスタ素地チップの両端に形成された
端子電極の最短距離を変化させ、チップ型サーミスタの
抵抗値を変化させる。サーミスタ特性は、抵抗値及びB
定数(温度係数)で決められるので、この抵抗値が変化
しないようにすることが重要であり、そのために従来、
端子電極はAgにPdを添加した電極材料を含有する電
極材料ペーストを用いて形成されている。最近、サーミ
スタ抵抗値に高精度、高信頼性が求められるようにな
り、これに伴ってチップ型サーミスタの端子電極のプリ
ント基板におけるはんだ付けランドに対するはんだ付け
性を良くするために、端子電極の溶融はんだに対する濡
れ性の向上が望まれているが、Pdを多くするとこの濡
れ性が低下し、はんだ付着性が悪くなる。
【0005】端子電極のはんだ付け性を良くし、かつは
んだ食われ現象を抑制するために、積層コンデンサのよ
うにニッケルメッキ、はんだメッキを端子電極に施す方
法がある。例えば、図2に示すように、上記のようにし
て製造した角型のサーミスタチップ1をアルミナ粉、水
とともに攪拌する、いわゆる湿式バレル研磨を行って角
隅部及び稜線部分を丸くした研磨サーミスタチップ2を
形成し、製品となったときに欠けにくくして抵抗値の変
化がないようにし、ついでこのサーミスタチップ2の両
端部にAg─Pdの電極材料ペーストを浸漬法により付
着させて乾燥させ、焼付けることにより電極材料焼付け
膜3、3を形成し、これに上記のニッケルメッキ等によ
りメッキ膜4、4を形成する。しかし、この方法は、メ
ッキを行う際、マンガンを主成分とするサーミスタ素地
がメッキ液に侵食され、図に示すようにサーミスタ素地
に波状の凹凸ができたり、電極材料焼付け膜の端部にメ
ッキ膜が延びて形成される、いわゆるメッキ延びの現象
が生じ、製造された個々のチップ型サーミスタはその端
子電極間の抵抗値のばらつきが大きいという問題があ
る。
【0006】このメッキ液による影響をなくすととも
に、雰囲気によりサーミスタ素地が影響されることを防
止するために、サーミスタ素地部分にガラス粉末を含有
する塗料を塗布し、加熱してガラス被膜を形成したチッ
プ型サーミスタも用いられている。例えば、図3に示す
ようにサーミスタ素地チップ1にガラス被膜5を形成
し、その両端に上記と同様にAg─Pdの電極材料焼付
け膜6、6を形成し、さらにこれにニッケルメッキ等に
より金属メッキ層7、7を形成する。
【0007】
【発明が解決しようとする課題】しかしながら、このガ
ラス被膜を形成したチップ型サーミスタは、角隅部及び
稜線部分の角部が尖っていてしかもガラス被膜が脆いた
め、これをプリント基板に表面実装しようとすると、実
際の作業ラインではホッパーにその多数が収容され、1
個づづ取り出されてプリント基板に運ばれ、はんだ付け
されるので、ホッパーで他のものと一緒にされて擦れあ
ったとき、吸引チャックで取り出されてプリント基板に
置かれるとき等に角隅部や稜線部分が欠けることがあ
る。このように欠けると、サーミスタ素地が露出して空
気中の温度や湿度の影響を受けたり、また、欠けた部分
が端子電極の一部であると、製品のチップ型サーミスタ
の抵抗値が変化し、個々の製品毎に抵抗値が異なるとい
う問題を生じる。
【0008】この問題を解決するために、本発明者ら
は、サーミスタ素地チップを研磨して角隅部や稜線部分
の角部を丸くし、この研磨したサーミスタ素地チップに
ガラス粉末を含有するガラスペーストを塗布し、加熱す
ることによりガラス被膜でサーミスタ素地チップを被覆
し、ついでこのチップの両端部に電極材料の焼付け膜を
形成し、さらにメッキを施すチップ型サーミスタの製造
方法において、電極材料の焼付け膜を形成する際に上記
ガラス粉末の作業点温度を選択することによりガラス被
膜を流動化できるようにして電極材料をそのガラ被膜内
に侵入させ、これによりサーミスタ素地チップと電極材
料焼付け膜とを接触させる方法を提案した。
【0009】しかしながら、この方法は電極材料塗膜を
流動化したガラス被膜内に侵入させてもその侵入度合を
各製品毎に一様にすることは難しいので、各製品毎に電
極材料焼付け膜とサーミスタ素地チップとの接触状態に
バラツキが生じ、製品の特性値である抵抗値のバラツキ
が大きくなり易いという問題を生じる。
【0010】本発明の目的は、形成される端子電極の相
違によって抵抗値が影響されず、かつ欠けないような形
状のガラス被膜で被覆したチップ型サーミスタ及びその
製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明は、上記課題を解
決するために、少なくとも一対の離間した内部電極を内
装するとともに角部に丸みを有するサーミスタ素体と、
このサーミスタ素体の外周面に被覆されたガラス被膜
と、上記一対の内部電極のいずれかの一端部を上記チッ
プ状抵抗体の異なる外側面に導出してこれら外側面に形
成したそれぞれの内部電極と接続した端子電極を有する
チップ型サーミスタを提供するものである。
【0012】また、本発明は、サーミスタ抵抗体グリー
ンシートに内部電極塗膜を形成した内部電極塗膜付グリ
ーンシートを積層する工程と、このグリーンシート積層
体を焼成する工程を経てサーミスタ素体チップを得る工
程と、このサーミスタ素体チップを研磨する工程と、こ
の研磨したサーミスタ素体チップにガラス被膜を形成す
る工程と、このガラス被膜を形成したサーミスタ素体チ
ップの両端部に電極材料を付着させる工程と、前記ガラ
ス被膜の作業点温度よりも高い温度で熱処理することに
より前記内部電極に導電接続された電極材料焼付け膜を
形成する工程と、この電極材料焼付け膜上に金属メッキ
層を形成する工程を有するチップ型サーミスタの製造方
法を提供するものである。
【0013】
【作用】チップ状サーミスタ抵抗体の層内に離間した少
なくとも一対の内部電極を内装することにより抵抗値は
これら内部電極間の距離により定まるから、これら内部
電極をチップ状サーミスタ抵抗体の外側面に導出しこの
外側面に端子電極を形成してそれぞれの内部電極と接続
することにより、この接続は導体同士の接続であるので
その接続状態により製品の特性値の抵抗値が影響を受け
ることが少ない。一方、サーミスタ素体を研磨してから
ガラス被膜で被覆し、その両端に電極材料焼付け膜を形
成する際に、ガラス被膜の作業点温度よりも高い温度で
熱処理するので、電極材料焼付け膜を形成する際の焼付
け時にガラス被膜が流動化し電極材料とガラスとが混在
し内部電極に導電接続された端子電極が形成される。
【0014】
【実施例】次に本発明の実施例を図1に基づいて説明す
る。 実施例1 通常のセラミック製品を製造する場合のように、マンガ
ン、ニッケル、コバルトの酸化物のサーミスタ抵抗体原
料を配合、混合、仮焼し、この仮焼したものを粉砕し、
サーミスタ抵抗体材料粉末を得る。このサーミスタ抵抗
体材料粉末に樹脂、水等からなバインダー組成物を混合
し、この混合物を成形機により成形してサーミスタ抵抗
体グリーンシートを作製する。このサーミスタ抵抗体グ
リーンシートにAg─Pd、樹脂、溶剤等からなる電極
材料ペーストを塗布して内部電極塗膜付きグリーンシー
トを得る。これらの2枚を各内部電極塗膜がサーミスタ
抵抗体グリーンシートを介して対向するように重ね、さ
らにサーミスタ抵抗体グリーンシートを重ねて内部電極
塗膜を埋め込んでグリーンシート積層体を得る。このグ
リーンシート積層体を一定寸法に切断し、焼成し、図1
に示すように、内部電極10a、10bを有する3.2
mm×1.6mm×1.0mmの角チップ形状のサーミ
スタ素体チップ11を得る。このサーミスタ素体チップ
11を平均粒径30μmのアルミナ粉末、水とともに攪
拌することにより湿式バレル研磨を行なって角隅部及び
稜線部分が丸くなった研磨サーミスタ素体チップ12を
得る。
【0011】作業点温度が400〜1000℃で後述の
電極材料焼付け膜の焼付け温度より低い作業点温度、例
えば700℃の作業点温度を有するガラスを含有するガ
ラスペーストに上記研磨サーミスタ素体チップ12を浸
漬法により付着させてから乾燥し、さらに800℃で1
0分間熱処理して約10μmのガラス被膜13を形成す
る。作業点温度というのは1万ポイズ単位の粘度になる
温度であり、具体的にこれに該当する材料としては岩城
硝子株式会社のカタログのIWFフリット品種、特性一
覧表に記載されている。軟化点温度では300〜800
℃が好ましい。組成的には酸化ケイ素、酸化ホウ素、酸
化バリウム系のものが挙げられ、そのほかにLi、K、
Na、Mg、Sr、Zn、Cd、Pb、Alなどのイオ
ンを含むものが挙げられ、例えばホウケイ酸鉛ガラスが
好ましい。なお、ガラスペーストはガラス粉末(作業点
温度700℃)、バインダー樹脂としてニトロセルロー
ス、溶剤としてブチルカルビトールアセテートを使用し
て調製した。
【0012】ガラス層を形成した研磨サーミスタ素体チ
ップ12の両側端部にAg─Pdの粉末、バインダー等
からなる電極材料ペーストを浸漬により付着させてから
乾燥させ、850℃、10分焼付けを行なう。この焼付
け時にガラス層が流動化し、電極材料とガラスが混在し
た状熊になって両側端部に約20μmの厚さの焼付け電
極14、14が形成され、この電極は内部電極の端部に
接触し、両者は接続される。 なお、内部電極10a、
10b間の距離は所定の抵抗値になるように決められ
る。なお、電極材料ペーストはAg─Pd(7:3)粉
末、バインダー樹脂としてエチルセルロース、溶剤とし
てブチルカルビトールアセテートを使用して調製した。
【0013】この後、通常の方法によりニッケルメッ
キ、はんだメッキを施して金属メッキ層15、15を形
成し、焼付け電極とメッキ膜を積層した端子電極を有す
るチップ型サーミスタチップ16を得る。
【0014】このようにして得られたチップ型サーミス
タ100個の外観検査ではメッキ延び、サーミスタ素地
の侵食などの異常は見られなかった。
【0015】また、これらのチップ型サーミスタ100
個の25℃における抵抗値のばらつき3σ(100個の
抵抗値の標準偏差の3倍値)を求めた結果を表1に示
す。
【0016】参考例 実施例1において、内部電極塗膜を形成しないサーミス
タ抵抗体グリーンシートを一定寸法に切断し、3.2m
m×1.6mm×1.0mmの角チップ形状のNTCサ
ーミスタ素地チップを得、これをサーミスタ素体の代わ
りに用いた以外は同様にチップ型サーミスタを作製し、
その100個について実施例1と同様に測定した結果を
表1に示す。
【0017】比較例 実施例1において、ガラス被膜を設けなかった以外は同
様にしてチップ型サーミスタを作製し、その100個に
ついて外観検査を行ったところ、全部についてメッキ液
による侵食が見られた。
【0018】
【発明の効果】本発明によれば、内部電極を内装すると
ともに角部を丸めたサーミスタ素体にガラス被膜を被覆
してからこのガラス被膜を流動化しつつ電極材料焼付け
膜を形成し、これにメッキ膜を施した端子電極を設けた
ので、内部電極と端子電極は接続されて内部電極間の距
離によって決まる抵抗値を所定の値にすることができ、
そのばらつきを少なくできる。また、チップ型サーミス
タの尖った角隅部や稜線部分の角部がなく、チップ型サ
ーミスタを表面実装する作業時等においてサーミスタ素
体の角部が欠けることも少ない。このようにサーミスタ
素体チップを両端の電極材料ガラス焼付け膜で覆い、そ
の他の部分をガラス層で覆うことができると、メッキを
行ってもサーミスタ素体部分がメッキ液に侵食されるこ
とがないのみならず、サーミスタ素体部分におけるメッ
キ延びもなくすことができる。また、メッキをした端子
電極ははんだ食われ現象が起きないようにできるので、
フローはんだ付け方法を使用したチップ型サーミスタを
提供することができ、その生産性を向上できるととも
に、はんだ付け性が良いこと及び上記のメッキを行う場
合の障害がないことと併せて高精度、高信頼性のチップ
型サーミスタを提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のチップ型サーミスタの製造
工程説明図である。
【図2】従来のチップ型サーミスタの製造工程説明図で
ある。
【図3】従来のチップ型サーミスタの他の製造工程説明
図である。
【符号の説明】
10a、10b 内部電極 11 サーミスタ素体チップ 12 研磨サーミスタ素体チップ 13 ガラス被膜 14 電極材料ガラス焼付け膜 15 金属メッキ層 16 チップ型サーミスタ
【表1】

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】少なくとも一対の離間した内部電極を内装
    するとともに角部に丸みを有するサーミスタ素体と、こ
    のサーミスタ素体の外周面に被覆されたガラス被膜と、
    上記一対の内部電極のいずれかの一端部を上記チップ状
    抵抗体の異なる外側面に導出してこれら外側面に形成し
    たそれぞれの内部電極と接続した端子電極を有するチッ
    プ型サーミスタ。
  2. 【請求項2】 サーミスタ抵抗体グリーンシートに内部
    電極塗膜を形成した内部電極塗膜付グリーンシートを積
    層する工程と、このグリーンシート積層体を焼成する工
    程を経てサーミスタ素体チップを得る工程と、このサー
    ミスタ素体チップを研磨する工程と、この研磨したサー
    ミスタ素体チップにガラス被膜を形成する工程と、この
    ガラス被膜を形成したサーミスタ素体チップの両端部に
    電極材料を付着させる工程と、前記ガラス被膜の作業点
    温度よりも高い温度で熱処理することにより前記内部電
    極に導電接続された電極材料焼付け膜を形成する工程
    と、この電極材料焼付け膜上に金属メッキ層を形成する
    工程を有するチップ型サーミスタの製造方法。
JP12102692A 1992-03-31 1992-03-31 チップ型サーミスタ及びその製造方法 Expired - Fee Related JP3277292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12102692A JP3277292B2 (ja) 1992-03-31 1992-03-31 チップ型サーミスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12102692A JP3277292B2 (ja) 1992-03-31 1992-03-31 チップ型サーミスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05283207A true JPH05283207A (ja) 1993-10-29
JP3277292B2 JP3277292B2 (ja) 2002-04-22

Family

ID=14800980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12102692A Expired - Fee Related JP3277292B2 (ja) 1992-03-31 1992-03-31 チップ型サーミスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3277292B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917609A (ja) * 1995-06-28 1997-01-17 Mitsubishi Materials Corp 積層型チップサーミスタ
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US7776252B2 (en) 2002-02-28 2010-08-17 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic component
JP2014093483A (ja) * 2012-11-06 2014-05-19 Tdk Corp チップサーミスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917609A (ja) * 1995-06-28 1997-01-17 Mitsubishi Materials Corp 積層型チップサーミスタ
US6151771A (en) * 1997-06-10 2000-11-28 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US7776252B2 (en) 2002-02-28 2010-08-17 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic component
JP2014093483A (ja) * 2012-11-06 2014-05-19 Tdk Corp チップサーミスタ

Also Published As

Publication number Publication date
JP3277292B2 (ja) 2002-04-22

Similar Documents

Publication Publication Date Title
JPH03276613A (ja) セラミック電子部品の製造方法
JPH03173402A (ja) チップバリスタ
JPH1154301A (ja) チップ型サーミスタ
JP3277291B2 (ja) チップ型サーミスタの製造方法
JPH053131A (ja) 積層セラミツクコンデンサとその製造方法
JPH05283207A (ja) チップ型サーミスタ及びその製造方法
JPH09153430A (ja) チップ状回路部品とその製造方法
JPH06112085A (ja) 積層セラミックコンデンサ及びその製造方法
JPS6240843B2 (ja)
JP3120703B2 (ja) 導電性ペースト及び積層セラミック電子部品
CN115579199B (zh) 叠层片式ntc热敏电阻元件及其制造方法
JP2847102B2 (ja) チップ型サーミスタおよびその製造方法
JPH05308003A (ja) チップ型サーミスタの製造方法
JPH08115804A (ja) 表面実装型セラミック電子部品とその製造方法
JPH08236306A (ja) チップ型サーミスタとその製造方法
JP3269404B2 (ja) チップ型サーミスタ及びその製造方法
JPH04154104A (ja) 積層セラミックコンデンサ
JP3622852B2 (ja) サーミスタの製造方法
JP2003124006A (ja) サーミスタ
KR100490500B1 (ko) 도금 특성이 우수한 칩부품 및 그 제조방법
JP3316552B2 (ja) 抵抗体の製造方法
JPH07141914A (ja) 銀ペーストとセラミック電子部品
JPH087615Y2 (ja) チップ型電子部品
JP2000082606A (ja) チップ型サーミスタ及びその製造方法
JP3245933B2 (ja) 抵抗体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020108

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees