JPH05291352A - Ｌｓｉ実装構造 - Google Patents
Ｌｓｉ実装構造Info
- Publication number
- JPH05291352A JPH05291352A JP4112397A JP11239792A JPH05291352A JP H05291352 A JPH05291352 A JP H05291352A JP 4112397 A JP4112397 A JP 4112397A JP 11239792 A JP11239792 A JP 11239792A JP H05291352 A JPH05291352 A JP H05291352A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- chip
- external connection
- shaped external
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩチップの多端子化、高速化に有利で、
かつチップキャリア基板との熱膨張差により生じる接合
部の信頼性問題を解決し得る実装構造を得る。 【構成】 裏面にバンフ状外部接続端子２２を有するチ
ップキャリア基板２０の表面に、回路面全体に微細なピ
ン状外部接続端子１１を有するＬＳＩチップ１０を実装
する。そして、ＬＳＩチップの多端子化や高速化を図
り、また熱膨張率の差により生じるストレスをピン状外
部接続端子で吸収し、接合部の信頼性を向上させる。
かつチップキャリア基板との熱膨張差により生じる接合
部の信頼性問題を解決し得る実装構造を得る。 【構成】 裏面にバンフ状外部接続端子２２を有するチ
ップキャリア基板２０の表面に、回路面全体に微細なピ
ン状外部接続端子１１を有するＬＳＩチップ１０を実装
する。そして、ＬＳＩチップの多端子化や高速化を図
り、また熱膨張率の差により生じるストレスをピン状外
部接続端子で吸収し、接合部の信頼性を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置等に使用され
るパッケージに適用して好適なＬＳＩ実装構造に関す
る。
るパッケージに適用して好適なＬＳＩ実装構造に関す
る。
【０００２】
【従来の技術】従来この種のＬＳＩ実装構造としては、
図６に示したように、たとえばIEICETRANSACTIONS.(VO
L.E 74, No.8, P.2333 AUGUST 1991 )に掲載されている
ような構造が知られている。これを簡単に説明するよう
に、この従来例では、ＴＡＢＬＳＩチップ１を、フェイ
スダウンで配線基板２上に接続し、熱伝導性の良好なキ
ャップ３にて気密封止している。この気密封止にはシー
ム溶接が用いられている。ここで、実装されているＬＳ
Ｉチップ１は、その周辺に電極が形成され、その電極に
接続されたリードによって外部と接続されるようになっ
ている。
図６に示したように、たとえばIEICETRANSACTIONS.(VO
L.E 74, No.8, P.2333 AUGUST 1991 )に掲載されている
ような構造が知られている。これを簡単に説明するよう
に、この従来例では、ＴＡＢＬＳＩチップ１を、フェイ
スダウンで配線基板２上に接続し、熱伝導性の良好なキ
ャップ３にて気密封止している。この気密封止にはシー
ム溶接が用いられている。ここで、実装されているＬＳ
Ｉチップ１は、その周辺に電極が形成され、その電極に
接続されたリードによって外部と接続されるようになっ
ている。
【０００３】また、この種のＬＳＩ実装構造としては、
図７に示したように、第４１回ＥＣＴＣ論文集１９９１
年，(P704)に掲載されているような従来技術も知られて
いる。この従来例では、ＬＳＩチップ１は回路面に形成
された半田バンプ４により配線基板２上に設けられた薄
膜５上のパッドに接続されており、ＡｌＮキャップ３を
半田付けすることにより気密封止を行なっている。
図７に示したように、第４１回ＥＣＴＣ論文集１９９１
年，(P704)に掲載されているような従来技術も知られて
いる。この従来例では、ＬＳＩチップ１は回路面に形成
された半田バンプ４により配線基板２上に設けられた薄
膜５上のパッドに接続されており、ＡｌＮキャップ３を
半田付けすることにより気密封止を行なっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のＬＳＩ実装構造では、以下に説明したよ
うに、ＬＳＩチップ１の多端子化、高速化、さらには接
合部の信頼性等の面で問題を生じていた。
たような従来のＬＳＩ実装構造では、以下に説明したよ
うに、ＬＳＩチップ１の多端子化、高速化、さらには接
合部の信頼性等の面で問題を生じていた。
【０００５】すなわち、図６に示した前者の従来構造で
は、ＬＳＩチップ１の周辺で配線接続を行なっているこ
とから、接続の微細化には限界があり、高集積化に伴な
う多端子化に対して不利であり、さらにＬＳＩチップ１
内からその周辺までの引出し配線の線長が長く、また端
子が細分化するので、信号の遅れや、電源供給における
電圧降下により、高速化、高性能化に対して限界があ
る。
は、ＬＳＩチップ１の周辺で配線接続を行なっているこ
とから、接続の微細化には限界があり、高集積化に伴な
う多端子化に対して不利であり、さらにＬＳＩチップ１
内からその周辺までの引出し配線の線長が長く、また端
子が細分化するので、信号の遅れや、電源供給における
電圧降下により、高速化、高性能化に対して限界があ
る。
【０００６】また、図７に示したようなフリップ実装に
よる接続構造を採用している後者の従来構造では、ＬＳ
Ｉチップ１の回路面全体にバンプ４を形成し、ＬＳＩチ
ップ１の回路面全体を基板２との接続の領域としている
ことから、多端子化には有利である反面、チップサイズ
の大型化に伴なって熱膨張率の異なる基板２に接続する
場合においては、熱膨張率の差によるストレスがバンプ
４のみでは吸収しきれず、結果として接合部の信頼性に
問題を生じている。
よる接続構造を採用している後者の従来構造では、ＬＳ
Ｉチップ１の回路面全体にバンプ４を形成し、ＬＳＩチ
ップ１の回路面全体を基板２との接続の領域としている
ことから、多端子化には有利である反面、チップサイズ
の大型化に伴なって熱膨張率の異なる基板２に接続する
場合においては、熱膨張率の差によるストレスがバンプ
４のみでは吸収しきれず、結果として接合部の信頼性に
問題を生じている。
【０００７】本発明はこのような事情に鑑みてなされた
ものであり、上述した従来構造による不具合を一掃して
なるＬＳＩ実装構造を提供することを目的としている。
ものであり、上述した従来構造による不具合を一掃して
なるＬＳＩ実装構造を提供することを目的としている。
【０００８】
【課題を解決するための手段】このような要請に応える
ために本発明に係るＬＳＩ実装構造は、裏面にバンプ状
外部接続端子を有するチップキャリア基板の表面に、回
路面全体に微細なピン状外部接続端子を有するＬＳＩチ
ップを実装するようにしたものである。
ために本発明に係るＬＳＩ実装構造は、裏面にバンプ状
外部接続端子を有するチップキャリア基板の表面に、回
路面全体に微細なピン状外部接続端子を有するＬＳＩチ
ップを実装するようにしたものである。
【０００９】
【作用】本発明によれば、ＬＳＩチップの多端子化や信
号の遅れ等の問題点を解決でき、ＬＳＩチップの多端子
化や高速化を図れるとともに、ピン状外部接続端子がＬ
ＳＩチップとチップキャリア基板との熱膨張率の差によ
り発生するストレスを吸収することにより、接合部の信
頼性も向上させ得るものである。
号の遅れ等の問題点を解決でき、ＬＳＩチップの多端子
化や高速化を図れるとともに、ピン状外部接続端子がＬ
ＳＩチップとチップキャリア基板との熱膨張率の差によ
り発生するストレスを吸収することにより、接合部の信
頼性も向上させ得るものである。
【００１０】
【実施例】図１および図２は本発明に係るＬＳＩ実装構
造の一実施例を示すものであり、これらの図において、
符号１０はＬＳＩチップで、このＬＳＩチップ１０はそ
の回路面全体に微細なピン状外部接続端子１１を有して
いる。
造の一実施例を示すものであり、これらの図において、
符号１０はＬＳＩチップで、このＬＳＩチップ１０はそ
の回路面全体に微細なピン状外部接続端子１１を有して
いる。
【００１１】２０はチップキャリア基板で、このチップ
キャリア基板２０の表面にはＬＳＩチップ１０と電気的
に接続されるＬＳＩ接続用パッド２１が、裏面にはバン
フ状外部接続端子２２が設けられ、さらにこの基板２０
の内部にはタングステン（Ｗ）、モリブデン（Ｍｏ）、
銀パラジウム（Ａｇ−Ｐｄ）、銅（Ｃｕ）等の導体配線
２３が形成されている。
キャリア基板２０の表面にはＬＳＩチップ１０と電気的
に接続されるＬＳＩ接続用パッド２１が、裏面にはバン
フ状外部接続端子２２が設けられ、さらにこの基板２０
の内部にはタングステン（Ｗ）、モリブデン（Ｍｏ）、
銀パラジウム（Ａｇ−Ｐｄ）、銅（Ｃｕ）等の導体配線
２３が形成されている。
【００１２】そして、上述したチップキャリア基板２０
上に、ＬＳＩチップ１０が、第１の半田３０（たとえば
９６．５Ｓｎ／Ａｇ３．５半田、融点２２１℃）によっ
て半田付けされることにより、実装されている。
上に、ＬＳＩチップ１０が、第１の半田３０（たとえば
９６．５Ｓｎ／Ａｇ３．５半田、融点２２１℃）によっ
て半田付けされることにより、実装されている。
【００１３】前記ＬＳＩチップ１０の回路面は、シリコ
ン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（ＳｉＮX ）や
ポリイミド（ＰＩ）などのパッシベーション膜３１によ
りパッシベーションされ、電極部１２以外は絶縁されて
いる。この電極部１２はたとえばチタンタングステン
（Ｔｉ−Ｗ）と白金（Ｐｔ）等の薄膜で形成され、その
電極部１２上に、微細なピン状外部接続端子１１が第２
の半田３２（たとえば８０Ａｕ／２０Ｓｎ半田等の高融
点半田）によって半田付けされている。
ン酸化膜（ＳｉＯ2 ）、シリコン窒化膜（ＳｉＮX ）や
ポリイミド（ＰＩ）などのパッシベーション膜３１によ
りパッシベーションされ、電極部１２以外は絶縁されて
いる。この電極部１２はたとえばチタンタングステン
（Ｔｉ−Ｗ）と白金（Ｐｔ）等の薄膜で形成され、その
電極部１２上に、微細なピン状外部接続端子１１が第２
の半田３２（たとえば８０Ａｕ／２０Ｓｎ半田等の高融
点半田）によって半田付けされている。
【００１４】ここで用いられているピン状外部接続端子
１１は、コバール（鉄ニッケルコバルト合金）あるいは
銅合金にニッケル（Ｎｉ）と金（Ａｕ）メッキを施した
もの等が用いられ、大きさは、たとえば図２に示したよ
うに、長さｌが１．０ｍｍ、ピン径ａはφ０．１ｍｍ程
度のものを使用するとよい。
１１は、コバール（鉄ニッケルコバルト合金）あるいは
銅合金にニッケル（Ｎｉ）と金（Ａｕ）メッキを施した
もの等が用いられ、大きさは、たとえば図２に示したよ
うに、長さｌが１．０ｍｍ、ピン径ａはφ０．１ｍｍ程
度のものを使用するとよい。
【００１５】また、チップキャリア基板２０のバンプ状
外部接続端子２２は、タングステン（Ｗ）、モリブデン
（Ｍｏ）等を用いたメタルバンプ、または半田バンプ等
が用いられている。
外部接続端子２２は、タングステン（Ｗ）、モリブデン
（Ｍｏ）等を用いたメタルバンプ、または半田バンプ等
が用いられている。
【００１６】このようなＬＳＩ実装構造では、ＬＳＩチ
ップ１０の回路面全体に微細なピン状外部接続端子１１
を形成することにより、多端子化および高速化に有利と
なる。
ップ１０の回路面全体に微細なピン状外部接続端子１１
を形成することにより、多端子化および高速化に有利と
なる。
【００１７】さらに、ピン状外部接続端子１１を介して
チップキャリア基板２０と接続することにより、ＬＳＩ
チップ１０（たとえばＳｉで熱膨張率３ｐｐｍ／℃）と
チップキャリア基板２０（たとえばＡｌ2Ｏ3で熱膨張係
数６．７ｐｐｍ／℃）の熱膨張率の差により生じるスト
レスを、前記ピン状外部接続端子１１によって吸収する
ことにより、接続部の信頼性の問題を解決し得るもので
ある。
チップキャリア基板２０と接続することにより、ＬＳＩ
チップ１０（たとえばＳｉで熱膨張率３ｐｐｍ／℃）と
チップキャリア基板２０（たとえばＡｌ2Ｏ3で熱膨張係
数６．７ｐｐｍ／℃）の熱膨張率の差により生じるスト
レスを、前記ピン状外部接続端子１１によって吸収する
ことにより、接続部の信頼性の問題を解決し得るもので
ある。
【００１８】また、本発明によれば、ＬＳＩチップ１０
を直接プリント板のような配線基板に搭載するのではな
く、バンプ構造を有するチップキャリア基板２０に搭載
し、これを配線基板に搭載するようにしている。そし
て、このようなバンプ構造は、ピン状端子と比べて丈夫
で大きいため、ＬＳＩの電気検査やバーンアウト検査の
時のプローピングがし易いという利点がある。
を直接プリント板のような配線基板に搭載するのではな
く、バンプ構造を有するチップキャリア基板２０に搭載
し、これを配線基板に搭載するようにしている。そし
て、このようなバンプ構造は、ピン状端子と比べて丈夫
で大きいため、ＬＳＩの電気検査やバーンアウト検査の
時のプローピングがし易いという利点がある。
【００１９】さらに、配線基板搭載後のＬＳＩの交換に
おいても、ピンよりもバンプ状の方が交換時におけるダ
メージが少なく、再利用できるという利点を奏する。
おいても、ピンよりもバンプ状の方が交換時におけるダ
メージが少なく、再利用できるという利点を奏する。
【００２０】図３は本発明の別の実施例を示すものであ
り、同図において、上述した図１および図２と同一また
は相当する部分には同一番号を付している。この実施例
においても、前述した実施例と同様に、バンプ状外部接
続端子２１を有するチップキャリア基板２０上に、微細
なピン状外部接続端子１１を有するＬＳＩチップ１０が
フェイスダウンで接続され、さらにこのＬＳＩチップ１
０は熱伝導性が良好で熱膨張係数がＬＳＩチップ１０に
近い材料、たとえばＬＳＩチップ１０をシリコン（Ｓ
ｉ）とすると、銅タングステン（Ｃｕ／Ｗ）あるいは窒
化アルミ（ＡｌＮ）等で製作されているキャップ４０で
気密封止されている。
り、同図において、上述した図１および図２と同一また
は相当する部分には同一番号を付している。この実施例
においても、前述した実施例と同様に、バンプ状外部接
続端子２１を有するチップキャリア基板２０上に、微細
なピン状外部接続端子１１を有するＬＳＩチップ１０が
フェイスダウンで接続され、さらにこのＬＳＩチップ１
０は熱伝導性が良好で熱膨張係数がＬＳＩチップ１０に
近い材料、たとえばＬＳＩチップ１０をシリコン（Ｓ
ｉ）とすると、銅タングステン（Ｃｕ／Ｗ）あるいは窒
化アルミ（ＡｌＮ）等で製作されているキャップ４０で
気密封止されている。
【００２１】また、チップキャリア基板２０とキャップ
４０との間は、シーム溶接、レーザ溶接あるいは半田
（たとえば６３Ｓｎ／Ｐｂ３７半田、融点１８３℃）に
より気密封止されている。
４０との間は、シーム溶接、レーザ溶接あるいは半田
（たとえば６３Ｓｎ／Ｐｂ３７半田、融点１８３℃）に
より気密封止されている。
【００２２】さらに、ＬＳＩチップ１０の裏面とキャッ
プ４０の内側は、熱伝導性の良好な接着剤４１（たとえ
ば気密封止時に使用された６３Ｓｎ／Ｐｂ３７半田、融
点１８３℃）で直接ダイボンディングされている。つま
り、気密封止とダイボンディングが同時に行われてい
る。
プ４０の内側は、熱伝導性の良好な接着剤４１（たとえ
ば気密封止時に使用された６３Ｓｎ／Ｐｂ３７半田、融
点１８３℃）で直接ダイボンディングされている。つま
り、気密封止とダイボンディングが同時に行われてい
る。
【００２３】このように、微細なピン状外部接続端子１
１を有するＬＳＩチップ１０全体がキャップ４０にて気
密封止され、さらにＬＳＩチップ１０の裏面に熱伝導性
の良好なキャップ４０が接合されることにより、熱膨張
率の差による接続信頼性を低下させることなく、多端子
化、高速化に有利で、かつ放熱効率を向上させてなるＬ
ＳＩ実装構造を提供し得るものである。
１を有するＬＳＩチップ１０全体がキャップ４０にて気
密封止され、さらにＬＳＩチップ１０の裏面に熱伝導性
の良好なキャップ４０が接合されることにより、熱膨張
率の差による接続信頼性を低下させることなく、多端子
化、高速化に有利で、かつ放熱効率を向上させてなるＬ
ＳＩ実装構造を提供し得るものである。
【００２４】図４および図５は本発明のさらに別の実施
例を示すものであり、前述した図１〜図３と同一または
相当する部分には、同一番号を付して詳細な説明は省略
する。
例を示すものであり、前述した図１〜図３と同一または
相当する部分には、同一番号を付して詳細な説明は省略
する。
【００２５】この実施例では、表面にチップキャリア接
続用パッド５１と裏面に入出力用ピン５２が内部導体配
線で電気的に接続されている多層配線基板５０上に、前
述した実施例で説明した微細なピン状外部接続端子１１
を有するＬＳＩチップ１０を実装したチップキャリアが
多数の第３の半田５３（たとえばインジウム＜Ｉｎ＞系
あるいはビスマス＜Ｂｉ＞系の低融点半田）で半田付け
されている。
続用パッド５１と裏面に入出力用ピン５２が内部導体配
線で電気的に接続されている多層配線基板５０上に、前
述した実施例で説明した微細なピン状外部接続端子１１
を有するＬＳＩチップ１０を実装したチップキャリアが
多数の第３の半田５３（たとえばインジウム＜Ｉｎ＞系
あるいはビスマス＜Ｂｉ＞系の低融点半田）で半田付け
されている。
【００２６】ここで使用されている多層配線基板５０と
しては、ポリイミド・セラミック基板などが考えられ
る。この場合、ベース基板としてアルミナセラミック基
板を使用し、内部に電源とグラウンド配線を形成し、基
板の裏面には入出力用ピン５２が格子状に鑞付けされて
いる。また、表面にはポリイミドを絶縁層とする薄膜多
層配線が形成され、前記ポリイミド表面に形成されたチ
ップキャリア接続用パッド５１上にチップキャリアが実
装されている。
しては、ポリイミド・セラミック基板などが考えられ
る。この場合、ベース基板としてアルミナセラミック基
板を使用し、内部に電源とグラウンド配線を形成し、基
板の裏面には入出力用ピン５２が格子状に鑞付けされて
いる。また、表面にはポリイミドを絶縁層とする薄膜多
層配線が形成され、前記ポリイミド表面に形成されたチ
ップキャリア接続用パッド５１上にチップキャリアが実
装されている。
【００２７】このような実装構造を採用することによ
り、超高速で信頼性の高いマルチチップモジュール（マ
ルチチップパッケージ）を提供し得るものである。
り、超高速で信頼性の高いマルチチップモジュール（マ
ルチチップパッケージ）を提供し得るものである。
【００２８】ここで、図５は図４のものにキャップ４０
を気密封止状態で設けた場合を示している。
を気密封止状態で設けた場合を示している。
【００２９】なお、本発明は上述した実施例構造には限
定されず、各部の形状、構造等を適宜変形、変更し得る
ことは言うまでもない。
定されず、各部の形状、構造等を適宜変形、変更し得る
ことは言うまでもない。
【００３０】
【発明の効果】以上説明したように本発明に係るＬＳＩ
実装構造によれば、回路面全体に微細なピン状外部接続
端子を有するＬＳＩチップを、バンフ状外部接続端子を
裏面に有するチップキャリア基板の表面に実装するよう
にしたので、簡単な構造にもかかわらず、多端子化を図
るうえでの障害や信号の遅れ等の問題を解決でき、ＬＳ
Ｉチップの多端子化や高速化を図れるとともに、ＬＳＩ
チップとチップキャリア基板との間での熱膨張率の差に
よって発生するストレスを、ピン状外部接続端子で吸収
でき、接続信頼性の低下を防止した信頼性の高いチップ
キャリアが可能となり、またＬＳＩチップを実装するチ
ップキャリア基板の材料選択幅を広げることができると
いう種々優れた効果を奏する。
実装構造によれば、回路面全体に微細なピン状外部接続
端子を有するＬＳＩチップを、バンフ状外部接続端子を
裏面に有するチップキャリア基板の表面に実装するよう
にしたので、簡単な構造にもかかわらず、多端子化を図
るうえでの障害や信号の遅れ等の問題を解決でき、ＬＳ
Ｉチップの多端子化や高速化を図れるとともに、ＬＳＩ
チップとチップキャリア基板との間での熱膨張率の差に
よって発生するストレスを、ピン状外部接続端子で吸収
でき、接続信頼性の低下を防止した信頼性の高いチップ
キャリアが可能となり、またＬＳＩチップを実装するチ
ップキャリア基板の材料選択幅を広げることができると
いう種々優れた効果を奏する。
【００３１】さらに、本発明によれば、ＬＳＩチップを
チップキャリア基板に実装することにより、ＬＳＩの電
気検査やスクリーニングが確実に行なえるとともに、配
線基板への搭載後のチップ交換も容易に行なえるという
利点もある。
チップキャリア基板に実装することにより、ＬＳＩの電
気検査やスクリーニングが確実に行なえるとともに、配
線基板への搭載後のチップ交換も容易に行なえるという
利点もある。
【図１】本発明に係るＬＳＩ実装構造の一実施例を示す
要部構成を示す概略断面図である。
要部構成を示す概略断面図である。
【図２】図１の要部拡大断面図である。
【図３】本発明の別の実施例を示す概略断面図である。
【図４】本発明のさらに別の実施例を示す概略断面図で
ある。
ある。
【図５】図４の変形例を示す概略断面図である。
【図６】従来のＬＳＩ実装構造の一例を説明するための
概略断面図である。
概略断面図である。
【図７】従来のＬＳＩ実装構造の別の例を説明するため
の概略断面図である。
の概略断面図である。
１０ ＬＳＩチップ １１ ピン状外部接続端子 １２ 電極部 ２０ チップキャリア基板 ２１ ＬＳＩ接続用パッド ２２ バンフ状外部接続端子 ２３ 導体配線 ３０ 第１の半田 ３１ パッシベーション膜 ３２ 第２の半田 ４０ キャップ ４１ 接着剤 ５０ 多層配線基板 ５１ チップキャリア接続用パッド ５２ 入出力用ピン ５３ 第３の半田
Claims (3)
- 【請求項１】 ＬＳＩチップをフェイスダウンにより実
装するＬＳＩ実装構造であって、 表面にＬＳＩ接続用パッド、裏面にバンプ状外部接続端
子を有するチップキャリア基板上に、回路面に微細なピ
ン状外部接続端子を有するＬＳＩチップを実装すること
を特徴とするＬＳＩ実装構造。 - 【請求項２】 請求項１記載のＬＳＩ実装構造におい
て、 チップキャリア基板を、キャップにて気密封止したこと
を特徴とするＬＳＩ実装構造。 - 【請求項３】 請求項１または請求項２記載のＬＳＩ実
装構造において、 チップキャリア基板を、入出力ピンを有する多層配線基
板上に実装したことを特徴とするＬＳＩ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112397A JPH05291352A (ja) | 1992-04-06 | 1992-04-06 | Ｌｓｉ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112397A JPH05291352A (ja) | 1992-04-06 | 1992-04-06 | Ｌｓｉ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291352A true JPH05291352A (ja) | 1993-11-05 |
Family
ID=14585642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4112397A Pending JPH05291352A (ja) | 1992-04-06 | 1992-04-06 | Ｌｓｉ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291352A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151838A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置 |
| JPS62249429A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置 |
| JPH02168640A (ja) * | 1987-11-04 | 1990-06-28 | Nec Corp | 異なる基板間の接続構造 |
-
1992
- 1992-04-06 JP JP4112397A patent/JPH05291352A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151838A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置 |
| JPS62249429A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体装置 |
| JPH02168640A (ja) * | 1987-11-04 | 1990-06-28 | Nec Corp | 異なる基板間の接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JP3007497B2 (ja) | 半導体集積回路装置、その製造方法、及びその実装方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH05291352A (ja) | Ｌｓｉ実装構造 | |
| JP2748776B2 (ja) | Ｌｓｉ実装体 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2646989B2 (ja) | チップキャリア | |
| US6538303B1 (en) | Lead frame and semiconductor device using the same | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP2646992B2 (ja) | チップキャリア | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JPS6049639A (ja) | 半導体装置 | |
| JP2527530B2 (ja) | 半導体装置 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JPH1012779A (ja) | 半導体実装構造 | |
| JPS60154646A (ja) | 半導体装置 | |
| JPH0719862B2 (ja) | 半導体装置 | |
| JPS60258932A (ja) | 半導体装置及びその回路装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 |