JPH0529391A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPH0529391A JPH0529391A JP3184416A JP18441691A JPH0529391A JP H0529391 A JPH0529391 A JP H0529391A JP 3184416 A JP3184416 A JP 3184416A JP 18441691 A JP18441691 A JP 18441691A JP H0529391 A JPH0529391 A JP H0529391A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- circuit board
- dried
- manufacturing
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 各種電子機器に使用される厚膜回路基板の製
造方法において、簡潔なライン構成を有し設備投資額も
少なく、形成された抵抗体の出現抵抗値の分散も小さく
抑えることが可能な優れた特徴をもつ厚膜回路基板の製
造方法を提供することを目的とする。 【構成】 まずアルミナ基板１上に厚膜抵抗体ペースト
を印刷乾燥後焼成せずにそのまま厚膜Ａｇ／Ｐｔペース
トの印刷乾燥を行い、両乾燥膜を同時に焼成して半導体
チップ接続用電極，配線，部品ランド２および抵抗体３
を一挙に形成し、その後厚膜オーバーコートガラスを印
刷乾燥後、焼成して回路保護用オーバーコートガラス４
を形成することにより、ライン構成、設備投資額、抵抗
体の出現抵抗値の分散度合の点で大きな効果を実現でき
る厚膜回路基板の製造方法である。
造方法において、簡潔なライン構成を有し設備投資額も
少なく、形成された抵抗体の出現抵抗値の分散も小さく
抑えることが可能な優れた特徴をもつ厚膜回路基板の製
造方法を提供することを目的とする。 【構成】 まずアルミナ基板１上に厚膜抵抗体ペースト
を印刷乾燥後焼成せずにそのまま厚膜Ａｇ／Ｐｔペース
トの印刷乾燥を行い、両乾燥膜を同時に焼成して半導体
チップ接続用電極，配線，部品ランド２および抵抗体３
を一挙に形成し、その後厚膜オーバーコートガラスを印
刷乾燥後、焼成して回路保護用オーバーコートガラス４
を形成することにより、ライン構成、設備投資額、抵抗
体の出現抵抗値の分散度合の点で大きな効果を実現でき
る厚膜回路基板の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップをフェー
スダウン方式にて半田接続で実装する場合等に用いるこ
とのできる電子部品実装用の厚膜回路基板の製造方法に
関するものである。
スダウン方式にて半田接続で実装する場合等に用いるこ
とのできる電子部品実装用の厚膜回路基板の製造方法に
関するものである。
【０００２】
【従来の技術】近年、厚膜回路基板の製造方法として
は、半導体チップをフェースダウン方式にて半田接続で
実装するニーズの高まりに対応して、導体材料として半
田濡れ性及び耐半田性に優れ且つコスト面でも有利な厚
膜Ａｇ／Ｐｔペーストを使用する方法が多く用いられて
いる。
は、半導体チップをフェースダウン方式にて半田接続で
実装するニーズの高まりに対応して、導体材料として半
田濡れ性及び耐半田性に優れ且つコスト面でも有利な厚
膜Ａｇ／Ｐｔペーストを使用する方法が多く用いられて
いる。
【０００３】以下に従来の厚膜回路基板の製造方法につ
いて説明する。図２は従来の製造方法を用いた厚膜回路
基板の断面図を示すものである。図２において、１はア
ルミナ基板であり、２は半導体チップ接続用電極，配
線，部品ランドであり、３は抵抗体、４は回路保護用オ
ーバーコートガラスである。
いて説明する。図２は従来の製造方法を用いた厚膜回路
基板の断面図を示すものである。図２において、１はア
ルミナ基板であり、２は半導体チップ接続用電極，配
線，部品ランドであり、３は抵抗体、４は回路保護用オ
ーバーコートガラスである。
【０００４】以上のように構成された厚膜回路基板につ
いて、以下具体的にその製造方法について説明する。ま
ずアルミナ基板１上に厚膜Ａｇ／Ｐｔペーストを印刷乾
燥後、焼成して半導体チップ接続用電極，配線，部品ラ
ンド２を形成する。続いて厚膜抵抗体ペーストを印刷乾
燥後、焼成して抵抗体３を形成する。さらに厚膜ガラス
ペーストを印刷乾燥後、焼成して回路保護用オーバーコ
ートガラス４を形成する。
いて、以下具体的にその製造方法について説明する。ま
ずアルミナ基板１上に厚膜Ａｇ／Ｐｔペーストを印刷乾
燥後、焼成して半導体チップ接続用電極，配線，部品ラ
ンド２を形成する。続いて厚膜抵抗体ペーストを印刷乾
燥後、焼成して抵抗体３を形成する。さらに厚膜ガラス
ペーストを印刷乾燥後、焼成して回路保護用オーバーコ
ートガラス４を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら上記の構
成による厚膜回路基板の製造方法では、製造工程中に焼
成工程が３工程も存在するために、製造ラインが冗長で
設備投資額も大きくなるという問題点を有し、さらに半
導体チップ接続用電極，配線，部品ランドを形成した後
の非常に起伏の大きい膜面に厚膜抵抗体ペーストを印刷
するために、その出現抵抗値の分散が非常に大きくなる
という課題も有していた。
成による厚膜回路基板の製造方法では、製造工程中に焼
成工程が３工程も存在するために、製造ラインが冗長で
設備投資額も大きくなるという問題点を有し、さらに半
導体チップ接続用電極，配線，部品ランドを形成した後
の非常に起伏の大きい膜面に厚膜抵抗体ペーストを印刷
するために、その出現抵抗値の分散が非常に大きくなる
という課題も有していた。
【０００６】本発明は、上記従来の課題を解決するもの
で、簡潔なライン構成を有し設備投資額も小さく、形成
された抵抗体の出現抵抗値の分散も小さく抑えることが
可能な厚膜回路基板の製造方法を提供することを目的と
する。
で、簡潔なライン構成を有し設備投資額も小さく、形成
された抵抗体の出現抵抗値の分散も小さく抑えることが
可能な厚膜回路基板の製造方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の製造方法による厚膜回路基板は、まずアルミ
ナ基板上に厚膜抵抗体ペーストを印刷乾燥後焼成せずに
そのまま厚膜Ａｇ／Ｐｔペーストの印刷乾燥を行い、両
乾燥膜を同時に焼成して半導体チップ接続用電極，配
線，部品ランド及び抵抗体を一挙に形成し、その後厚膜
オーバーコートガラスを印刷乾燥後、焼成して回路保護
用オーバーコートガラスを形成するという構成を有して
いる。
に本発明の製造方法による厚膜回路基板は、まずアルミ
ナ基板上に厚膜抵抗体ペーストを印刷乾燥後焼成せずに
そのまま厚膜Ａｇ／Ｐｔペーストの印刷乾燥を行い、両
乾燥膜を同時に焼成して半導体チップ接続用電極，配
線，部品ランド及び抵抗体を一挙に形成し、その後厚膜
オーバーコートガラスを印刷乾燥後、焼成して回路保護
用オーバーコートガラスを形成するという構成を有して
いる。
【０００８】
【作用】この構成による厚膜回路基板の製造方法では、
製造工程中に焼成工程が２工程しか存在せずライン構成
が簡潔であり設備投資額も小さくすませることができ、
さらに半導体チップ接続用電極，配線，部品ランドを形
成する前の起伏の少ないアルミナ基板上に直接厚膜抵抗
体ペーストの印刷を行うため、その出現抵抗値の分散も
小さく抑えることが可能である。
製造工程中に焼成工程が２工程しか存在せずライン構成
が簡潔であり設備投資額も小さくすませることができ、
さらに半導体チップ接続用電極，配線，部品ランドを形
成する前の起伏の少ないアルミナ基板上に直接厚膜抵抗
体ペーストの印刷を行うため、その出現抵抗値の分散も
小さく抑えることが可能である。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１０】図１において、１はアルミナ基板であり、
２は半導体チップ接続用電極，配線，部品ランドであ
り、３は抵抗体であり、４は回路保護用オーバーコート
ガラスである。
２は半導体チップ接続用電極，配線，部品ランドであ
り、３は抵抗体であり、４は回路保護用オーバーコート
ガラスである。
【００１１】以上のように構成された厚膜回路基板につ
いて、以下具体的にその製造方法について説明する。ま
ずアルミナ基板１上に厚膜抵抗体ペーストを印刷乾燥後
焼成せずにそのまま厚膜Ａｇ／Ｐｔペーストの印刷乾燥
を行い、両乾燥膜を同時に焼成して半導体チップ接続用
電極，配線，部品ランド２及び抵抗体３を一挙に形成
し、その後厚膜オーバーコートガラスを印刷乾燥後、焼
成して回路保護用オーバーコートガラス４を形成する。
いて、以下具体的にその製造方法について説明する。ま
ずアルミナ基板１上に厚膜抵抗体ペーストを印刷乾燥後
焼成せずにそのまま厚膜Ａｇ／Ｐｔペーストの印刷乾燥
を行い、両乾燥膜を同時に焼成して半導体チップ接続用
電極，配線，部品ランド２及び抵抗体３を一挙に形成
し、その後厚膜オーバーコートガラスを印刷乾燥後、焼
成して回路保護用オーバーコートガラス４を形成する。
【００１２】本実施例による厚膜回路基板の製造方法の
特徴と従来の厚膜回路基板の製造方法の特徴を（表１）
に比較して示している。
特徴と従来の厚膜回路基板の製造方法の特徴を（表１）
に比較して示している。
【００１３】
【表１】
【００１４】この（表１）から明らかなように、本実施
例による厚膜回路基板の製造方法は、ライン構成、設備
投資額、抵抗体の出現抵抗値の分散度合の点で優れた効
果が得られる。
例による厚膜回路基板の製造方法は、ライン構成、設備
投資額、抵抗体の出現抵抗値の分散度合の点で優れた効
果が得られる。
【００１５】以上のように本実施例によれば、まずアル
ミナ基板１上に厚膜抵抗体ペーストを印刷乾燥後焼成せ
ずにそのまま厚膜Ａｇ／Ｐｔペーストの印刷乾燥を行
い、両乾燥膜を同時に焼成して半導体チップ接続用電
極，配線，部品ランド２及び抵抗体３を一挙に形成し、
その後厚膜オーバーコートガラスを印刷乾燥後、焼成し
て回路保護用オーバーコートガラス４を形成するため、
製造工程中に焼成工程が１回しか存在せずライン構成が
簡潔であり且つ設備投資額も小さくすることができ、さ
らに半導体チップ接続用電極，配線，部品ランドを形成
する前の起伏の少ないアルミナ基板上に直接厚膜抵抗体
ペーストの印刷を行うため、その出現抵抗値の分散も小
さく抑えることが可能である。
ミナ基板１上に厚膜抵抗体ペーストを印刷乾燥後焼成せ
ずにそのまま厚膜Ａｇ／Ｐｔペーストの印刷乾燥を行
い、両乾燥膜を同時に焼成して半導体チップ接続用電
極，配線，部品ランド２及び抵抗体３を一挙に形成し、
その後厚膜オーバーコートガラスを印刷乾燥後、焼成し
て回路保護用オーバーコートガラス４を形成するため、
製造工程中に焼成工程が１回しか存在せずライン構成が
簡潔であり且つ設備投資額も小さくすることができ、さ
らに半導体チップ接続用電極，配線，部品ランドを形成
する前の起伏の少ないアルミナ基板上に直接厚膜抵抗体
ペーストの印刷を行うため、その出現抵抗値の分散も小
さく抑えることが可能である。
【００１６】
【発明の効果】以上のように本発明は、まずアルミナ基
板上に厚膜抵抗体ペーストを印刷乾燥後焼成せずにその
まま厚膜Ａｇ／Ｐｔペーストの印刷乾燥を行い。両乾燥
膜を同時に焼成して半導体チップ接続用電極，配線，部
品ランドおよび抵抗体を一挙に形成し、その後厚膜オー
バーコートガラスを印刷乾燥後、焼成して回路保護用オ
ーバーコートガラスを形成することにより、簡潔なライ
ン構成を有し設備投資額も小さく、形成された抵抗体の
出現抵抗値の分散も小さく抑えることが可能な優れた厚
膜回路基板の製造方法を提供できる。
板上に厚膜抵抗体ペーストを印刷乾燥後焼成せずにその
まま厚膜Ａｇ／Ｐｔペーストの印刷乾燥を行い。両乾燥
膜を同時に焼成して半導体チップ接続用電極，配線，部
品ランドおよび抵抗体を一挙に形成し、その後厚膜オー
バーコートガラスを印刷乾燥後、焼成して回路保護用オ
ーバーコートガラスを形成することにより、簡潔なライ
ン構成を有し設備投資額も小さく、形成された抵抗体の
出現抵抗値の分散も小さく抑えることが可能な優れた厚
膜回路基板の製造方法を提供できる。
【図１】本発明の一実施例の厚膜回路基板の製造方法を
示す断面図
示す断面図
【図２】従来の厚膜回路基板の製造方法を示す断面図
１ アルミナ基板 ２ 半導体チップ接続用電極，配線，部品ランド ３ 抵抗体 ４ 回路保護用オーバーコートガラス
Claims (1)
- 【特許請求の範囲】 【請求項１】 抵抗体を形成するための厚膜抵抗体ペー
ストを印刷乾燥後、半導体チップ接続用電極、配線およ
び部品ランドのうち少なくとも一つを形成するための厚
膜Ａｇ／Ｐｔペーストを印刷乾燥し、その乾燥膜と前記
乾燥膜の両者を同時に焼成する工程を少なくとも有する
ことを特徴とする厚膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184416A JPH0529391A (ja) | 1991-07-24 | 1991-07-24 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3184416A JPH0529391A (ja) | 1991-07-24 | 1991-07-24 | 厚膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529391A true JPH0529391A (ja) | 1993-02-05 |
Family
ID=16152787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3184416A Pending JPH0529391A (ja) | 1991-07-24 | 1991-07-24 | 厚膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529391A (ja) |
-
1991
- 1991-07-24 JP JP3184416A patent/JPH0529391A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529391A (ja) | 厚膜回路基板の製造方法 | |
| JPH0586879B2 (ja) | ||
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0751807Y2 (ja) | フレキシブル回路基板 | |
| JPS62165301A (ja) | 厚膜印刷回路基板 | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH0652101U (ja) | 表面実装用電子部品 | |
| JPH03237795A (ja) | 厚膜印刷配線基板 | |
| JP3005615U (ja) | コンデンサアレー | |
| JPH0537111A (ja) | ハイブリツドｉｃの実装構造 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPS6028144Y2 (ja) | 混成集積回路 | |
| KR940002597Y1 (ko) | 칩형 저항기 | |
| JPH10135630A (ja) | 厚膜配線基板における貫通孔へのペーストの充填方法 | |
| JPS60143688A (ja) | 厚膜回路の印刷方法 | |
| JPS61164299A (ja) | 厚膜多層セラミツク配線板およびその製造方法 | |
| JPH035678B2 (ja) | ||
| JPH03126291A (ja) | チップ部品実装電子回路の製造方法 | |
| JPS6155988A (ja) | 多層配線基板 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH04336487A (ja) | 二元雰囲気焼成厚膜回路基板の製造方法 | |
| JPH0518280B2 (ja) | ||
| JPS63110690A (ja) | 厚膜ハイブリツト基板 | |
| JPH04303989A (ja) | 厚膜回路基板 |