JPH0529416A - Ｉｃ並列試験システム - Google Patents
Ｉｃ並列試験システムInfo
- Publication number
- JPH0529416A JPH0529416A JP3182838A JP18283891A JPH0529416A JP H0529416 A JPH0529416 A JP H0529416A JP 3182838 A JP3182838 A JP 3182838A JP 18283891 A JP18283891 A JP 18283891A JP H0529416 A JPH0529416 A JP H0529416A
- Authority
- JP
- Japan
- Prior art keywords
- test
- measured
- ics
- parallel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 203
- 230000002950 deficient Effects 0.000 claims abstract description 47
- 238000013100 final test Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000013102 re-test Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Sorting Of Articles (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＩＣ並列試験の時間を短縮する。
【構成】ＩＣテスタに試験フロー中の所定の試験項目に
おいて、歩留りチェック機能を付加し、試験途中にあっ
ても不良品の混入率が高い場合な強制的に試験終了と
し、不良品は不良分類，良品は仮良品分類として分類収
納する。ハンドラには、仮良品の再試験の為に測定品供
給部へ転送する。
おいて、歩留りチェック機能を付加し、試験途中にあっ
ても不良品の混入率が高い場合な強制的に試験終了と
し、不良品は不良分類，良品は仮良品分類として分類収
納する。ハンドラには、仮良品の再試験の為に測定品供
給部へ転送する。
Description
【０００１】
【産業上の利用分野】本発明はＩＣ並列試験システムに
関し、特に複数試験項目について複数の被測定ＩＣを並
列試験するＩＣ並列試験システムに関する。
関し、特に複数試験項目について複数の被測定ＩＣを並
列試験するＩＣ並列試験システムに関する。
【０００２】
【従来の技術】近年ＩＣ並列試験システムにおいては、
被測定ＩＣの高集積化／高機能化に伴う１個当たりの試
験時間の長大化に伴い、１台のＩＣ試験システムで同時
に複数個の被測定ＩＣの試験を行う並列試験システムの
開発が行われ、試験時間効率の向上による試験システム
設備の削滅、トータル試験コストの低減が推進されてい
る。
被測定ＩＣの高集積化／高機能化に伴う１個当たりの試
験時間の長大化に伴い、１台のＩＣ試験システムで同時
に複数個の被測定ＩＣの試験を行う並列試験システムの
開発が行われ、試験時間効率の向上による試験システム
設備の削滅、トータル試験コストの低減が推進されてい
る。
【０００３】従来のＩＣ並列試験システムの構成を図３
に示す。１台のＩＣテスタ３ａから一つの試験項目に対
応して発生される試験信号Ｓ４は、被測定ＩＣの数ｎに
分割され、ハンドラの内の測定部６０に接続されている
ｎ個の被測定ＩＣ６ａ〜６ｎのリードに同時に印加され
る。一方、印加された試験信号Ｓ４に対する個々の被測
定ＩＣ６ａ〜６ｎからのＳａ〜Ｓｎは、ＩＣテスタ３ａ
の判定部１６に個々の被測定ＩＣ単位で個別に構成され
たｎ個の比較判定器８ａ〜８ｎに入力され、ｎ個の被測
定ＩＣ単位に良否判定が行われる。
に示す。１台のＩＣテスタ３ａから一つの試験項目に対
応して発生される試験信号Ｓ４は、被測定ＩＣの数ｎに
分割され、ハンドラの内の測定部６０に接続されている
ｎ個の被測定ＩＣ６ａ〜６ｎのリードに同時に印加され
る。一方、印加された試験信号Ｓ４に対する個々の被測
定ＩＣ６ａ〜６ｎからのＳａ〜Ｓｎは、ＩＣテスタ３ａ
の判定部１６に個々の被測定ＩＣ単位で個別に構成され
たｎ個の比較判定器８ａ〜８ｎに入力され、ｎ個の被測
定ＩＣ単位に良否判定が行われる。
【０００４】次に、このＩＣ並列試験フローを図４に示
す。一連の試験シーケンスは、Ｍ個の試験項目（試験Ａ
〜試験Ｍ）から構成され、各試験項目をフローに従い順
番に実行する事でトータル試験が行われる。並列試験が
行われる複数の被測定ＩＣ６ａ〜６ｎにおいては、Ｍ個
の個々の試験項目（試験Ａ〜試験Ｍ）ごとにｎ個の個々
の被測定ＩＣ６ａ〜６ｎについて試験判定結果が得ら
れ、試験フローの途中で不良品と判定された被測定ＵＣ
については右の流れに入り次の順位の試験項目での試験
は行われない制御フローとなっている。そして、最終試
験項目（試験Ｍ）を終了した時点で、全試験項目で合格
されたものを良品ＩＣ、途中の試験項目で不良と判定さ
れたものを不良品ＩＣと判別して一連の試験が完了す
る。
す。一連の試験シーケンスは、Ｍ個の試験項目（試験Ａ
〜試験Ｍ）から構成され、各試験項目をフローに従い順
番に実行する事でトータル試験が行われる。並列試験が
行われる複数の被測定ＩＣ６ａ〜６ｎにおいては、Ｍ個
の個々の試験項目（試験Ａ〜試験Ｍ）ごとにｎ個の個々
の被測定ＩＣ６ａ〜６ｎについて試験判定結果が得ら
れ、試験フローの途中で不良品と判定された被測定ＵＣ
については右の流れに入り次の順位の試験項目での試験
は行われない制御フローとなっている。そして、最終試
験項目（試験Ｍ）を終了した時点で、全試験項目で合格
されたものを良品ＩＣ、途中の試験項目で不良と判定さ
れたものを不良品ＩＣと判別して一連の試験が完了す
る。
【０００５】すなわち、並列試験は、個々の試験項目に
おいて、個々の被測定ＩＣの判定結果によって、次試験
項目ので試験対象となるか否かが判断され、試験対象と
判断された被測定ＩＣのみ次試験項目が実行され、一
方、試験対象と判断されなかった被測定ＩＣは、試験対
象となっている被測定ＩＣ試験項目が終了する間、試験
を行わない状態で待機する事となる。
おいて、個々の被測定ＩＣの判定結果によって、次試験
項目ので試験対象となるか否かが判断され、試験対象と
判断された被測定ＩＣのみ次試験項目が実行され、一
方、試験対象と判断されなかった被測定ＩＣは、試験対
象となっている被測定ＩＣ試験項目が終了する間、試験
を行わない状態で待機する事となる。
【０００６】つまり、試験フローの開始時に試験対象と
なっていた複数の被測定ＩＣは、試験フローの進行に伴
う試験結果により、試験対象から徐々に削除され試験フ
ローの開始時に試験対象とされたｎ個の被測定ＩＣの全
てが、常時並列試験の対象となるとは限らない試験フロ
ーとなっている。
なっていた複数の被測定ＩＣは、試験フローの進行に伴
う試験結果により、試験対象から徐々に削除され試験フ
ローの開始時に試験対象とされたｎ個の被測定ＩＣの全
てが、常時並列試験の対象となるとは限らない試験フロ
ーとなっている。
【０００７】さらに、前述したＩＣ並列試験システムに
は、並列試験を行う複数個の被測定ＩＣを測定部に連続
的に供給し、かつ試験結果に従って分類を行うハンドラ
が接続され、大量の被測定ＩＣが連続的に試験される。
このシステムのブロック図を図５に示す。ハンドラ４ｂ
の供給部５にセットされた被測定ＩＣは、並列試験個数
毎にｎ個つづ同時に測定部６０に供給され、前述した試
験フローに従って並列試験が行われる。そして、試験フ
ローが全て終了した後、ＩＣテスタ３ａからの分類信号
Ｓ８ａにより、測定部６０から同時に一括排出され、分
類収納部１３ａの良品収納部１０、不良品部１２のいず
れかに分類される。
は、並列試験を行う複数個の被測定ＩＣを測定部に連続
的に供給し、かつ試験結果に従って分類を行うハンドラ
が接続され、大量の被測定ＩＣが連続的に試験される。
このシステムのブロック図を図５に示す。ハンドラ４ｂ
の供給部５にセットされた被測定ＩＣは、並列試験個数
毎にｎ個つづ同時に測定部６０に供給され、前述した試
験フローに従って並列試験が行われる。そして、試験フ
ローが全て終了した後、ＩＣテスタ３ａからの分類信号
Ｓ８ａにより、測定部６０から同時に一括排出され、分
類収納部１３ａの良品収納部１０、不良品部１２のいず
れかに分類される。
【０００８】すなわち、並列試験個数分のｎ個の被測定
ＩＣ６ａ〜６ｎは、ハンドラ４ｂの測定部６０に一旦に
供給されると、試験フローによるシーケンスが全て完了
するまで測定部６０から排出される事は不可能であり、
仮に並列試験中の被測定ＩＣの大半が、試験フローの前
半で不良と判定されても、良品と判定された被測定ＩＣ
が１個でも存在する限り試験は続行され、測定部６０に
供給されているｎ個の被測定ＩＣ６ａ〜６ｎは、全試験
項目が終了するまで、ハンドラ４ｂの測定部６０で待機
状態となっている。
ＩＣ６ａ〜６ｎは、ハンドラ４ｂの測定部６０に一旦に
供給されると、試験フローによるシーケンスが全て完了
するまで測定部６０から排出される事は不可能であり、
仮に並列試験中の被測定ＩＣの大半が、試験フローの前
半で不良と判定されても、良品と判定された被測定ＩＣ
が１個でも存在する限り試験は続行され、測定部６０に
供給されているｎ個の被測定ＩＣ６ａ〜６ｎは、全試験
項目が終了するまで、ハンドラ４ｂの測定部６０で待機
状態となっている。
【０００９】
【発明が解決しようとする課題】上述したように、従来
のＩＣ並列試験システムは、並列試験フローに従い、か
つハンドラを接続して並列試験を行う場合に、並列試験
が行われる被測定ＩＣの内で、試験対象となる被測定Ｉ
Ｃが１つでも存在する限り、試験対象から排除された被
測定ＩＣも、試験対象となる被測定ＩＣが無くなるま
で、ハンドラの測定部からの一括排出／分類を待機する
必要が生じる。
のＩＣ並列試験システムは、並列試験フローに従い、か
つハンドラを接続して並列試験を行う場合に、並列試験
が行われる被測定ＩＣの内で、試験対象となる被測定Ｉ
Ｃが１つでも存在する限り、試験対象から排除された被
測定ＩＣも、試験対象となる被測定ＩＣが無くなるま
で、ハンドラの測定部からの一括排出／分類を待機する
必要が生じる。
【００１０】そのために被測定ＩＣの１個当たりの試験
時間を短縮する為に使用されたＩＣ並列試験システム
も、ハンドラの測定部に供給される被測定ＩＣの良品と
不良品の割合において不良品が多い場合は、実際の並列
試験個数は装置の有する並列試験能力個数よりも少な
り、ＩＣ試験システムの１台当たりの並列試験個数を増
加しても、被測定ＩＣの１個当たりの試験時間を短縮す
る効果が無くなるという問題があった。
時間を短縮する為に使用されたＩＣ並列試験システム
も、ハンドラの測定部に供給される被測定ＩＣの良品と
不良品の割合において不良品が多い場合は、実際の並列
試験個数は装置の有する並列試験能力個数よりも少な
り、ＩＣ試験システムの１台当たりの並列試験個数を増
加しても、被測定ＩＣの１個当たりの試験時間を短縮す
る効果が無くなるという問題があった。
【００１１】本発明の目的は試験時間の短い並列試験用
のＩＣ並列試験システムを提供することにある。
のＩＣ並列試験システムを提供することにある。
【００１２】
【課題を解決するための手段】本発明のＩＣ並列試験シ
ステムは、試験フローに従って順番に試験信号を外部の
複数個の被測定ＩＣに並列供給する試験信号発生部と、
前記被測定ＩＣの出力信号をそれぞれ入力して基準値と
比較して良・否の判定信号を出力する判定部と、前記判
定信号を受けてかつ前記試験フロー中の所定の試験項目
における歩留とあらかじめの設定された基準歩留とを比
較する歩留モニタ演算をし、この演算結果が所定以上の
場合は前記試験フローの続行とし、前記演算結果が所定
以下の場合には前記試験フローの中断とし、かつ前記所
定の試験項目における不良品に対しては不良品分類信号
を、また良品に対しては仮良品分類信号を出力する判定
部とを有するＩＣテスタと、供給部から前記複数個の被
測定ＩＣが供給されて該被測定ＩＣに前記試験信号を受
けて前記出力信号を出力した後で前記分類信号を受けて
前記被測定ＩＣを分類制御部に一括排除する測定部と、
前記分類信号を受ける分類制御部９を介して前記被測定
ＩＣを良品収納部，不良品収納部および仮良品収納部に
収納する分類収納部と、を含んて構成されている。
ステムは、試験フローに従って順番に試験信号を外部の
複数個の被測定ＩＣに並列供給する試験信号発生部と、
前記被測定ＩＣの出力信号をそれぞれ入力して基準値と
比較して良・否の判定信号を出力する判定部と、前記判
定信号を受けてかつ前記試験フロー中の所定の試験項目
における歩留とあらかじめの設定された基準歩留とを比
較する歩留モニタ演算をし、この演算結果が所定以上の
場合は前記試験フローの続行とし、前記演算結果が所定
以下の場合には前記試験フローの中断とし、かつ前記所
定の試験項目における不良品に対しては不良品分類信号
を、また良品に対しては仮良品分類信号を出力する判定
部とを有するＩＣテスタと、供給部から前記複数個の被
測定ＩＣが供給されて該被測定ＩＣに前記試験信号を受
けて前記出力信号を出力した後で前記分類信号を受けて
前記被測定ＩＣを分類制御部に一括排除する測定部と、
前記分類信号を受ける分類制御部９を介して前記被測定
ＩＣを良品収納部，不良品収納部および仮良品収納部に
収納する分類収納部と、を含んて構成されている。
【００１３】
【実施例】次に本発明を図面を参照して説明する。図１
は本発明の一実施例を用いた並列ＩＣ試験を説明するた
めの試験フロー図である。一連の試験フローは、複数の
試験項目（試験Ａ〜試験Ｍ）から構成され、各試験項目
をフローに従い順番に実行する事でトータル試験が行わ
れる。並列試験が行われる複数の被測定ＩＣ６ａ〜６ｎ
においては、個々の試験項目（試験Ａ〜試験Ｍ）で個々
の被測定ＩＣ６ａ〜６ｎについて試験判定結果が得ら
れ、試験フローの途中で不良と判定された被測定ＩＣに
ついては、次の試験項目での試験は行われない制御フロ
ーとなっている。そして、通常フローの場合、最終試験
項目を終了した時点で、全試験項目で合格判定されたも
のを良品ＩＣ，途中の試験項目で不良と判定されたもの
を不良ＩＣと判別して、一連の試験が完了する。
は本発明の一実施例を用いた並列ＩＣ試験を説明するた
めの試験フロー図である。一連の試験フローは、複数の
試験項目（試験Ａ〜試験Ｍ）から構成され、各試験項目
をフローに従い順番に実行する事でトータル試験が行わ
れる。並列試験が行われる複数の被測定ＩＣ６ａ〜６ｎ
においては、個々の試験項目（試験Ａ〜試験Ｍ）で個々
の被測定ＩＣ６ａ〜６ｎについて試験判定結果が得ら
れ、試験フローの途中で不良と判定された被測定ＩＣに
ついては、次の試験項目での試験は行われない制御フロ
ーとなっている。そして、通常フローの場合、最終試験
項目を終了した時点で、全試験項目で合格判定されたも
のを良品ＩＣ，途中の試験項目で不良と判定されたもの
を不良ＩＣと判別して、一連の試験が完了する。
【００１４】この時、本実施例では、試験Ａにおいて、
試験Ａで予め設定した試験判定結果による被測定ＩＣの
良品数と不良品数の割合（いわゆる歩留）の基準値に対
し、判定結果を比較判定する並列試験内歩留りチェック
１と、このチェック１により試験フローを続行するか否
かを判断する試験項目歩留り監視モニタ２を行う。
試験Ａで予め設定した試験判定結果による被測定ＩＣの
良品数と不良品数の割合（いわゆる歩留）の基準値に対
し、判定結果を比較判定する並列試験内歩留りチェック
１と、このチェック１により試験フローを続行するか否
かを判断する試験項目歩留り監視モニタ２を行う。
【００１５】次に、図２に本発明の一実施例のブロック
図に示す。ハンドラ４は、大量の被測定ＩＣを供給する
供給部５、ＩＣテスタ３の並列測定個数ｎ以上の個数分
の測定サイトを有する測定部６、ＩＣテスタ３の分類信
号７からの分類信号Ｓ８を分類制御部９で受取り、分類
信号Ｓ８に従って被測定ＩＣ６ａ〜６ｎを良品収納部１
０，仮良品収納部１１および不良品収納部１２に分類収
納する分類収納部１３で構成される。
図に示す。ハンドラ４は、大量の被測定ＩＣを供給する
供給部５、ＩＣテスタ３の並列測定個数ｎ以上の個数分
の測定サイトを有する測定部６、ＩＣテスタ３の分類信
号７からの分類信号Ｓ８を分類制御部９で受取り、分類
信号Ｓ８に従って被測定ＩＣ６ａ〜６ｎを良品収納部１
０，仮良品収納部１１および不良品収納部１２に分類収
納する分類収納部１３で構成される。
【００１６】並列測定個数分の被測定ＩＣ６ａ〜６ｎは
供給部５から測定部６に一括供給され、試験終了後の分
類信号Ｓ８によって測定部６から一括排除されて分類収
納部１３へ収納される。
供給部５から測定部６に一括供給され、試験終了後の分
類信号Ｓ８によって測定部６から一括排除されて分類収
納部１３へ収納される。
【００１７】一方、ＩＣテスタ３は、ハンドラ４の測定
部６に対し、並列試験分の試験信号Ｓ４を供給する試験
信号発生部１５、個々の被測定ＩＣの試験結果Ｓａ〜Ｓ
ｎを判定する判定部１６、試験フローに伴った分類信号
Ｓ８を発生する分類信号発生部７および試験フロー全体
を制御する試験制御部１７で構成される。
部６に対し、並列試験分の試験信号Ｓ４を供給する試験
信号発生部１５、個々の被測定ＩＣの試験結果Ｓａ〜Ｓ
ｎを判定する判定部１６、試験フローに伴った分類信号
Ｓ８を発生する分類信号発生部７および試験フロー全体
を制御する試験制御部１７で構成される。
【００１８】図１に示した試験フローでＩＣ並列試験が
行われる際、被測定ＩＣ６ａ〜６ｎは図２に示したハド
ラ４の供給および収納動作に従って処理される。すなわ
ち、並列測定個数分ｎ個の被測定ＩＣは測定部６に供給
部５から一括供給され、個々の試験項目試験Ａ〜試験Ｍ
が順番に実行される。試験フロー内で歩留り監視試験項
目に設定された試験Ａが実行されると、並列試験されて
いるｎ個の被測定ＩＣ６ａ〜６ｎ内の良品と不良品の割
合が珪酸チェックされ、予め設定された基準値に対して
不良品の割合が多い場合には試験フローは中断され、試
験フローの最終試験判定を待たずして試験Ａの（良／不
良）判定による分類により、不良品は不良収納部１２
へ、また良品は仮良品収納部１１に収納される。
行われる際、被測定ＩＣ６ａ〜６ｎは図２に示したハド
ラ４の供給および収納動作に従って処理される。すなわ
ち、並列測定個数分ｎ個の被測定ＩＣは測定部６に供給
部５から一括供給され、個々の試験項目試験Ａ〜試験Ｍ
が順番に実行される。試験フロー内で歩留り監視試験項
目に設定された試験Ａが実行されると、並列試験されて
いるｎ個の被測定ＩＣ６ａ〜６ｎ内の良品と不良品の割
合が珪酸チェックされ、予め設定された基準値に対して
不良品の割合が多い場合には試験フローは中断され、試
験フローの最終試験判定を待たずして試験Ａの（良／不
良）判定による分類により、不良品は不良収納部１２
へ、また良品は仮良品収納部１１に収納される。
【００１９】この後、仮良品として仮良品収納部１１に
収納された被測定ＩＣは、手動で供給部５に再セットさ
れた全ての被測定ＩＣの測定が完了した後、再度供給部
５にセットされて、良品の割合の高い状態で再び並列試
験が行われる。すなわち、本ＩＣ試験システムを用いて
並列試験を行うことで、１個当りの試験時間が長大な被
測定ＩＣを多数個の並列試験した場合に、並列試験の実
行効率が向上したために大量試験が可能となる。
収納された被測定ＩＣは、手動で供給部５に再セットさ
れた全ての被測定ＩＣの測定が完了した後、再度供給部
５にセットされて、良品の割合の高い状態で再び並列試
験が行われる。すなわち、本ＩＣ試験システムを用いて
並列試験を行うことで、１個当りの試験時間が長大な被
測定ＩＣを多数個の並列試験した場合に、並列試験の実
行効率が向上したために大量試験が可能となる。
【００２０】本実施例において試験Ａにおける良品と不
良品の割合を計算したが、例えば試験Ｃの場合の良品は
試験Ａ〜試験Ｃまでの全項目を通して良品であり、不良
品は試験Ａ〜Ｂでは良品で試験Ｃの不良と定義したが、
試験Ｃ迄の累積不良と定義する場合もある。
良品の割合を計算したが、例えば試験Ｃの場合の良品は
試験Ａ〜試験Ｃまでの全項目を通して良品であり、不良
品は試験Ａ〜Ｂでは良品で試験Ｃの不良と定義したが、
試験Ｃ迄の累積不良と定義する場合もある。
【００２１】また、図２のハンドラ４の分類収納部１３
の仮良品収納部１１から供給部５に仮良品を自動的に転
送する再試験転送部１８を付加しても良い。
の仮良品収納部１１から供給部５に仮良品を自動的に転
送する再試験転送部１８を付加しても良い。
【００２２】
【発明の効果】以上説明したように、本発明のＩＣ並列
試験システムは、並列試験フロー中の任意の試験項目に
おいて、試験対象となっている被測定ＩＣと試験対象外
となっている被測定ＩＣの割合をチェックし、試験フロ
ーを続行するか否かを自動的に判断する機能を有し、ハ
ンドラに対し効率的な分類収納指令を発生する事によ
り、ＩＣ並列試験システムの有する並列試験能力を効果
的に活用する事が可能となり、被測定ＩＣの１個当たり
の試験時間が長大化しても、この並列測定システムによ
り試験時間を短縮し、設備投資の削減、試験コストの削
減を促進できる効果がある。
試験システムは、並列試験フロー中の任意の試験項目に
おいて、試験対象となっている被測定ＩＣと試験対象外
となっている被測定ＩＣの割合をチェックし、試験フロ
ーを続行するか否かを自動的に判断する機能を有し、ハ
ンドラに対し効率的な分類収納指令を発生する事によ
り、ＩＣ並列試験システムの有する並列試験能力を効果
的に活用する事が可能となり、被測定ＩＣの１個当たり
の試験時間が長大化しても、この並列測定システムによ
り試験時間を短縮し、設備投資の削減、試験コストの削
減を促進できる効果がある。
【図１】本発明の一実施例を用いてＩＣ並列試験を説明
するための試験フロー図である。
するための試験フロー図である。
【図２】本発明の一実施例のブロック図である。
【図３】従来のＩＣ並列試験システムの一例の一部ブロ
ック図である。
ック図である。
【図４】図３のブロックの動作を説明するための試験フ
ロー図である。
ロー図である。
【図５】図３の全体のブロック図である。
【符号の説明】 １ 並列試験内歩留りチェック ２ 試験項目歩留り監視モニタ ３ ＩＣ試験システム ４ ハンドラ ５ 供給部 ６ 測定部 ６ａ〜６ｎ 被測定ＩＣ ７ 分類信号発生部 ８ａ〜８ｎ 比較判定器 ９ 分類制御部 １０ 良品収納部 １１ 仮良品収納部 １２ 不良品収納部 １３ 分類収納部 １５ 試験信号発生部 １６ 判定部 １７ 試験制御部 １８ 再試験転送部 Ｓａ〜Ｓｎ 判定信号 Ｓ４ 試験信号 Ｓ８ 分類信号
Claims (1)
- 【特許請求の範囲】 【請求項１】 試験フローに従って順番に試験信号を外
部の複数個の被測定ＩＣに並列供給する試験信号発生部
と、前記被測定ＩＣの出力信号をそれぞれ入力して基準
値と比較して良・否の判定信号を出力する判定部と、前
記判定信号を受けてかつ前記試験フロー中の所定の試験
項目における歩留とあらかじめの設定された基準歩留と
を比較する歩留モニタ演算をし、この演算結果が所定以
上の場合は前記試験フローの続行とし、前記演算結果が
所定以下の場合には前記試験フローの中断とし、かつ前
記所定の試験項目における不良品に対しては不良品分類
信号を、また良品に対しては仮良品分類信号を出力する
判定部とを有するＩＣテスタと、 供給部から前記複数個の被測定ＩＣが供給されて該被測
定ＩＣに前記試験信号を受けて前記出力信号を出力した
後で前記分類信号を受けて前記被測定ＩＣを分類制御部
に一括排除する測定部と、前記分類信号を受ける分類制
御部９を介して前記被測定ＩＣを良品収納部，不良品収
納部および仮良品収納部に収納する分類収納部と、 を含むことを特徴とするＩＣ並列試験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18283891A JP3232588B2 (ja) | 1991-07-24 | 1991-07-24 | Ｉｃ並列試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18283891A JP3232588B2 (ja) | 1991-07-24 | 1991-07-24 | Ｉｃ並列試験システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529416A true JPH0529416A (ja) | 1993-02-05 |
| JP3232588B2 JP3232588B2 (ja) | 2001-11-26 |
Family
ID=16125347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18283891A Expired - Fee Related JP3232588B2 (ja) | 1991-07-24 | 1991-07-24 | Ｉｃ並列試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3232588B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118501600A (zh) * | 2024-07-17 | 2024-08-16 | 成都嘉晨科技有限公司 | 一种放大器可靠性测试方法及系统 |
| CN120294546A (zh) * | 2025-06-13 | 2025-07-11 | 同扬光电（江苏）有限公司 | 一种线路板测试系统 |
-
1991
- 1991-07-24 JP JP18283891A patent/JP3232588B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118501600A (zh) * | 2024-07-17 | 2024-08-16 | 成都嘉晨科技有限公司 | 一种放大器可靠性测试方法及系统 |
| CN120294546A (zh) * | 2025-06-13 | 2025-07-11 | 同扬光电（江苏）有限公司 | 一种线路板测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3232588B2 (ja) | 2001-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083117B2 (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
| JPH0529416A (ja) | Ｉｃ並列試験システム | |
| JP2644579B2 (ja) | 半導体素子の検査方法及び装置 | |
| JPH1164454A (ja) | 半導体試験装置用同時測定制御回路 | |
| US20030128045A1 (en) | Apparatus and method for testing semiconductor storage device | |
| JP2868347B2 (ja) | Ｌｓｉテスト装置 | |
| JPS593371A (ja) | 半導体装置の試験装置 | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| JPS59228729A (ja) | 半導体測定装置 | |
| JP2521165B2 (ja) | インサ―キットテスタによる不良デ―タの出力表示方法 | |
| JPH0697254B2 (ja) | 回路基板検査方法 | |
| JPH01282478A (ja) | 物品検査方法 | |
| JP2003150226A (ja) | 製造工程監視方法 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| JPS6385377A (ja) | 半導体メモリ評価装置 | |
| JPH034181A (ja) | 半導体試験装置 | |
| KR0135332B1 (ko) | 자동제어 아답터가 부착된 이중 집적회로 성능 검사장치 및 그 방법 | |
| JP2000111608A (ja) | 試験装置 | |
| JPH0697257A (ja) | 半導体装置の電気的特性検査装置 | |
| JPS60226132A (ja) | 半導体デバイス用試験装置 | |
| JPH04130644A (ja) | 赤外線による半導体の障害解析装置 | |
| JPH03179278A (ja) | 半導体試験方法 | |
| JPH10242225A (ja) | 半導体試験装置及びその試験方法 | |
| JPH01214777A (ja) | 測定装置による検査装置 | |
| JPH01299478A (ja) | 半導体装置の測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| LAPS | Cancellation because of no payment of annual fees |