JPH05308080A - バイポ―ラトランジスタの製法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 所期の特性を有するバイポーラトランジスタ
の製造方法を提供する。 【構成】 半絶縁性半導体基板上に、半導体積層体を形
成し、ベ―ス用半導体層４′を外部に臨ませる窓乃至切
欠１７を形成し、コレクタ用半導体層２を外部に臨ませ
る窓１３を有するマスク層を形成し、次に、上記ベ―ス
用半導体層４′に、上記コレクタ用半導体層２を外部に
臨ませる窓１３を形成し、窓に臨む側面及び窓に臨む領
域の表面を清浄化させ、次に、上記コレクタ用半導体層
２上に、上記ベ―ス用半導体層４′に比し高い導電型を
与える不純物の濃度を有する外部ベ―ス用半導体層３
３′を、上記窓に臨む清浄化された側面に連接して形成
する工程を有するバイポ―ラトランジスタの製法におい
て、上記ベ―ス用半導体層４′をＡｌＧａＡｓ系でなる
ものとして形成し、上述した清浄化の工程で、水素プラ
ズマを用いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半絶縁性半導体基板上
に、第１の導電型を有するコレクタ層としての第１の半
導体層と、第１の導電型とは逆の第２の導電型を有し且
つＡｌＧａＡｓ系でなるベ―ス層としての第２の半導体
層と、第１の導電型を有するエミッタ層としての第３の
半導体層とがそれらの順に積層されている半導体積層体
が形成され、その半導体積層体に、上記第１の半導体層
を外部に臨ませる窓が形成され、そして、上記第１の半
導体層上に、上記窓に臨む領域上において、第２の導電
型を有し且つ上記第２の半導体層に比し高い第２の導電
型を与える不純物濃度を有する外部ベ―ス層としての第
４の半導体層がベ―ス層としての第２の半導体層と連接
して形成されている構成を有するバイポ―ラトランジス
タの製法に関する。

【０００２】

【従来の技術】従来、図６〜図９を伴って次に述べるバ
イポ―ラトランジスタの製法が提案されている。

【０００３】すなわち、ＧａＡｓでなる半絶縁性半導体
基板１上に、ｎ⁺ 型を有し且つＧａＡｓでなるコレクタ
コンタクト層としての半導体層２と、ｎ型を有し且つＧ
ａＡｓでなるコレクタ層としての半導体層３と、ｐ型を
有し且つＧａＡｓでなるベ―ス層としての半導体層４
と、ｎ型を有し且つＡｌＧａＡｓ系でなるエミッタ層と
しての半導体層５と、ｎ⁺ 型を有し且つＩｎＧａＡｓ系
でなるエミッタコンタクト層としての半導体層６とが、
それらの順に積層されている半導体積層体７を形成する
（図６Ａ）。

【０００４】次に、半導体積層体７に対するエッチング
処理によって、半導体積層体７に、半導体層４を外部に
臨ませる窓乃至切欠１１を形成し、それによって、半導
体層５及び６の半導体積層体８をアイランド状に形成す
る（図６Ｂ）。

【０００５】次に、半導体積層体７に対するエッチング
処理によって、半導体積層体７に半導体層２を外部に臨
ませる窓乃至切欠１２を形成し、それによって、半導体
層３及び４の半導体積層体９を、その上にアイランド状
の半導体積層体８が形成されている態様で、半導体積層
体８に比し大きなアイランド状に形成する（図６Ｃ）。

【０００６】次に、上述した窓乃至切欠１１及び１２を
形成している半導体積層体７上に、それを覆って、例え
ばＳｉＮでなるマスク層１５を形成する（図７Ｄ）。

【０００７】次に、マスク層１５に、半導体層２を外部
に臨ませる窓１３を形成し、そして、コレクタコンタク
ト層としての半導体層２に、窓１３の位置において連結
しているコレクタ電極層としての電極層２２を付し、次
に、またはその前にもしくはそれと同時に、マスク層１
５にエミッタ層としての半導体層６を外部に臨ませる窓
１４を形成し、そして、エミッタ層としての半導体層６
に、窓１４の位置において連結しているエミッタ電極層
としての電極層２４を付す（図７Ｅ）。

【０００８】次に、マスク層１５に、ベ―ス層としての
半導体層４を外部に臨ませる窓１６を形成する（図７
Ｆ）。

【０００９】次に、ベ―ス層としての半導体層４に対す
るマスク層１５をマスクとするエッチング処理によっ
て、ベ―ス層としての半導体層４に、コレクタ層として
半導体層３を外部に臨ませる窓１７を形成する（図８
Ｇ）。

【００１０】次に、ベ―ス層としての半導体層４の窓１
７に臨む側面及びコレクタ層としての半導体層３の窓１
７に臨む領域の表面を、半導体積層体７を形成している
半導体基板１に対する５５０℃以上の高い温度での熱処
理によって清浄化させ、それら側面及び表面を清浄化さ
れた面３１及び３２にさせる（図８Ｈ）。

【００１１】次に、コレクタ層としての半導体層４上
に、ベ―ス層としての半導体層４の窓１７に臨む領域の
清浄化された表面３２上において、ｐ型を有し且つベ―
ス層としての半導体層４に比し高いｐ型を与える不純物
の濃度を有する、すなわちｐ⁺型を有するとともにＧａ
Ａｓでなる外部ベ―ス層としての半導体層３３を、結晶
成長によって、ベ―ス層としての半導体層４の窓１７に
臨む清浄化された側面３１に連接して形成する（図８
Ｉ）。

【００１２】次に、外部ベ―ス層としての半導体層３３
に、マスク層１５の窓１６の位置において連結している
ベ―ス電極層としての電極層２３を付す。

【００１３】以上が、従来提案されているバイポ―ラト
ランジスタの製法である。このような従来のバイポ―ラ
トランジスタの製法によって製造されるバイポ―ラトラ
ンジスタは、半絶縁性半導体基板１上に、ｎ型を有する
コレクタ層としての半導体層３と、ｐ型を有するベ―ス
層としての半導体層４と、ｎ型を有するエミッタ層とし
ての半導体層５とがそれらの順に積層されている半導体
積層体７が形成され、その半導体積層体７に、コレクタ
層としての半導体層２を外部に臨ませる窓１７が形成さ
れ、そしてコンタクト層としての半導体層上に、窓１７
に臨む領域上において、ｐ⁺ 型を有する外部ベ―ス層と
しての半導体層３３がベ―ス層としての半導体層４に連
結して形成されている構成を有する。

【００１４】そして、このような構成を有するバイポ―
ラトランジスタは、外部ベ―ス層としての半導体層３３
を有することから、ベ―スコンタクト抵抗が、外部ベ―
ス層としての半導体層３３を有さず、ベ―ス層としての
半導体層４にベ―ス電極層としての電極層２３が付され
ている構成を有するバイポ―ラトランジスタに比し低
く、このため、バイポ―ラトランジスタとしての機能
が、外部ベ―ス層としての半導体層を有さず、ベ―ス層
としての半導体層４にベ―ス電極層としての電極層２３
が付されている構成を有するバイポ―ラトランジスタに
比し優れた特性を有して得られる。

【００１５】また、図６〜図９に示す従来のバイポ―ラ
トランジスタの製法によれば、上述したところから明ら
かなように、上述した優れた特徴を有するバイポ―ラト
ランジスタを容易に製造することができる。

【００１６】

【発明が解決しようとする課題】しかしながら、図６〜
図９に示す従来のバイポ―ラトランジスタの製法の場
合、コレクタ層としての半導体層３上に、ベ―ス層とし
ての半導体層４に形成した窓１７に臨む領域において、
外部ベ―ス層としての半導体層３３を、ベ―ス層として
の半導体層４に連接して形成するのに先立ち、ベ―ス層
としての半導体層４の窓１７に臨む側面及びコレクタ層
としての半導体層３の窓１７に臨む領域の表面を、清浄
化された側面３１及び表面３２にそれぞれ清浄化させる
工程において、その清浄化を５５０℃以上の高い温度で
の熱処理によって行っているため、とくにエミッタ層と
しての半導体層５及びエミッタコンタクト層としての半
導体層６のキャリア濃度が、半導体層６のキャリア濃度
でみて、図１０に示すように、上述した清浄化の工程前
に比し、温度に応じた値に減少する。このため、バイポ
―ラトランジスタを、エミッタ抵抗が所期の低い値を有
しているものとして製造するのが困難であり、従って、
バイポ―ラトランジスタを、所期の特性を有するものと
して製造することが困難である、という欠点を有してい
た。

【００１７】また、図６〜図９に示す従来のバイポ―ラ
トランジスタの製法の場合、コレクタ層としての半導体
層３上に、ベ―ス層としての半導体層４に形成した窓１
７に臨む領域において、外部ベ―ス層としての半導体層
３３を、ベ―ス層としての半導体層４に連接して形成す
るのに先立ち、ベ―ス層としての半導体層４の窓１７に
臨む側面及びコレクタ層としての半導体層３の窓１７に
臨む領域の表面を、清浄化された側面３１及び表面３２
にそれぞれ清浄化させる工程において、ＧａＡｓでなる
ベ―ス層としての半導体層４の窓１７に臨む側面が清浄
化された側面３１になるが、それは、ベ―ス層としての
半導体層４がＧａＡｓでなり、そして、そのＧａＡｓ
が、上述した清浄化の工程における雰囲気中に残存して
いる炭素や酸素との間で比較的低い結合エネルギしか有
しないことから、ベ―ス層としての半導体層４の窓１７
に臨む側面に炭素や酸素が付着しているとしても、その
炭素や酸素が、外部ベ―ス層としての半導体層３３を形
成したときに、その半導体層３３とベ―ス層としての半
導体層４との間のコンタクト抵抗についてさほど問題に
ならない程度に、低い濃度でしか、付着していないから
である。

【００１８】しかしながら、ベ―ス層としての半導体層
４がＧａＡｓでなるのに代えＡｌＧａＡｓ系でなる場
合、ＡｌＧａＡｓ系が、上述した清浄化の工程における
雰囲気中に残存している炭素や酸素との間で、ＧａＡｓ
の場合に比し格段的に高い結合エネルギを有しているた
め、ベ―ス層としての半導体層４の窓１７に臨む側面
に、炭素や酸素が、ベ―ス層としての半導体層４がＧａ
Ａｓでなる場合に比し、格段的に高い濃度で付着し、そ
の側面が清浄化されない。このため、外部ベ―ス層とし
ての半導体層３３を形成したときに、その半導体層３３
とベ―ス層としての半導体層４との間のコンタクト抵抗
が、ベ―ス層としての半導体層４がＧａＡｓでなる場合
に比し、格段的に高く、従って、ベ―ス層としての半導
体層４がＡｌＧａＡｓ系でなるバイポ―ラトランジスタ
の場合、ベ―ス層としての半導体層がＧａＡｓでなる場
合に優れた特性を有すると期待されても、そのようなベ
―ス層としての半導体層４がＡｌＧａＡｓ系でなるバイ
ポ―ラトランジスタを、上述した工程をとって、外部ベ
―ス層としての半導体層３３を有するものとして、製造
する意味がない、という欠点を有していた。

【００１９】よって、本発明は、上述した欠点のない、
新規なバイポ―ラトランジスタの製法を提案せんとする
ものである。

【００２０】

【課題を解決するための手段】本発明によるバイポ―ラ
トランジスタの製法は、図６〜図９で前述した従来のバ
イポ―ラトランジスタの製法の場合と同様に、（ｉ）半
絶縁性半導体基板上に、第１の導電型を有するコレクタ
層としての第１の半導体層と、第１の導電型とは逆の第
２の導電型を有するベ―ス層としての第２の半導体層
と、第１の導電型を有するエミッタ層としての第３の半
導体層とが、それらの順に積層されている半導体積層体
を形成する工程と、（ｉｉ）その半導体積層体に対する
エッチング処理によって、上記第２の半導体層を外部に
臨ませる窓乃至切欠を形成する工程と、（ｉｉｉ）その
窓乃至切欠を形成している上記半導体積層体上に、それ
を覆って、上記第１の半導体層を外部に臨ませる窓を有
するマスク層を形成する工程と、（ｉｖ）上記第２の半
導体層に対する上記マスク層をマスクとするエッチング
処理によって、上記第２の半導体層に、上記第１の半導
体層を外部に臨ませる窓を形成する工程と、（ｖ）上記
第２の半導体層の上記窓に臨む側面及び上記第１の半導
体層の上記第２の半導体層の窓に臨む領域の表面を清浄
化させる工程と、（ｖｉ）上記第１の半導体層上に、上
記第２の半導体層の窓に臨む領域の清浄化された表面上
において、第２の導電型を有し且つ上記第２の半導体層
に比し高い第２の導電型を与える不純物の濃度を有する
外部ベ―ス層としての第４の半導体層を、上記第２の半
導体層の上記窓に臨む清浄化された側面に連接して形成
する工程とを有する。

【００２１】しかしながら、本発明によるバイポ―ラト
ランジスタの製法は、このようなバイポ―ラトランジス
タの製法において、上記半導体積層体を形成する工程に
おける上記ベ―ス層としての第２の半導体層を、ＡｌＧ
ａＡｓ系でなるものとして形成し、また、上記清浄化の
工程における、上記第２の半導体層の上記窓に臨む側面
及び上記第１の半導体層の上記第２の半導体層の窓に臨
む領域の表面の清浄化に、水素プラズマを用いる。

【００２２】

【作用・効果】本発明によるバイポ―ラトランジスタの
製法によれば、上記半導体積層体を形成する工程におけ
る上記ベ―ス層としての第２の半導体層を、ＡｌＧａＡ
ｓ系でなるものとして形成しているが、上記清浄化の工
程における、上記ベ―ス層としての第２の半導体層の上
記窓に臨む側面及び上記第１の半導体層の上記第２の半
導体層の窓に臨む領域の表面の清浄化に、熱処理に代
え、水素プラズマを用いているので、その清浄化によっ
て、ベ―ス層としての第２の半導体層の上記窓に臨む側
面が、清浄化の工程における雰囲気中に炭素や酸素が残
存しても、それらがほとんど付着していない清浄化され
ている側面になり、そして、上記半導体積層体を形成す
る工程における上記ベ―ス層としての第２の半導体層
を、ＧａＡｓでなるのに代え、ＡｌＧａＡｓ系でなるも
のとして形成することと、上記清浄化の工程における、
上記ベ―ス層としての第２の半導体層の上記窓に臨む側
面及び上記第１の半導体層の上記第２の半導体層の窓に
臨む領域の表面の清浄化に、熱処理に代え、水素プラズ
マを用いていることを除いて、図６〜図９で前述した従
来のバイポ―ラトランジスタの製法と同様であるので、
図６〜図９で前述した従来のバイポ―ラトランジスタの
製法によって製造されると同様に、外部ベ―ス層として
の半導体層を有しないバイポ―ラトランジスタに比し優
れた特性を有する同様のバイポ―ラトランジスタを、容
易に製造することができる。

【００２３】しかしながら、本発明によるバイポ―ラト
ランジスタの製法の場合、上述したように、上記清浄化
の工程における、上記ベ―ス層としての第２の半導体層
の上記窓に臨む側面及び上記第１の半導体層の上記第２
の半導体層の窓に臨む領域の表面の清浄化に、水素プラ
ズマを用い、そして、その水素プラズマを用いた清浄化
において、その清浄化を、上記ベ―ス層としての第２の
半導体層がＡｌＧａＡｓ系でなり、また、上記半導体基
板の温度が５５０℃以下の低い温度であっても、十分満
足し得る状態で行うことができる。

【００２４】このため、本発明によるバイポ―ラトラン
ジスタの製法によれば、ベ―ス層としては第２の半導体
層がＡｌＧａＡｓ系でなり且つ外部ベ―ス層としての第
４の半導体層を有するバイポ―ラトランジスタを、図６
〜図９で前述した従来のバイポ―ラトランジスタの製法
の欠点を伴うことなしに、所期の特性を有するものとし
て、容易に製造することができる。

【００２５】

【実施例】次に、図１〜図４を伴って、本発明によるバ
イポ―ラトランジスタの製法の実施例を述べよう。

【００２６】図１〜図４において、図６〜図９との対応
部分には同一符号を付して示す。

【００２７】図１〜図４に示す本発明によるバイポ―ラ
トランジスタの製法は、次に述べる順次の工程をとっ
て、図６図９で前述した従来のバイポ―ラトランジスタ
の製法で製造されるのと同様の、ただし、ベ―ス層とし
ての半導体層がＡｌＧａＡｓ系でなる、バイポ―ラトラ
ンジスタを製造する。

【００２８】すなわち、図６〜図９で前述した従来のバ
イポ―ラトランジスタの製法の場合に準じて、ＧａＡｓ
でなる半絶縁性半導体基板１上に、ｎ⁺ 型を有し且つＧ
ａＡｓでなるコレクタコンタクト層としての半導体層２
と、ｎ型を有し且つＧａＡｓでなるコレクタ層としての
半導体層３と、ｐ型を有し且つＡｌＧａＡｓ系でなるベ
―ス層としての半導体層４′と、ｎ型を有し且つＡｌＧ
ａＡｓ系でなるエミッタ層としての半導体層５と、ｎ⁺
型を有し且つ例えばＩｎＧａＡｓ系でなるエミッタコン
タクト層としての半導体層６とが、それらの順に積層さ
れている半導体積層体７を形成する（図１Ａ）。

【００２９】次に、図６〜図９で前述した従来のバイポ
―ラトランジスタの製法の場合に準じて、半導体積層体
７に対するエッチング処理によって、半導体積層体７
に、半導体層４′を外部に臨ませる窓乃至切欠１１を形
成し、それによって、半導体層５及び６の半導体積層体
８をアイランド状に形成する（図１Ｂ）。

【００３０】次に、図６〜図９で前述した従来のバイポ
―ラトランジスタの製法の場合に準じて、半導体積層体
７に対するエッチング処理によって、半導体積層体７に
半導体層２を外部に臨ませる窓乃至切欠１２を形成し、
それによって、半導体層３及び４′の半導体積層体９
を、その上にアイランド状の半導体積層体８が形成され
ている態様で、半導体積層体８に比し大きなアイランド
状に形成する（図１Ｃ）。

【００３１】次に、上述した窓乃至切欠１１及び１２を
形成している半導体積層体７上に、図６〜図９で前述し
た従来のバイポ―ラトランジスタの製法の場合と同様
に、それを覆って、例えばＳｉＮでなるマスク層１５を
形成する（図２Ｄ）。

【００３２】次に、図６〜図９で前述した従来のバイポ
―ラトランジスタの製法の場合と同様に、マスク層１５
に、半導体層２を外部に臨ませる窓１３を形成し、そし
て、コレクタコンタクト層としての半導体層２に、窓１
３の位置において連結しているコレクタ電極層としての
電極層２２を付し、次に、またはその前に、もしくはそ
れと同時に、マスク層１５にエミッタ層としての半導体
層６を外部に臨ませる窓１４を形成し、そして、エミッ
タ層としての半導体層６に、窓１４の位置において連結
しているエミッタ電極層としての電極層２４を付す（図
２Ｅ）。

【００３３】次に、マスク層１５に、図６〜図９で前述
した従来のバイポ―ラトランジスタの製法の場合に準じ
て、ベ―ス層としての半導体層４′を外部に臨ませる窓
１６を形成する（図２Ｆ）。

【００３４】次に、図６〜図９で前述した従来のバイポ
―ラトランジスタの製法の場合に準じて、ベ―ス層とし
ての半導体層４′に対するマスク層１５をマスクとする
エッチング処理によって、ベ―ス層としての半導体層
４′に、コレクタ層として半導体層３を外部に臨ませる
窓１７を形成する（図３Ｇ）。

【００３５】次に、ベ―ス層としての半導体層４′の窓
１７に臨む側面及びコレクタ層としての半導体層３の窓
１７に臨む領域の表面を、図６〜図９で前述した従来の
バイポ―ラトランジスタの製法の場合に準じて、清浄化
させ、それによって、それら側面及び表面を清浄化され
た面３１′及び３２′にさせる（図３Ｈ）。

【００３６】ただし、この場合のベ―ス層としての半導
体層４の窓１７に臨む側面及びコレクタ層としての半導
体層３の窓１７に臨む領域の表面の清浄化を、図６〜図
９で前述した従来のバイポ―ラトランジスタの製法の場
合とは異なり、水素プラズマを発生させ得る電子サイク
ロトロン共鳴装置を用い、そして、その電子サイクロト
ロン共鳴装置で発生する水素プラズマを、半絶縁性半導
体基板１が５５０℃以下の例えば５００℃の温度にしか
加熱されていない状態で、ベ―ス層としての半導体層
４′の窓１７に臨む側面及びコレクタ層としての半導体
層３の窓１７に臨む領域の表面に、例えば３０分間照射
させることによって、行う。

【００３７】次に、コレクタ層としての半導体層２上
に、図６〜図９で前述した従来のバイポ―ラトランジス
タの製法の場合に準じて、ベ―ス層としての半導体層
４′の窓１７に臨む領域の清浄化された表面３２′上に
おいて、ｐ型を有し且つベ―ス層としての半導体層４′
に比し高いｐ型を与える不純物の濃度を有する、すなわ
ちｐ⁺ 型を有するとともにＡｌＧａＡｓ系でなる外部ベ
―ス層としての半導体層３３′を、結晶成長によって、
ベ―ス層としての半導体層４′の窓１７に臨む清浄化さ
れた側面３１′に連接して形成する（図３Ｉ）。

【００３８】次に、外部ベ―ス層としての半導体層３
３′に、図６〜図９で前述した従来のバイポ―ラトラン
ジスタの製法の場合に準じて、マスク層１５の窓１６の
位置において連結しているベ―ス電極層としての電極層
２３を付す。

【００３９】以上が、本発明によるバイポ―ラトランジ
スタの製法の実施例である。

【００４０】このような本発明によるバイポ―ラトラン
ジスタの製法によれば、半導体積層体を形成する工程
（図１Ａ）におけるベ―ス層としての半導体層４′を、
ＡｌＧａＡｓ系でなるものとして形成しているが、ベ―
ス層としての半導体層４′の窓１７に臨む側面及びコレ
クタ層としての半導体層２のベ―ス層としての半導体層
４′の窓１７に臨む領域の表面を清浄化させる清浄化の
工程に、熱処理に代え、水素プラズマを用いているの
で、その清浄化によって、ベ―ス層としての半導体層
４′の窓１７に臨む側面が、清浄化の工程における雰囲
気中に炭素や酸素が残存していても、それらがほとんど
付着していない清浄化されている側面３１′になり、そ
して、半導体積層体を形成する工程（図１Ａ）における
ベ―ス層としての半導体層４′、及び外部ベ―ス層とし
ての半導体層３３′を、ＧａＡｓでなるのに代え、Ａｌ
ＧａＡｓ系でなるものとして形成することと、ベ―ス層
としての半導体層４′の窓１７に臨む側面及びコレクタ
層としての半導体層２のベ―ス層としての半導体層４′
の窓１７に臨む領域の表面を清浄化させる清浄化の工程
に、熱処理に代え、水素プラズマを用いることとを除い
て、図６〜図９で前述した従来のバイポ―ラトランジス
タの製法と同様であるので、図６〜図９で前述した従来
のバイポ―ラトランジスタの製法によって製造されると
同様に、外部ベ―ス層としての半導体層を有しないバイ
ポ―ラトランジスタに比し優れた特性を有する同様のバ
イポ―ラトランジスタを、容易に製造することができ
る。

【００４１】しかしながら、図１〜図４に示す本発明に
よるバイポ―ラトランジスタの製法の場合、上述した清
浄化の工程における、ベ―ス層としての半導体層４の窓
１７に臨む側面及びコレクタ層としての半導体層２のベ
―ス層としての半導体層４の窓１７に臨む領域の表面の
清浄化に、水素プラズマを用い、そして、その水素プラ
ズマを用いた清浄化において、その清浄化を、ベ―ス層
としての半導体層４′がＡｌＧａＡｓ系でなり、また、
半導体基板１の温度が５５０℃以下の例えば５００℃の
低い温度であっても、十分満足し得る状態で行うことが
できる。

【００４２】このため、図１〜図４に示す本発明による
バイポ―ラトランジスタの製法によれば、ベ―ス層とし
ての半導体層４′がＡｌＧａＡｓ系でなり且つ外部ベ―
ス層としての半導体層３３′を有するバイポ―ラトラン
ジスタを、図６〜図９で前述した従来のバイポ―ラトラ
ンジスタの製法の欠点を伴うことなしに、所期の特性を
有するものとして、容易に製造することができる。

【００４３】ちなみに、図１〜図４に示す本発明による
バイポ―ラトランジスタの製法によって製造されたバイ
ポ―ラトランジスタの良さを表す、バイポ―ラトランジ
スタのコレクタ電流Ｉ_C （ｍＡ）に対する最大遮断周波
数ｆ_T （ＧＨ_z)を、図６〜図９に示す従来のバイポ―ラ
トランジスタの製法によって製造されたバイポ―ラトラ
ンジスタの同様の特性と対比して測定したところ、後者
について図５の点線図示の結果が得られたのに対し、前
者について図５の実線図示の結果が得られた。

【００４４】なお、上述においては、本発明の１つの実
施例を示したに留まり、上述した本発明の実施例におい
て、ｐ型をｎ型、ｎ型をｐ型と読み替えることもでき、
また、マスク層１５として、ＳｉＮでなるのに代え、Ｓ
ｉＯ₂ でなるものを用いることもできる。

【００４５】また、上述においては、ベ―ス層としての
半導体層４がＡｌＧａＡｓ系でなることによって、半絶
縁性半導体基板１、コレクタコンタクト層としての半導
体層２及びコレクタ層としての半導体層３がＧａＡｓで
なり、また、エミッタ層としての半導体層５がＡｌＧａ
Ａｓ層でなるヘテロ接合型のバイポ―ラトランジスタの
製法の実施例に、本発明を適用した場合につき述べた
が、外部ベ―ス層としての半導体層３３をＧａＡｓとし
たヘテロ接合型のバイポ―ラトランジスタに適用するこ
ともでき、また、ある場合は、コレクタコンタクト層と
しての半導体層２及びエミッタコンタクト層としての半
導体層６中のいずれか一方または双方が省略されている
バイポ―ラトランジスタの製法に適用することもでき、
その他、本発明の精神を脱することなしに、種々の変
型、変更をなし得るであろう。

【図面の簡単な説明】

【図１】本発明によるバイポ―ラトランジスタの製法の
実施例の説明に供する、順次の工程における略線的断面
図である。

【図２】本発明によるバイポ―ラトランジスタの製法の
実施例の説明に供する、図１に示す順次の工程に続く順
次の工程における略線的断面図である。

【図３】本発明によるバイポ―ラトランジスタの製法の
実施例の説明に供する、図２に示す順次の工程に続く順
次の工程における略線的断面図である。

【図４】本発明によるバイポ―ラトランジスタの製法の
実施例の説明に供する、図３に示す順次の工程に続く順
次の工程における略線的断面図である。

【図５】本発明によるバイポ―ラトランジスタの製法の
実施例によって製造されたバイポ―ラトランジスタの特
性を、コレクタ電流Ｉ_c （ｍＡ）に対する最大遮断周波
数ｆ_T （ＧＨ_Z ）の関係で、従来のバイポ―ラトランジ
スタの製法によって製造されたバイポ―ラトランジスタ
と対比して示す図である。

【図６】従来のバイポ―ラトランジスタの製法の説明に
供する、順次の工程における略線的断面図である。

【図７】従来のバイポ―ラトランジスタの製法の説明に
供する、図６に続く順次の工程における略線的断面図で
ある。

【図８】従来のバイポ―ラトランジスタの製法の説明に
供する、図７に続く順次の工程における略線的断面図で
ある。

【図９】従来のバイポ―ラトランジスタの製法の説明に
供する、図８に続く順次の工程における略線的断面図で
ある。

【図１０】従来のバイポ―ラトランジスタの製法の説明
に供する、清浄化の工程における熱処理の温度（℃）に
対する、エミッタ層としての半導体層及びエミッタコン
タクト層としての半導体層の、エミッタコンタクト層と
しての半導体層でみてキャリア濃度（×１０¹⁹ｃｍ^-3）
の関係を示す図である。

【符号の説明】

１ 半絶縁性半導体基板 ２ コレクタコンタクト層としての半導体
層 ３ コレクタ層としての半導体層 ４、４′ ベ―ス層としての半導体層 ５ エミッタ層としての半導体層 ６ エミッタコンタクト層としての半導体
層 ７ 半導体積層体 ８ 半導体積層体 １１ 半導体積層体に形成された窓乃至切
欠 １２ 半導体積層体に形成された窓乃至切
欠 １３ 半導体積層体に形成された窓 １４ 半導体積層体に形成された窓 １５ マスク層 １６ マスク層に形成された窓 １７ ベ―ス層としての半導体層４に形成
された窓 ２２ コレクタ電極層としての電極層 ２３ ベ―ス電極層としての電極層 ２４ エミッタ電極層としての電極層 ３３、３３′ 外部ベ―ス層としての半導体層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半絶縁性半導体基板上に、第１の導電型
   を有するコレクタ層としての第１の半導体層と、第１の
   導電型とは逆の第２の導電型を有するベ―ス層としての
   第２の半導体層と、第１の導電型を有するエミッタ層と
   しての第３の半導体層とが、それらの順に積層されてい
   る半導体積層体を形成する工程と、 上記半導体積層体に対するエッチング処理によって、上
   記第２の半導体層を外部に臨ませる窓乃至切欠を形成す
   る工程と、 上記窓乃至切欠を形成している上記半導体積層体上に、
   それを覆って、上記第１の半導体層を外部に臨ませる窓
   を有するマスク層を形成する工程と、 上記第２の半導体層に対する上記マスク層をマスクとす
   るエッチング処理によって、上記第２の半導体層に、上
   記第１の半導体層を外部に臨ませる窓を形成する工程
   と、 上記第２の半導体層の上記窓に臨む側面及び上記第１の
   半導体層の上記第２の半導体層の窓に臨む領域の表面を
   清浄化させる工程と、 上記第１の半導体層上に、上記第２の半導体層の窓に臨
   む領域の清浄化された表面上において、第２の導電型を
   有し且つ上記第２の半導体層に比し高い第２の導電型を
   与える不純物の濃度を有する外部ベ―ス層としての第４
   の半導体層を、上記第２の半導体層の上記窓に臨む清浄
   化された側面に連接して形成する工程とを有するバイポ
   ―ラトランジスタの製法において、 上記半導体積層体を形成する工程における上記ベ―ス層
   としての半導体層を、ＡｌＧａＡｓ系でなるものとして
   形成し、 上記清浄化の工程における、上記第２の半導体層の上記
   窓に臨む側面及び上記第１の半導体層の上記第２の半導
   体層の窓に臨む領域の表面の清浄化に、水素プラズマを
   用いることを特徴とするバイポ―ラトランジスタの製
   法。