JPH07106975A - オーバサンプリングａｄ変換器 - Google Patents
オーバサンプリングａｄ変換器Info
- Publication number
- JPH07106975A JPH07106975A JP25150693A JP25150693A JPH07106975A JP H07106975 A JPH07106975 A JP H07106975A JP 25150693 A JP25150693 A JP 25150693A JP 25150693 A JP25150693 A JP 25150693A JP H07106975 A JPH07106975 A JP H07106975A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oversampling
- scale setting
- output
- setting signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005070 sampling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【構成】 第２のオーバサンプリング変調器４の出力側
に、フルスケール設定信号に重畳されたノイズに起因し
たノイズ成分を出力させ、その出力と第１のオーバサン
プリング変調器２の出力側に現われた上記ノイズ成分と
を加算器６に入力して相殺させる。 【効果】 被変換アナログ入力信号の大きさが増大した
場合にも、フルスケール設定信号のノイズ成分に起因し
た出力側ノイズ成分の大きさを低減させることができ
る。
に、フルスケール設定信号に重畳されたノイズに起因し
たノイズ成分を出力させ、その出力と第１のオーバサン
プリング変調器２の出力側に現われた上記ノイズ成分と
を加算器６に入力して相殺させる。 【効果】 被変換アナログ入力信号の大きさが増大した
場合にも、フルスケール設定信号のノイズ成分に起因し
た出力側ノイズ成分の大きさを低減させることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、オーバサンプリング方
式のＡＤ変換器に関するものである。
式のＡＤ変換器に関するものである。
【０００２】さらに詳述すれば、本発明は、最終的に出
力されるデジタルコードの出力レートより速いレートで
アナログ入力信号をサンプルし、デシメーション処理を
行って当該デジタルコードを出力するＡＤ変換器、例え
ばΔΣモジュレータを用いたオーバサンプリングＡＤ変
換器に関するものである。
力されるデジタルコードの出力レートより速いレートで
アナログ入力信号をサンプルし、デシメーション処理を
行って当該デジタルコードを出力するＡＤ変換器、例え
ばΔΣモジュレータを用いたオーバサンプリングＡＤ変
換器に関するものである。
【０００３】
【従来の技術】近年に至り、高速クロックに追随し得る
ＩＣが量産可能となったことから、オーバサンプリング
技術が普及してきている。なかでも、オーバサンプリン
グ方式のΔΣモジュレータを用いたオーバサンプリング
ＡＤ変換器は、 変換特性として優れた直線性を有している： ゼロクロス歪みの原因となる特異点が存在しない： オーバサンプリング比を高めることにより、１６ビ
ット以上の高分解能を有することも可能である： ＬＳＩ化など集積化し易い： といった利点を有しているため、技術的および商品的な
重要度が増してきている。
ＩＣが量産可能となったことから、オーバサンプリング
技術が普及してきている。なかでも、オーバサンプリン
グ方式のΔΣモジュレータを用いたオーバサンプリング
ＡＤ変換器は、 変換特性として優れた直線性を有している： ゼロクロス歪みの原因となる特異点が存在しない： オーバサンプリング比を高めることにより、１６ビ
ット以上の高分解能を有することも可能である： ＬＳＩ化など集積化し易い： といった利点を有しているため、技術的および商品的な
重要度が増してきている。
【０００４】図２は、従来から知られているオーバサン
プリング方式のＡＤ変換器を示す。本図の２０はオーバ
サンプリング変調器であり、アナログ入力端子Ａには被
変換アナログ入力信号が供給され、また、レファレンス
入力端子Ｒにはフルスケール設定信号が供給される。こ
のオーバサンプリング変調器２０は、Ｎ倍オーバサンプ
リングによりフルスケール設定信号に対する相対値を表
わす高速デジタルコードを出力する。そして、次段のデ
ジタルフィルタ２２において不要な高周波分を除くデシ
メーション処理を行い、低速の最終デジタルコードを出
力する。
プリング方式のＡＤ変換器を示す。本図の２０はオーバ
サンプリング変調器であり、アナログ入力端子Ａには被
変換アナログ入力信号が供給され、また、レファレンス
入力端子Ｒにはフルスケール設定信号が供給される。こ
のオーバサンプリング変調器２０は、Ｎ倍オーバサンプ
リングによりフルスケール設定信号に対する相対値を表
わす高速デジタルコードを出力する。そして、次段のデ
ジタルフィルタ２２において不要な高周波分を除くデシ
メーション処理を行い、低速の最終デジタルコードを出
力する。
【０００５】ここで、上記“フルスケール設定信号に対
する相対値”とは、図２（Ｂ）に示すような関係を意味
する。すなわち、アナログ入力信号をＶA とし、フルス
ケール設定信号をＶR とした場合に、
する相対値”とは、図２（Ｂ）に示すような関係を意味
する。すなわち、アナログ入力信号をＶA とし、フルス
ケール設定信号をＶR とした場合に、
【０００６】
【数１】相対値＝VA/VR あるいは、
【０００７】
【数２】相対値＝k(VA/VR)＋C となることをいう。
【０００８】
【発明が解決しようとする課題】しかしながら、図２に
示したような、従来のオーバサンプリング方式のＡＤ変
換器では、フルスケール設定信号に重畳されている不要
なノイズ成分（あるいは、不要な周波数成分を持った信
号）が変調器の出力として直接現われてくるという欠点
がある。しかも、変調器の出力として現われてくる上記
ノイズ成分の大きさは、被変換アナログ入力信号の大き
さに比例して増大してくる。
示したような、従来のオーバサンプリング方式のＡＤ変
換器では、フルスケール設定信号に重畳されている不要
なノイズ成分（あるいは、不要な周波数成分を持った信
号）が変調器の出力として直接現われてくるという欠点
がある。しかも、変調器の出力として現われてくる上記
ノイズ成分の大きさは、被変換アナログ入力信号の大き
さに比例して増大してくる。
【０００９】次に、この出力側ノイズ成分の大きさにつ
いて詳述する。
いて詳述する。
【００１０】いま、フルスケール設定信号値をＲＥＦと
し、そのフルスケール設定信号に重畳されたノイズ成分
値（入力エラー値）をＮＲＥＦとし、被変換アナログ入
力信号値をＡＩＮとし、変調器の出力側に現われるノイ
ズ成分値（すなわち、フルスケール設定信号に重畳され
たノイズ成分に起因して生じる出力エラー値）をＮＯＵ
Ｔとし、かつ、上記ＮＲＥＦが上記ＲＥＦに比べて十分
に小さい場合には、
し、そのフルスケール設定信号に重畳されたノイズ成分
値（入力エラー値）をＮＲＥＦとし、被変換アナログ入
力信号値をＡＩＮとし、変調器の出力側に現われるノイ
ズ成分値（すなわち、フルスケール設定信号に重畳され
たノイズ成分に起因して生じる出力エラー値）をＮＯＵ
Ｔとし、かつ、上記ＮＲＥＦが上記ＲＥＦに比べて十分
に小さい場合には、
【００１１】
【数３】NOUT＝−(AIN/REF) ×NREF となる。従って、ＮＯＵＴの絶対値は、
【００１２】
【数４】｜NOUT｜＝(AIN/REF) ×NREF となり、被変換アナログ入力信号値ＡＩＮに比例する。
図３の破線は、このことを表している。
図３の破線は、このことを表している。
【００１３】図３から明らかなように、変調器から出力
されるノイズ成分の大きさ｜ＮＯＵＴ｜は、ＡＩＮ＝０
（無入力）のとき零となるが、ＡＩＮ＝ＲＥＦのとき
（すなわち、被変換アナログ入力信号値がフルスケール
設定信号値に等しくなるとき）最大（＝ＮＲＥＦ）とな
る。
されるノイズ成分の大きさ｜ＮＯＵＴ｜は、ＡＩＮ＝０
（無入力）のとき零となるが、ＡＩＮ＝ＲＥＦのとき
（すなわち、被変換アナログ入力信号値がフルスケール
設定信号値に等しくなるとき）最大（＝ＮＲＥＦ）とな
る。
【００１４】よって本発明の目的は、上述の点に鑑み、
被変換アナログ入力信号の大きさが増大した場合にも、
フルスケール設定信号のノイズ成分に起因した出力側ノ
イズ成分の大きさを低減させたオーバサンプリングＡＤ
変換器を提供することにある。
被変換アナログ入力信号の大きさが増大した場合にも、
フルスケール設定信号のノイズ成分に起因した出力側ノ
イズ成分の大きさを低減させたオーバサンプリングＡＤ
変換器を提供することにある。
【００１５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明に係るオーバサンプリング変調器は、被変
換アナログ入力信号およびフルスケール設定信号を入力
し、該フルスケール設定信号に対する該アナログ入力信
号の相対値を、最終デジタルコードの出力レートより速
いレートで出力する第１のオーバサンプリング変調手段
と、前記フルスケール設定信号および特定値信号を入力
し、該特定値信号に対する該フルスケール設定信号の相
対値を、最終デジタルコードの出力レートより速いレー
トで出力する第２のオーバサンプリング変調手段と、前
記第１および第２のオーバサンプリング変調手段からそ
れぞれ出力された信号を入力し、予め定められた関係の
信号を出力する演算手段と、前記演算手段の出力信号を
入力し、前記被変換アナログ入力信号に対応したデジタ
ルコードを所定のレートで出力するデジタルフィルタと
を具備したものである。
めに、本発明に係るオーバサンプリング変調器は、被変
換アナログ入力信号およびフルスケール設定信号を入力
し、該フルスケール設定信号に対する該アナログ入力信
号の相対値を、最終デジタルコードの出力レートより速
いレートで出力する第１のオーバサンプリング変調手段
と、前記フルスケール設定信号および特定値信号を入力
し、該特定値信号に対する該フルスケール設定信号の相
対値を、最終デジタルコードの出力レートより速いレー
トで出力する第２のオーバサンプリング変調手段と、前
記第１および第２のオーバサンプリング変調手段からそ
れぞれ出力された信号を入力し、予め定められた関係の
信号を出力する演算手段と、前記演算手段の出力信号を
入力し、前記被変換アナログ入力信号に対応したデジタ
ルコードを所定のレートで出力するデジタルフィルタと
を具備したものである。
【００１６】ここで、前記第１のオーバサンプリング変
調手段は前記被変換アナログ信号をアナログ入力端に入
力し、かつ、前記フルスケール設定信号をレファレンス
入力端に入力し、前記第２のオーバサンプリング変調手
段は前記フルスケール設定信号をアナログ入力端に入力
し、かつ、前記特定値信号をレファレンス入力端に入力
し、前記演算手段は前記第１および第２のオーバサンプ
リング変調手段からそれぞれ出力された信号を加算して
出力するのが好適である。
調手段は前記被変換アナログ信号をアナログ入力端に入
力し、かつ、前記フルスケール設定信号をレファレンス
入力端に入力し、前記第２のオーバサンプリング変調手
段は前記フルスケール設定信号をアナログ入力端に入力
し、かつ、前記特定値信号をレファレンス入力端に入力
し、前記演算手段は前記第１および第２のオーバサンプ
リング変調手段からそれぞれ出力された信号を加算して
出力するのが好適である。
【００１７】
【作用】本発明の上記構成によれば、第２のオーバサン
プリング変調手段の出力側に、フルスケール設定信号に
重畳されたノイズに起因したノイズ成分を出力させ、そ
の出力と第１のオーバサンプリング変調手段の出力側に
現われた上記ノイズ成分とを相殺させることができる。
このことにより、被変換アナログ入力信号の大きさが増
大した場合にも、フルスケール設定信号のノイズ成分に
起因した出力側ノイズ成分の大きさを低減させることが
できる。
プリング変調手段の出力側に、フルスケール設定信号に
重畳されたノイズに起因したノイズ成分を出力させ、そ
の出力と第１のオーバサンプリング変調手段の出力側に
現われた上記ノイズ成分とを相殺させることができる。
このことにより、被変換アナログ入力信号の大きさが増
大した場合にも、フルスケール設定信号のノイズ成分に
起因した出力側ノイズ成分の大きさを低減させることが
できる。
【００１８】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１９】実施例１ 図１は、本発明を適用したオーバサンプリングＡＤ変換
器を示す。本図において、２は第１のオーバサンプリン
グ変調器であり、被変換アナログ入力信号をＡ端子（ア
ナログ入力端子）に入力し、かつ、フルスケール設定信
号をＲ端子（レファレンス入力端子）に入力する。そし
て、被変換アナログ入力信号のフルスケール信号に対す
る相対値（図２（Ｂ）参照）を、最終デジタルコードの
出力レートより速いレートで（すなわち、Ｎ倍オーバサ
ンプリングして）出力する。
器を示す。本図において、２は第１のオーバサンプリン
グ変調器であり、被変換アナログ入力信号をＡ端子（ア
ナログ入力端子）に入力し、かつ、フルスケール設定信
号をＲ端子（レファレンス入力端子）に入力する。そし
て、被変換アナログ入力信号のフルスケール信号に対す
る相対値（図２（Ｂ）参照）を、最終デジタルコードの
出力レートより速いレートで（すなわち、Ｎ倍オーバサ
ンプリングして）出力する。
【００２０】４は第２のオーバサンプリング変調器であ
り、上記フルスケール設定信号をＡ端子に入力し、か
つ、一定値信号をＲ端子に入力する。そして、フルスケ
ール設定信号の一定値信号に対する相対値を、最終デジ
タルコードの出力レートより速いレートで出力する。
り、上記フルスケール設定信号をＡ端子に入力し、か
つ、一定値信号をＲ端子に入力する。そして、フルスケ
ール設定信号の一定値信号に対する相対値を、最終デジ
タルコードの出力レートより速いレートで出力する。
【００２１】６は加算器であり、前記第１および第２の
オーバサンプリング変調器２，４の出力を加算する。
オーバサンプリング変調器２，４の出力を加算する。
【００２２】８はデジタルフィルタであり、加算器６の
出力信号を入力し、被変換アナログ入力信号に対応した
最終デジタルコードを出力する。
出力信号を入力し、被変換アナログ入力信号に対応した
最終デジタルコードを出力する。
【００２３】次に、本実施例の動作を説明する。
【００２４】説明の都合上いま、フルスケール設定信号
値をＲＥＦとし、そのフルスケール設定信号に重畳され
たノイズ成分値（入力エラー値）をＮＲＥＦとし、被変
換アナログ入力信号値をＡＩＮとすると、第１のオーバ
サンプリング変調器２の出力信号のうち、ＮＲＥＦに起
因したノイズ成分値ＮＭ１は、
値をＲＥＦとし、そのフルスケール設定信号に重畳され
たノイズ成分値（入力エラー値）をＮＲＥＦとし、被変
換アナログ入力信号値をＡＩＮとすると、第１のオーバ
サンプリング変調器２の出力信号のうち、ＮＲＥＦに起
因したノイズ成分値ＮＭ１は、
【００２５】
【数５】NM1 ＝−(AIN/REF) ×NREF となる。また、第２のオーバサンプリング変調器４に入
力される一定値信号の値をＢＩＮとすると、第２のオー
バサンプリング変調器４の出力信号のうち、ＮＲＥＦに
起因したノイズ成分値ＮＭ２は、
力される一定値信号の値をＢＩＮとすると、第２のオー
バサンプリング変調器４の出力信号のうち、ＮＲＥＦに
起因したノイズ成分値ＮＭ２は、
【００２６】
【数６】NM2 ＝(REF/BIN) ×NREF となる。従って、加算器６においてこれら両成分値ＮＭ
１およびＮＭ２が加算されるため、加算回路６の出力信
号のうち、そのノイズ成分値ＮＡＤＤは、
１およびＮＭ２が加算されるため、加算回路６の出力信
号のうち、そのノイズ成分値ＮＡＤＤは、
【００２７】
【数７】 NADD＝NM1 ＋NM2 ＝−(AIN/REF) ×NREF＋(REF/BIN) ×NREF ＝{(REF/BIN)−(AIN/REF)}×NREF となる。ここで、
【００２８】
【数８】BIN ＝α×REF （α＞１） とすると、ＮＡＤＤは、
【００２９】
【数９】 NADD＝{(REF/α・REF) −(AIN/REF)}×NREF ＝(1/REF) ×{(REF/α) −AIN}×NREF となる。いま、上記ノイズ成分値を最も小さくするため
にα＝２とすると、被変換アナログ入力信号値ＡＩＮが
０〜ＲＥＦの値を呈するとき、ＮＡＤＤは、＋（ＮＲＥ
Ｆ／２）から−（ＮＲＥＦ／２）の値を採ることにな
る。
にα＝２とすると、被変換アナログ入力信号値ＡＩＮが
０〜ＲＥＦの値を呈するとき、ＮＡＤＤは、＋（ＮＲＥ
Ｆ／２）から−（ＮＲＥＦ／２）の値を採ることにな
る。
【００３０】すなわちα＝２に設定した場合には、図３
に一点鎖線で示したように、ＮＡＤＤの絶対値は最小０
から最大（ＮＲＥＦ／２）の値を採ることになる。
に一点鎖線で示したように、ＮＡＤＤの絶対値は最小０
から最大（ＮＲＥＦ／２）の値を採ることになる。
【００３１】かくして、デジタルフィルタ８からは、こ
のＮＡＤＤが最終デジタルコードのノイズ成分として出
力される。
のＮＡＤＤが最終デジタルコードのノイズ成分として出
力される。
【００３２】なお、上記ＮＡＤＤには定数項（ＲＥＦ／
ＢＩＮ）が含まれているため、デジタルフィルタ８にお
いてその定数値を補正することも可能である。また、フ
ルスケール設定信号値ＲＥＦは正確な値を有する必要が
あるが、第２のオーバサンプリング変調器４に入力され
る一定値信号の値自体（ＢＩＮ）は精度が要求されない
ので、容易に得ることができる。
ＢＩＮ）が含まれているため、デジタルフィルタ８にお
いてその定数値を補正することも可能である。また、フ
ルスケール設定信号値ＲＥＦは正確な値を有する必要が
あるが、第２のオーバサンプリング変調器４に入力され
る一定値信号の値自体（ＢＩＮ）は精度が要求されない
ので、容易に得ることができる。
【００３３】実施例２ 図４は、本発明の他の実施例を示す。本実施例では、図
１に示した第１のオーバサンプリング変調器２および第
２のオーバサンプリング変調器４を特定したものとし
て、第１のΔΣモジュレータ２２および第２のΔΣモジ
ュレータ２４を用いている。これらΔΣモジュレータ２
２，２４のＡ端子およびＲ端子に入力する信号は、図１
に示した場合と同じである。
１に示した第１のオーバサンプリング変調器２および第
２のオーバサンプリング変調器４を特定したものとし
て、第１のΔΣモジュレータ２２および第２のΔΣモジ
ュレータ２４を用いている。これらΔΣモジュレータ２
２，２４のＡ端子およびＲ端子に入力する信号は、図１
に示した場合と同じである。
【００３４】図５は、図４に示した第１のΔΣモジュレ
ータ２２をより詳細に示したブロック図である。本図に
おいて、５０は積分器、５２は積分器５０のアナログ出
力に基づいて１ビットのデジタル信号を出力する量子化
器、５４は量子化器５２の出力をフルスケール設定信号
値に対応したアナログ値に変換するＤＡ変換器、５６は
被変換アナログ入力信号からＤＡ変換器５４の出力信号
を減算する減算器である。このΔΣモジュレータ自体は
公知であるので、ここでの詳細な説明は詳細する。
ータ２２をより詳細に示したブロック図である。本図に
おいて、５０は積分器、５２は積分器５０のアナログ出
力に基づいて１ビットのデジタル信号を出力する量子化
器、５４は量子化器５２の出力をフルスケール設定信号
値に対応したアナログ値に変換するＤＡ変換器、５６は
被変換アナログ入力信号からＤＡ変換器５４の出力信号
を減算する減算器である。このΔΣモジュレータ自体は
公知であるので、ここでの詳細な説明は詳細する。
【００３５】第１および第２のΔΣモジュレータ２２，
２４の後段には、図１の加算器６に相当するロジック回
路２６が接続されており、このロジック回路２６の後段
にはデジタルフィルタ２８が接続されている。
２４の後段には、図１の加算器６に相当するロジック回
路２６が接続されており、このロジック回路２６の後段
にはデジタルフィルタ２８が接続されている。
【００３６】図６は、図４に示したロジック回路２６お
よびデジタルフィルタ２８の詳細な回路構成を示す。図
示したデジタルフィルタ２８には所定のインパルス応答
係数を記憶したＲＯＭ６０が含まれており、ロジック回
路２６から出力されたコントロール信号Ｃ１〜Ｃ３に従
って、上記インパルス応答係数の加算，減算，ゼロ加算
を逐次行っていく。
よびデジタルフィルタ２８の詳細な回路構成を示す。図
示したデジタルフィルタ２８には所定のインパルス応答
係数を記憶したＲＯＭ６０が含まれており、ロジック回
路２６から出力されたコントロール信号Ｃ１〜Ｃ３に従
って、上記インパルス応答係数の加算，減算，ゼロ加算
を逐次行っていく。
【００３７】すなわち、ＲＯＭ６０から読み出されたイ
ンパルス応答係数は、符号反転器６１および第１のア
ナログスイッチＳＷ１を介して加算器６３に至る経路、
あるいは、第２のアナログスイッチＳＷ２を介して直
ちに加算器６３に至る経路のいずれかにより、最終デジ
タルコードとの間で減算あるいは加算が逐次行われる。
ここで、第１のアナログスイッチＳＷ１は、ロジック回
路２６から出力される第１のコントロール信号Ｃ１が
「１」のときＯＮとなる。また、第２のアナログスイッ
チＳＷ２は、ロジック回路２６から出力される第２のコ
ントロール信号Ｃ２が「１」のときＯＮとなる。
ンパルス応答係数は、符号反転器６１および第１のア
ナログスイッチＳＷ１を介して加算器６３に至る経路、
あるいは、第２のアナログスイッチＳＷ２を介して直
ちに加算器６３に至る経路のいずれかにより、最終デジ
タルコードとの間で減算あるいは加算が逐次行われる。
ここで、第１のアナログスイッチＳＷ１は、ロジック回
路２６から出力される第１のコントロール信号Ｃ１が
「１」のときＯＮとなる。また、第２のアナログスイッ
チＳＷ２は、ロジック回路２６から出力される第２のコ
ントロール信号Ｃ２が「１」のときＯＮとなる。
【００３８】さらに、ロジック回路２６から出力される
第３のコントロール信号Ｃ３が「１」のときには、上記
インパルス係数の加・減算は行わず、ゼロ加算を行うた
め、第３のアナログスイッチＳＷ３をＯＮとする。
第３のコントロール信号Ｃ３が「１」のときには、上記
インパルス係数の加・減算は行わず、ゼロ加算を行うた
め、第３のアナログスイッチＳＷ３をＯＮとする。
【００３９】図７は、このようなロジック回路２６の動
作を示したものである。
作を示したものである。
【００４０】また、図６に示した６５はレジスタであ
り、加算器６３の出力を保持して最終デジタルコードを
出力すると同時に、その出力を加算器６３の一方の入力
として帰還する。
り、加算器６３の出力を保持して最終デジタルコードを
出力すると同時に、その出力を加算器６３の一方の入力
として帰還する。
【００４１】次に、図４の回路構成に基づいて本発明者
が行った実験結果について説明する。
が行った実験結果について説明する。
【００４２】第１のΔΣモジュレータ２２として、１
６．３８４ｋＨｚのクロックで動作する４次ΔΣモジュ
レータを用い、フルスケール設定信号（ＲＥＦ＝２．５
Ｖとした）に対する被変換アナログ入力信号を１ビット
のパルス密度信号として出力した。ここで、フルスケー
ル設定値信号（ＲＥＦ）に重畳させるノイズ成分（ＮＲ
ＥＦ）として、０．１Ｖp-p （ピーク・ピーク間電圧）
の３Ｈｚ正弦波を用いた。
６．３８４ｋＨｚのクロックで動作する４次ΔΣモジュ
レータを用い、フルスケール設定信号（ＲＥＦ＝２．５
Ｖとした）に対する被変換アナログ入力信号を１ビット
のパルス密度信号として出力した。ここで、フルスケー
ル設定値信号（ＲＥＦ）に重畳させるノイズ成分（ＮＲ
ＥＦ）として、０．１Ｖp-p （ピーク・ピーク間電圧）
の３Ｈｚ正弦波を用いた。
【００４３】第２のΔΣモジュレータ２４についても同
じく、１６．３８４ｋＨｚのクロックで動作する４次Δ
Σモジュレータを用い、予め設定した一定値信号（ＢＩ
Ｎ＝２×ＲＥＦ）に対するフルスケール設定信号を１ビ
ットの信号に変調出力した。
じく、１６．３８４ｋＨｚのクロックで動作する４次Δ
Σモジュレータを用い、予め設定した一定値信号（ＢＩ
Ｎ＝２×ＲＥＦ）に対するフルスケール設定信号を１ビ
ットの信号に変調出力した。
【００４４】また、デジタルフィルタ２８として７７５
タップを有するＦＩＲ型フィルタを用い、各ΔΣモジュ
レータからの出力をインパルス応答関数とコンボリュー
ション処理し、オーバフロー時のロールオーバ防止操作
およびラウンディング操作のあと、２０Ｈｚのレートで
１６ビットの最終デジタルコードを出力した。
タップを有するＦＩＲ型フィルタを用い、各ΔΣモジュ
レータからの出力をインパルス応答関数とコンボリュー
ション処理し、オーバフロー時のロールオーバ防止操作
およびラウンディング操作のあと、２０Ｈｚのレートで
１６ビットの最終デジタルコードを出力した。
【００４５】このような構成の下において、被変換アナ
ログ入力信号の大きさＡＩＮを０からＲＦＦ（＝２．５
Ｖ）まで変化させ、最終デジタルコードに含まれる３Ｈ
ｚのノイズ成分を測定した。その結果、ＡＩＮ＝０およ
びＡＩＮ＝ＲＥＦのときに最大の値となり、０．０５Ｖ
p-p が得られた。これは、ＮＲＥＦ／２に相当するもの
であり、図３に示した一点鎖線と一致した。
ログ入力信号の大きさＡＩＮを０からＲＦＦ（＝２．５
Ｖ）まで変化させ、最終デジタルコードに含まれる３Ｈ
ｚのノイズ成分を測定した。その結果、ＡＩＮ＝０およ
びＡＩＮ＝ＲＥＦのときに最大の値となり、０．０５Ｖ
p-p が得られた。これは、ＮＲＥＦ／２に相当するもの
であり、図３に示した一点鎖線と一致した。
【００４６】その他の実施例 図４に示したΔΣモジュレータの替わりに、所謂ＭＡＳ
Ｈと呼ばれるマルチステージ・ノイズシューパ，デルタ
変調器，アダプティブデルタ変換器等を用いることも可
能である。ただし、これらの変調器を用いた場合には、
後段のデジタルフィルタの一部を当該変調器内に取り込
んだ構成とする場合も有り得る。
Ｈと呼ばれるマルチステージ・ノイズシューパ，デルタ
変調器，アダプティブデルタ変換器等を用いることも可
能である。ただし、これらの変調器を用いた場合には、
後段のデジタルフィルタの一部を当該変調器内に取り込
んだ構成とする場合も有り得る。
【００４７】
【発明の効果】以上説明したとおり本発明では、第２の
オーバサンプリング変調手段の出力側に、フルスケール
設定信号に重畳されたノイズに起因したノイズ成分を出
力させ、その出力と第１のオーバサンプリング変調手段
の出力側に現われた上記ノイズ成分とを相殺させる構成
を採るので、被変換アナログ入力信号の大きさが増大し
た場合にも、フルスケール設定信号のノイズ成分に起因
した出力側ノイズ成分の大きさを低減させることが可能
となる。
オーバサンプリング変調手段の出力側に、フルスケール
設定信号に重畳されたノイズに起因したノイズ成分を出
力させ、その出力と第１のオーバサンプリング変調手段
の出力側に現われた上記ノイズ成分とを相殺させる構成
を採るので、被変換アナログ入力信号の大きさが増大し
た場合にも、フルスケール設定信号のノイズ成分に起因
した出力側ノイズ成分の大きさを低減させることが可能
となる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来技術の説明図である。
【図３】フルスケール設定信号に重畳されたノイズ成分
が、出力側のノイズ成分に与える影響を示した線図であ
る。
が、出力側のノイズ成分に与える影響を示した線図であ
る。
【図４】本発明のその他の実施例を示すブロック図であ
る。
る。
【図５】図４に示したΔΣ変調器の一例を示すブロック
図である。
図である。
【図６】図４に示したロジック回路２６およびデジタル
フィルタ２８の詳細な回路図である。
フィルタ２８の詳細な回路図である。
【図７】図４に示したロジック回路２６の動作を示す説
明図である。
明図である。
２，４ オーバサンプリング変調器 ６ 加算器 ８ デジタルフィルタ ２２，２４ ΔΣモジュレータ ２６ ロジック回路 ２８ デジタルフィルタ Ｃ１，Ｃ２，Ｃ３ コントロール信号
Claims (2)
- 【請求項１】 被変換アナログ入力信号およびフルスケ
ール設定信号を入力し、該フルスケール設定信号に対す
る該アナログ入力信号の相対値を、最終デジタルコード
の出力レートより速いレートで出力する第１のオーバサ
ンプリング変調手段と、 前記フルスケール設定信号および特定値信号を入力し、
該特定値信号に対する該フルスケール設定信号の相対値
を、最終デジタルコードの出力レートより速いレートで
出力する第２のオーバサンプリング変調手段と、 前記第１および第２のオーバサンプリング変調手段から
それぞれ出力された信号を入力し、予め定められた関係
の信号を出力する演算手段と、 前記演算手段の出力信号を入力し、前記被変換アナログ
入力信号に対応したデジタルコードを所定のレートで出
力するデジタルフィルタとを具備したことを特徴とする
オーバサンプリングＡＤ変換器。 - 【請求項２】 請求項１において、 前記第１のオーバサンプリング変調手段は前記被変換ア
ナログ信号をアナログ入力端に入力し、かつ、前記フル
スケール設定信号をレファレンス入力端に入力し、 前記第２のオーバサンプリング変調手段は前記フルスケ
ール設定信号をアナログ入力端に入力し、かつ、前記特
定値信号をレファレンス入力端に入力し、 前記演算手段は前記第１および第２のオーバサンプリン
グ変調手段からそれぞれ出力された信号を加算して出力
することを特徴とするオーバサンプリングＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25150693A JPH07106975A (ja) | 1993-10-07 | 1993-10-07 | オーバサンプリングａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25150693A JPH07106975A (ja) | 1993-10-07 | 1993-10-07 | オーバサンプリングａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106975A true JPH07106975A (ja) | 1995-04-21 |
Family
ID=17223829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25150693A Withdrawn JPH07106975A (ja) | 1993-10-07 | 1993-10-07 | オーバサンプリングａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106975A (ja) |
-
1993
- 1993-10-07 JP JP25150693A patent/JPH07106975A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994497B2 (ja) | Ｄ／ａコンバータのｄｃオフセットキャリブレーション方法とｄ／ａコンバータのｄｃオフセットキャリブレーションシステム | |
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| JPH09500250A (ja) | 利得制御回路を校正する方法および装置 | |
| JPH08506952A (ja) | 音声ディジタル化装置および方法 | |
| US5905453A (en) | Dithered sigma delta modulator having programmable full scale range adjustment | |
| JPH05227034A (ja) | ディジタル・アナログ変換器 | |
| JPH04290313A (ja) | 過剰標本化変換器 | |
| JP3168295B2 (ja) | ディジタル―アナログ変換器 | |
| JPH09289451A (ja) | 信号処理装置 | |
| JPS6380626A (ja) | デイジタル・アナログ変換回路 | |
| US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
| JPH07106975A (ja) | オーバサンプリングａｄ変換器 | |
| US5281968A (en) | DC offset correction circuit for A/D converter | |
| JPH05308286A (ja) | Ｄ−ａ変換器 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JPH07297716A (ja) | Ｄａ変換器 | |
| JPH0685680A (ja) | Σδデータコンバータ | |
| JPH02312409A (ja) | デジタル／アナログ変換器 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JPH06284008A (ja) | Ａｄ変換器 | |
| JPH01252022A (ja) | Σ−△変調器を用いたｄ／ａ変換装置 | |
| JPS6342887B2 (ja) | ||
| JP3355977B2 (ja) | Ａ／ｄコンバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |