JPH05315519A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH05315519A JPH05315519A JP4115832A JP11583292A JPH05315519A JP H05315519 A JPH05315519 A JP H05315519A JP 4115832 A JP4115832 A JP 4115832A JP 11583292 A JP11583292 A JP 11583292A JP H05315519 A JPH05315519 A JP H05315519A
- Authority
- JP
- Japan
- Prior art keywords
- lead wire
- solder
- tip
- semiconductor element
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面基板実装において、高密度化される半導
体素子のリード線間の半田による短絡不良を無くし、高
歩留まりで、信頼性の高い基板実装を実現し、また、フ
ィレット形状のばらつきに影響されない半田付け自動外
観検査を可能とし製造の低コスト化を実現する半導体素
子のリード線形状を提供する。 【構成】 リード線先端の形状をテーパ状に薄くした構
造となっている。
体素子のリード線間の半田による短絡不良を無くし、高
歩留まりで、信頼性の高い基板実装を実現し、また、フ
ィレット形状のばらつきに影響されない半田付け自動外
観検査を可能とし製造の低コスト化を実現する半導体素
子のリード線形状を提供する。 【構成】 リード線先端の形状をテーパ状に薄くした構
造となっている。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器等の回路基板
に搭載される複数のリード線を有する表面実装用半導体
素子のリード線先端形状に関する。
に搭載される複数のリード線を有する表面実装用半導体
素子のリード線先端形状に関する。
【０００２】
【従来の技術】従来の複数のリード線を有する表面実装
用半導体素子を図４に示す。図４はＱＦＰ１の例である
が、リード線先端２から根元まで均一の厚みである。こ
のＱＦＰ１を回路基板上のランド部に印刷等によって塗
られた半田クリーム上にマウンター等でセットしリフロ
ー炉においてリード線と回路基板上の半田とを加熱接合
している。加熱後のリード線先端２の半田の接合部は図
５に示すような円弧状の半田フィレット４となってい
る。
用半導体素子を図４に示す。図４はＱＦＰ１の例である
が、リード線先端２から根元まで均一の厚みである。こ
のＱＦＰ１を回路基板上のランド部に印刷等によって塗
られた半田クリーム上にマウンター等でセットしリフロ
ー炉においてリード線と回路基板上の半田とを加熱接合
している。加熱後のリード線先端２の半田の接合部は図
５に示すような円弧状の半田フィレット４となってい
る。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術では、塗布される半田クリーム量の増減や加わる熱量
のばらつきによりブリッジと呼ばれるリード線間の半田
による短絡不良が発生したり、その発生を少なくするた
めに半田クリームの塗布量を全体的に少なくすると強度
不足不良になるなど製造歩留まりが悪いという課題を有
する。また、回路基板実装の外観検査の自動化が進んで
きているが、例えば、リード線先端の半田フィレット部
に照明をあて、その反射光によって良不良を判定する方
法においてはフィレット形状がばらつき易い従来方法で
は検出精度を上げることが非常に難しく、検査コストが
上昇するという課題を有する。今後は、表面基板実装に
おいても、ますます高密度化され、リード線間ピッチの
極小化、部品点数の増大によって、半田付け不良による
不良コストまた、検査コスト等がさらに上昇することが
予想される。従って、これらの課題を解決する半導体素
子の開発が望まれている。そこで本発明はこのような課
題を解決するもので、その目的とするところは半導体素
子のリード線先端の簡単な形状変更で、半田ブリッジ不
良をおさえ接合強度も確保するとともに外観検査もしや
すく検査コスト削減を図ることの出来る半導体素子を提
供するところにある。
術では、塗布される半田クリーム量の増減や加わる熱量
のばらつきによりブリッジと呼ばれるリード線間の半田
による短絡不良が発生したり、その発生を少なくするた
めに半田クリームの塗布量を全体的に少なくすると強度
不足不良になるなど製造歩留まりが悪いという課題を有
する。また、回路基板実装の外観検査の自動化が進んで
きているが、例えば、リード線先端の半田フィレット部
に照明をあて、その反射光によって良不良を判定する方
法においてはフィレット形状がばらつき易い従来方法で
は検出精度を上げることが非常に難しく、検査コストが
上昇するという課題を有する。今後は、表面基板実装に
おいても、ますます高密度化され、リード線間ピッチの
極小化、部品点数の増大によって、半田付け不良による
不良コストまた、検査コスト等がさらに上昇することが
予想される。従って、これらの課題を解決する半導体素
子の開発が望まれている。そこで本発明はこのような課
題を解決するもので、その目的とするところは半導体素
子のリード線先端の簡単な形状変更で、半田ブリッジ不
良をおさえ接合強度も確保するとともに外観検査もしや
すく検査コスト削減を図ることの出来る半導体素子を提
供するところにある。
【０００４】
【課題を解決するための手段】本発明の半導体素子は、
複数のリード線を有する半導体素子において、回路基板
に当接する前記半導体素子のリード線の先端部がテーパ
上に薄くなっていることを特徴とする。また、リード線
先端に半田がプリコートされていることを特徴とする。
複数のリード線を有する半導体素子において、回路基板
に当接する前記半導体素子のリード線の先端部がテーパ
上に薄くなっていることを特徴とする。また、リード線
先端に半田がプリコートされていることを特徴とする。
【０００５】
【実施例】（実施例１）以下、本発明の実施例を図１、
図２により説明する。図１に示すように、複数のリード
線を有するＱＦＰ１において、回路基板に接するリード
線先端２が先端厚みが薄くなるようなテーパ部３を有し
ている。この素子を回路基板のランド上にあらかじめス
クリーン印刷された半田クリームあるいは、他の方法で
あらかじめコーティングした半田の上にマウントし、リ
フロー炉等によって加熱接合した後の半田フィレット４
の形状を図２に示す。図２に示すように、リード線先端
２では溶融し固着した半田はリード線先端を覆う形で固
着接合している。従って接合強度はリード線外周を半田
で固着している場合に比べ、倍以上確保できる。また、
少ない半田でもリード線先端を覆うことが出来るので、
同じ強度を得るにも半田クリーム量を減らすことが出
来、ブリッジと呼ばれるリード間の短絡不良を極端に低
減することが出来る。これは、高密度になりリード線間
のピッチが狭くなるとますます効果が大きくなる。この
様に、リード線先端をテーパ上にすることにより実装で
の歩留りは大きく向上する。また、回路基板上がりで外
観検査を自動で行う場合に、半田フィレット部に照明を
あてその反射光によって良否の判定を行う場合や半田フ
ィレット上をレーザー光で走査してその形状によって良
否を判定する場合には、半田フィレットのばらつきによ
って良否の誤判定率が高く、実用レベルにまで立ち上げ
る事が非常に困難である。しかし、リード線先端をテー
パ状にすることによって、良否判定基準を単純にするこ
とができるため、外観自動検査が非常に簡便になる。こ
の良否判定基準は、例えばリード線先端のテーパ部中心
をレーザー光を走査した時のテーパ角度の変化の有無と
すれば良い。リード線先端と半田の接合が良好であれ
ば、リード線先端が半田で覆われるためテーパ角度が変
化するのでこの場合には良品と判定すれば良い。逆に、
半田の濡れが悪かったり、リード線の浮きがあったりす
ると、リード線先端のテーパ部は半田が無く、角度が一
定で変化が無いので、不良と判定すれば良い。このリー
ド線先端のテーパ角度５の大きさは、各半導体素子によ
って任意に設定すれば良いが、上記効果を出すために
は、テーパ角度５は４５度程度以下であればよいが、出
来れば３０度近辺が最適である。また、リード線先端高
さ６は出来る限り小さい方が良く、余り大きくすると狙
いとする効果が得られなくなる。
図２により説明する。図１に示すように、複数のリード
線を有するＱＦＰ１において、回路基板に接するリード
線先端２が先端厚みが薄くなるようなテーパ部３を有し
ている。この素子を回路基板のランド上にあらかじめス
クリーン印刷された半田クリームあるいは、他の方法で
あらかじめコーティングした半田の上にマウントし、リ
フロー炉等によって加熱接合した後の半田フィレット４
の形状を図２に示す。図２に示すように、リード線先端
２では溶融し固着した半田はリード線先端を覆う形で固
着接合している。従って接合強度はリード線外周を半田
で固着している場合に比べ、倍以上確保できる。また、
少ない半田でもリード線先端を覆うことが出来るので、
同じ強度を得るにも半田クリーム量を減らすことが出
来、ブリッジと呼ばれるリード間の短絡不良を極端に低
減することが出来る。これは、高密度になりリード線間
のピッチが狭くなるとますます効果が大きくなる。この
様に、リード線先端をテーパ上にすることにより実装で
の歩留りは大きく向上する。また、回路基板上がりで外
観検査を自動で行う場合に、半田フィレット部に照明を
あてその反射光によって良否の判定を行う場合や半田フ
ィレット上をレーザー光で走査してその形状によって良
否を判定する場合には、半田フィレットのばらつきによ
って良否の誤判定率が高く、実用レベルにまで立ち上げ
る事が非常に困難である。しかし、リード線先端をテー
パ状にすることによって、良否判定基準を単純にするこ
とができるため、外観自動検査が非常に簡便になる。こ
の良否判定基準は、例えばリード線先端のテーパ部中心
をレーザー光を走査した時のテーパ角度の変化の有無と
すれば良い。リード線先端と半田の接合が良好であれ
ば、リード線先端が半田で覆われるためテーパ角度が変
化するのでこの場合には良品と判定すれば良い。逆に、
半田の濡れが悪かったり、リード線の浮きがあったりす
ると、リード線先端のテーパ部は半田が無く、角度が一
定で変化が無いので、不良と判定すれば良い。このリー
ド線先端のテーパ角度５の大きさは、各半導体素子によ
って任意に設定すれば良いが、上記効果を出すために
は、テーパ角度５は４５度程度以下であればよいが、出
来れば３０度近辺が最適である。また、リード線先端高
さ６は出来る限り小さい方が良く、余り大きくすると狙
いとする効果が得られなくなる。
【０００６】この、半導体素子のリード線先端にテーパ
をつける方法は、通常行われているリードフレームから
半導体素子を切り離し、同時にリード線先端形状のフォ
ーミングを行う、プレス工程において、切断時のプレス
型を、切断後にリード線先端をつぶす事が出来る形状に
変更するだけで良い。
をつける方法は、通常行われているリードフレームから
半導体素子を切り離し、同時にリード線先端形状のフォ
ーミングを行う、プレス工程において、切断時のプレス
型を、切断後にリード線先端をつぶす事が出来る形状に
変更するだけで良い。
【０００７】（実施例２）今後ますます、高密度化が進
むと、従来の回路基板への半田クリーム印刷による半田
の供給では品質的に対応が取れなくなって来る。そこ
で、本実施例においては図３に示すように複数のリード
線を有し、そのリード線先端２がテーパ状に先端が薄く
なっている半導体素子のリード線先端２に、プリコート
半田７を備えている。回路基板上の任意のランド上に、
この素子をマウントし、加熱ツールを押し当てて、プリ
コートされた半田を溶融し、回路基板と素子を固着接合
する。この時、溶融した半田はリード線先端のテーパ部
をスムーズに流れ、リード先端部を覆い固着する。従来
からの半導体素子のリード線先端に半田をプリコートし
たものについては、同じ方法を取ると、半田がリード線
周囲に流れ、半田がリード線先端を覆うことはなくリー
ド線回りのフィレット部のみで固着されるので、強度を
確保するためには半田プリコートの量をある程度充分に
確保しておく必要があるが、本実施例の場合において
は、従来よりもプリコート半田の量を少なくしても強度
が確保できるので、半田のプリコートに要する時間が短
くでき、量産時においては低コスト化が図れる。この、
リード線先端に半田をプリコートする方法については、
例えば、電気的な半田メッキや溶融半田のスプレー塗布
等で行えばよい。
むと、従来の回路基板への半田クリーム印刷による半田
の供給では品質的に対応が取れなくなって来る。そこ
で、本実施例においては図３に示すように複数のリード
線を有し、そのリード線先端２がテーパ状に先端が薄く
なっている半導体素子のリード線先端２に、プリコート
半田７を備えている。回路基板上の任意のランド上に、
この素子をマウントし、加熱ツールを押し当てて、プリ
コートされた半田を溶融し、回路基板と素子を固着接合
する。この時、溶融した半田はリード線先端のテーパ部
をスムーズに流れ、リード先端部を覆い固着する。従来
からの半導体素子のリード線先端に半田をプリコートし
たものについては、同じ方法を取ると、半田がリード線
周囲に流れ、半田がリード線先端を覆うことはなくリー
ド線回りのフィレット部のみで固着されるので、強度を
確保するためには半田プリコートの量をある程度充分に
確保しておく必要があるが、本実施例の場合において
は、従来よりもプリコート半田の量を少なくしても強度
が確保できるので、半田のプリコートに要する時間が短
くでき、量産時においては低コスト化が図れる。この、
リード線先端に半田をプリコートする方法については、
例えば、電気的な半田メッキや溶融半田のスプレー塗布
等で行えばよい。
【０００８】
【発明の効果】本発明によれば、複数のリード線を有す
る半導体素子のリード線先端をテーパ状にすることによ
って、回路基板への半導体素子の固着時において、リー
ド線間の溶融半田による短絡を防止し、高密度表面実装
時における歩留の向上、及び品質の向上が図れるという
効果を有する。さらに、表面実装基板の外観検査の自動
化において、簡単に短時間で検査が出来るようになるこ
とから、回路基板実装に掛かるコストを大幅に削減でき
るという効果を有する。
る半導体素子のリード線先端をテーパ状にすることによ
って、回路基板への半導体素子の固着時において、リー
ド線間の溶融半田による短絡を防止し、高密度表面実装
時における歩留の向上、及び品質の向上が図れるという
効果を有する。さらに、表面実装基板の外観検査の自動
化において、簡単に短時間で検査が出来るようになるこ
とから、回路基板実装に掛かるコストを大幅に削減でき
るという効果を有する。
【図１】本発明における実施例１の半導体素子の部分斜
視図。
視図。
【図２】本発明における実施例１の半田フィレット形状
を示す部分断面図。
を示す部分断面図。
【図３】本発明における実施例２の半導体素子のリード
線先端の部分断面図。
線先端の部分断面図。
【図４】従来の半導体素子の部分斜視図。
【図５】従来の半田フィレット形状を示す部分断面図。
１ ＱＦＰ（半導体素子） ２ リード線先端 ３ テーパ部 ４ 半田フィレット ５ テーパ角度 ６ リード線先端高さ ７ プリコート半田
Claims (2)
- 【請求項１】 複数のリード線を有する半導体素子にお
いて、回路基板に当接する該半導体素子のリード線の先
端部がテーパ状に薄くなっていることを特徴とする半導
体素子。 - 【請求項２】 リード線先端に半田がプリコートされて
いることを特徴とする請求項１記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115832A JPH05315519A (ja) | 1992-05-08 | 1992-05-08 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115832A JPH05315519A (ja) | 1992-05-08 | 1992-05-08 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315519A true JPH05315519A (ja) | 1993-11-26 |
Family
ID=14672228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4115832A Pending JPH05315519A (ja) | 1992-05-08 | 1992-05-08 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962050A (zh) * | 2019-04-19 | 2019-07-02 | 苏州浪潮智能科技有限公司 | 一种用于元器件上的引脚 |
| IT202000007411A1 (it) * | 2020-04-07 | 2021-10-07 | St Microelectronics Srl | Leadframe per prodotti a semiconduttore |
-
1992
- 1992-05-08 JP JP4115832A patent/JPH05315519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962050A (zh) * | 2019-04-19 | 2019-07-02 | 苏州浪潮智能科技有限公司 | 一种用于元器件上的引脚 |
| CN109962050B (zh) * | 2019-04-19 | 2024-04-26 | 苏州浪潮智能科技有限公司 | 一种用于元器件上的引脚 |
| IT202000007411A1 (it) * | 2020-04-07 | 2021-10-07 | St Microelectronics Srl | Leadframe per prodotti a semiconduttore |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783865A (en) | Wiring substrate and semiconductor device | |
| EP0957520A2 (en) | Semiconductor package and mount board, and mounting method | |
| KR19980032440A (ko) | 반도체 소자 및 그 제조 방법과, 반도체 디바이스 및 그 제조 방법 | |
| US6184581B1 (en) | Solder bump input/output pad for a surface mount circuit device | |
| US5723902A (en) | Surface mounting type electronic component | |
| JPH05315519A (ja) | 半導体素子 | |
| JPH09232499A (ja) | 半導体装置 | |
| JPH06268016A (ja) | 集積回路装置の実装方法 | |
| JPH0331785B2 (ja) | ||
| JPH05315517A (ja) | 半導体装置 | |
| JP3146909B2 (ja) | フラックスの塗布装置および電子部品の半田付け方法 | |
| JP2002538967A (ja) | ろう接結合部の製造確実性を高めるための方法 | |
| JPH0521683A (ja) | 半導体素子 | |
| JPH09275106A (ja) | バンプの構造と形成方法 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPH0150100B2 (ja) | ||
| KR0161617B1 (ko) | 탭을 이용한 볼그리드어레이 패키지장치 및 그 패키지방법 | |
| JPH04237155A (ja) | 電子部品 | |
| JPH05335437A (ja) | 半導体装置 | |
| JPH0585051U (ja) | Ｉｃパッケージ | |
| JPS61224336A (ja) | 混成集積回路装置 | |
| KR19990052140A (ko) | 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방 법 | |
| KR200148605Y1 (ko) | 반도체 팩키지 리드 절단용 금형 구조 | |
| JP4369631B2 (ja) | 多数個取り配線基板 | |
| JPH114066A (ja) | プリント配線板 |