JPH053202A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH053202A JPH053202A JP3154330A JP15433091A JPH053202A JP H053202 A JPH053202 A JP H053202A JP 3154330 A JP3154330 A JP 3154330A JP 15433091 A JP15433091 A JP 15433091A JP H053202 A JPH053202 A JP H053202A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- collector
- emitter
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明は、バイポ−ラトランジスタに関し、ベ
ースの押出し効果を抑制しつつ、接合容量を減少させる
ことができるバイポ−ラトランジスタ提供することを目
的とする。 【構成】コレクタ領域１４と、コレクタ領域１４表面に
形成されたベース領域１８と、ベース領域１８表面に形
成されたエミッタ領域２０と、ベース領域１８との界面
近傍のコレクタ領域１４内に形成された高濃度不純物領
域３４とを有する半導体装置において、高濃度不純物領
域３４をエミッタ領域２０の端部下方にのみ設けらるよ
うに構成する。
ースの押出し効果を抑制しつつ、接合容量を減少させる
ことができるバイポ−ラトランジスタ提供することを目
的とする。 【構成】コレクタ領域１４と、コレクタ領域１４表面に
形成されたベース領域１８と、ベース領域１８表面に形
成されたエミッタ領域２０と、ベース領域１８との界面
近傍のコレクタ領域１４内に形成された高濃度不純物領
域３４とを有する半導体装置において、高濃度不純物領
域３４をエミッタ領域２０の端部下方にのみ設けらるよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法、特にバイポ−ラトランジスタ及びその製造方法に
関する。近年の半導体装置の微細化及び高集積化に伴な
い、個々のデバイスであるトランジスタの接合容量や抵
抗を低減させて素子特性を向上させる必要がある。
方法、特にバイポ−ラトランジスタ及びその製造方法に
関する。近年の半導体装置の微細化及び高集積化に伴な
い、個々のデバイスであるトランジスタの接合容量や抵
抗を低減させて素子特性を向上させる必要がある。
【０００２】
【従来の技術】従来のバイポ−ラトランジスタの構造を
図６に示す。半導体基板１０上に高濃度埋込み層１２が
形成され、この高濃度埋込み層１２上にはエピタキシャ
ル層１４が形成されている。エピタキシャル層１４表面
はフィールド酸化膜１６により素子領域が画定されてい
る。素子領域の中央にはベース領域１８が形成され、こ
のベース領域１８中にエミッタ領域２０が形成されてい
る。ベース領域１８にコンタクトするようにポリシリコ
ンからなるベース電極層２２が形成されている。このベ
ース電極層２２上には絶縁層２４及びサイドウオール２
６を介して、エミッタ領域２０にコンタクトするエミッ
タ電極２８が形成されている。
図６に示す。半導体基板１０上に高濃度埋込み層１２が
形成され、この高濃度埋込み層１２上にはエピタキシャ
ル層１４が形成されている。エピタキシャル層１４表面
はフィールド酸化膜１６により素子領域が画定されてい
る。素子領域の中央にはベース領域１８が形成され、こ
のベース領域１８中にエミッタ領域２０が形成されてい
る。ベース領域１８にコンタクトするようにポリシリコ
ンからなるベース電極層２２が形成されている。このベ
ース電極層２２上には絶縁層２４及びサイドウオール２
６を介して、エミッタ領域２０にコンタクトするエミッ
タ電極２８が形成されている。
【０００３】このような構造のバイポーラトランジスタ
では、電流密度が大きくなると、ベース領域１８下の不
純物濃度が低いとキャリアがエピタキシャル層１４に押
出されて実質的にベース領域１８が拡がってしまう。こ
のようなベースの押出し効果を抑制するために、ベース
領域１８下のエピタキシャル層１４中に高濃度不純物領
域３０が形成されている。
では、電流密度が大きくなると、ベース領域１８下の不
純物濃度が低いとキャリアがエピタキシャル層１４に押
出されて実質的にベース領域１８が拡がってしまう。こ
のようなベースの押出し効果を抑制するために、ベース
領域１８下のエピタキシャル層１４中に高濃度不純物領
域３０が形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、ベース
領域１８下のエピタキシャル層１４中に高濃度不純物領
域３０を設けると、ベース領域１８とコレクタ領域であ
るエピタキシャル層１４との接合容量が大きくなってし
まう。ベース領域１８とコレクタ領域であるエピタキシ
ャル層１４との接合容量を減少させるために、高濃度不
純物領域３０の面積を小さくすると、高濃度不純物領域
３０の端部においてクラウディングが生じて、ベース領
域が広がってしまい、ベースの押し出し効果を十分に抑
制することができず、デバイス特性が劣化するという問
題があった。
領域１８下のエピタキシャル層１４中に高濃度不純物領
域３０を設けると、ベース領域１８とコレクタ領域であ
るエピタキシャル層１４との接合容量が大きくなってし
まう。ベース領域１８とコレクタ領域であるエピタキシ
ャル層１４との接合容量を減少させるために、高濃度不
純物領域３０の面積を小さくすると、高濃度不純物領域
３０の端部においてクラウディングが生じて、ベース領
域が広がってしまい、ベースの押し出し効果を十分に抑
制することができず、デバイス特性が劣化するという問
題があった。
【０００５】本発明の目的は、ベースの押出し効果を抑
制しつつ、接合容量を減少させることができる半導体装
置及びその製造方法を提供することにある。
制しつつ、接合容量を減少させることができる半導体装
置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、コレクタ領
域と、前記コレクタ領域表面に形成されたベース領域
と、前記ベース領域表面に形成されたエミッタ領域と、
前記ベース領域との界面近傍の前記コレクタ領域内に形
成された高濃度不純物領域とを有する半導体装置におい
て、前記高濃度不純物領域は、前記エミッタ領域の端部
下方にのみ設けられていることを特徴とする半導体装置
によって達成される。
域と、前記コレクタ領域表面に形成されたベース領域
と、前記ベース領域表面に形成されたエミッタ領域と、
前記ベース領域との界面近傍の前記コレクタ領域内に形
成された高濃度不純物領域とを有する半導体装置におい
て、前記高濃度不純物領域は、前記エミッタ領域の端部
下方にのみ設けられていることを特徴とする半導体装置
によって達成される。
【０００７】上記目的は、コレクタ領域表面にベース窓
が開口されたベース電極層を形成する工程と、前記ベー
ス電極層をマスクとして前記ベース窓を介して斜め上方
から前記コレクタ領域中に不純物イオンを注入し、前記
コレクタ領域中の前記ベース窓端部下方にのみ高濃度不
純物領域を形成する工程と、前記ベース電極層をマスク
として前記ベース窓を介してほぼ垂直上方から不純物イ
オンを注入し、前記コレクタ領域表面にベース領域を形
成する工程と、前記ベース領域表面にエミッタ領域を形
成する工程とを有することを特徴とする半導体装置の製
造方法によって達成される。
が開口されたベース電極層を形成する工程と、前記ベー
ス電極層をマスクとして前記ベース窓を介して斜め上方
から前記コレクタ領域中に不純物イオンを注入し、前記
コレクタ領域中の前記ベース窓端部下方にのみ高濃度不
純物領域を形成する工程と、前記ベース電極層をマスク
として前記ベース窓を介してほぼ垂直上方から不純物イ
オンを注入し、前記コレクタ領域表面にベース領域を形
成する工程と、前記ベース領域表面にエミッタ領域を形
成する工程とを有することを特徴とする半導体装置の製
造方法によって達成される。
【０００８】
【作用】本発明による半導体装置では、高濃度不純物領
域をエミッタ領域下方全面ではなく、エミッタ領域の端
部下方にのみ設けるようにしたので、ベースの押出し効
果を十分に抑制しつつ、高濃度不純物領域全体の面積を
減少させることによりコレクタ領域とベース領域間の接
合容量を減少させることができる。
域をエミッタ領域下方全面ではなく、エミッタ領域の端
部下方にのみ設けるようにしたので、ベースの押出し効
果を十分に抑制しつつ、高濃度不純物領域全体の面積を
減少させることによりコレクタ領域とベース領域間の接
合容量を減少させることができる。
【０００９】また、本発明による半導体装置の製造方法
では、ベース窓を有するベース電極層をマスクとして斜
め方向からコレクタ領域中に不純物イオンを注入するこ
とにより、コレクタ領域中のベース窓端部下方のみに高
濃度不純物領域を簡単に形成することができる。
では、ベース窓を有するベース電極層をマスクとして斜
め方向からコレクタ領域中に不純物イオンを注入するこ
とにより、コレクタ領域中のベース窓端部下方のみに高
濃度不純物領域を簡単に形成することができる。
【００１０】
【実施例】本発明の一実施例によるバイポーラトランジ
スタの構造を図１に示す。半導体基板１０上にコレクタ
電流を取り出すための高濃度埋込み層１２が形成され、
高濃度埋込み層１２上にエピタキシャル層１４が形成さ
れている。エピタキシャル層１４表面はフィールド酸化
膜１６により素子領域が画定されている。素子領域の中
央にはベース領域１８が形成され、このベース領域１８
中にエミッタ領域２０が形成されている。ベース領域１
８にコンタクトするベース電極層２２が形成されてい
る。このベース電極層２２上には絶縁層２４及びサイド
ウオール２６を介して、エミッタ領域２０にコンタクト
するエミッタ電極２８が形成されている。
スタの構造を図１に示す。半導体基板１０上にコレクタ
電流を取り出すための高濃度埋込み層１２が形成され、
高濃度埋込み層１２上にエピタキシャル層１４が形成さ
れている。エピタキシャル層１４表面はフィールド酸化
膜１６により素子領域が画定されている。素子領域の中
央にはベース領域１８が形成され、このベース領域１８
中にエミッタ領域２０が形成されている。ベース領域１
８にコンタクトするベース電極層２２が形成されてい
る。このベース電極層２２上には絶縁層２４及びサイド
ウオール２６を介して、エミッタ領域２０にコンタクト
するエミッタ電極２８が形成されている。
【００１１】本実施例によるバイポーラトランジスタ
は、ベースの押出し効果を抑制するための高濃度不純物
領域３０を、エミッタ領域２０下方の全面ではなく、エ
ミッタ領域２０の端部下方にのみ設けている点に特徴が
ある。すなわち、本実施例では高濃度不純物領域３０
を、ベースの押し出し効果の抑制には影響がない中央部
分には設けないようにすることにより全体の面積を減少
させてベース領域１８とエピタキシャル層１４間の接合
容量を小さくしている。しかも、ベースの押し出し効果
が起こりやすいエミッタ領域２０の端部下方には高濃度
不純物領域３０を設けているので、ベースの押し出し効
果を十分抑制することができる。
は、ベースの押出し効果を抑制するための高濃度不純物
領域３０を、エミッタ領域２０下方の全面ではなく、エ
ミッタ領域２０の端部下方にのみ設けている点に特徴が
ある。すなわち、本実施例では高濃度不純物領域３０
を、ベースの押し出し効果の抑制には影響がない中央部
分には設けないようにすることにより全体の面積を減少
させてベース領域１８とエピタキシャル層１４間の接合
容量を小さくしている。しかも、ベースの押し出し効果
が起こりやすいエミッタ領域２０の端部下方には高濃度
不純物領域３０を設けているので、ベースの押し出し効
果を十分抑制することができる。
【００１２】本発明の一実施例によるバイポーラトラン
ジスタの製造方法を図２及び図３を用いて説明する。先
ず、半導体基板１０上に高濃度埋込み層１２を形成し、
高濃度埋込み層１２上にエピタキシャル層１４を形成す
る（図２（ａ））。エピタキシャル層１４の素子分離領
域にＬＯＣＯＳ法によりフィールド酸化膜１６を形成し
て素子領域を画定する。全面に多結晶シリコンからなる
ベース電極層２２を形成する（図２（ａ））。ベース電
極層２２の素子領域中央には、ベース領域を形成するた
めのベース窓３２を開口する（図２（ａ））。
ジスタの製造方法を図２及び図３を用いて説明する。先
ず、半導体基板１０上に高濃度埋込み層１２を形成し、
高濃度埋込み層１２上にエピタキシャル層１４を形成す
る（図２（ａ））。エピタキシャル層１４の素子分離領
域にＬＯＣＯＳ法によりフィールド酸化膜１６を形成し
て素子領域を画定する。全面に多結晶シリコンからなる
ベース電極層２２を形成する（図２（ａ））。ベース電
極層２２の素子領域中央には、ベース領域を形成するた
めのベース窓３２を開口する（図２（ａ））。
【００１３】次に、ベース窓３２を有するベース電極層
２２をマスクとして、角度θの斜め方向から不純物をイ
オン注入する角度イオン注入により、ベース窓３２の端
部下方にのみ高濃度不純物領域３４を形成する（図２
（ｂ））。次に、ベース窓３２を有するベース電極層２
２をマスクとして、垂直上方から不純物をイオン注入し
てベース領域１８を形成する（図２（ｃ））。
２２をマスクとして、角度θの斜め方向から不純物をイ
オン注入する角度イオン注入により、ベース窓３２の端
部下方にのみ高濃度不純物領域３４を形成する（図２
（ｂ））。次に、ベース窓３２を有するベース電極層２
２をマスクとして、垂直上方から不純物をイオン注入し
てベース領域１８を形成する（図２（ｃ））。
【００１４】次に、全面に酸化シリコンを堆積したのち
異方性エッチングによりベース領域１８を露出させると
共に、ベース電極層２２上に絶縁層２４を形成し、ベー
ス窓２２側壁にサイドウオール２６を形成する（図３
（ａ））。次に、ベース領域１８にコンタクトするよう
に、多結晶シリコンからなるエミッタ電極２８を形成す
る（図３（ｂ））。続いて、イオン注入によりエミッタ
電極２８に不純物を添加した後、エミッタ電極２８から
ベース領域１８に不純物を拡散してエミッタ領域２０を
形成する（図３（ｂ））。
異方性エッチングによりベース領域１８を露出させると
共に、ベース電極層２２上に絶縁層２４を形成し、ベー
ス窓２２側壁にサイドウオール２６を形成する（図３
（ａ））。次に、ベース領域１８にコンタクトするよう
に、多結晶シリコンからなるエミッタ電極２８を形成す
る（図３（ｂ））。続いて、イオン注入によりエミッタ
電極２８に不純物を添加した後、エミッタ電極２８から
ベース領域１８に不純物を拡散してエミッタ領域２０を
形成する（図３（ｂ））。
【００１５】このような本実施例の製造方法によれば、
ベース窓を利用して不純物を角度イオン注入することに
より、エミッタ領域の端部下方にのみ高濃度不純物領域
を形成することができる。本発明によるバイポーラトラ
ンジスタの有効性を確認するために、図４及び図５に示
すバイポーラトランジスタの構造モデルを用いて数値解
析を行なった。この数値解析ではバイポーラトランジス
タの対称性を考慮して、図４及び図５に示すようなバイ
ポーラトランジスタの１／２構造をモデルとしている。
ベース窓を利用して不純物を角度イオン注入することに
より、エミッタ領域の端部下方にのみ高濃度不純物領域
を形成することができる。本発明によるバイポーラトラ
ンジスタの有効性を確認するために、図４及び図５に示
すバイポーラトランジスタの構造モデルを用いて数値解
析を行なった。この数値解析ではバイポーラトランジス
タの対称性を考慮して、図４及び図５に示すようなバイ
ポーラトランジスタの１／２構造をモデルとしている。
【００１６】図４は従来のバイポーラトランジスタの構
造モデルであり、図５は本発明のバイポーラトランジス
タの構造モデルである。コレクタ領域４０上にベース領
域４２が設けられ、ベース領域４２中にエミッタ領域４
４が設けられている。ベース領域４２との界面に接する
コレクタ領域４０中に高濃度不純物領域４６が設けられ
ている。図４に示す従来の構造モデルでは、コレクタ領
域４０の左端から０．４μｍ入った所まで高濃度不純物
領域４６が設けられている。図５に示す本発明のバイポ
ーラトランジスタの構造モデルでは、エミッタ領域４４
の端部下方に０．１μｍ幅の高濃度不純物領域４６が設
けられている。
造モデルであり、図５は本発明のバイポーラトランジス
タの構造モデルである。コレクタ領域４０上にベース領
域４２が設けられ、ベース領域４２中にエミッタ領域４
４が設けられている。ベース領域４２との界面に接する
コレクタ領域４０中に高濃度不純物領域４６が設けられ
ている。図４に示す従来の構造モデルでは、コレクタ領
域４０の左端から０．４μｍ入った所まで高濃度不純物
領域４６が設けられている。図５に示す本発明のバイポ
ーラトランジスタの構造モデルでは、エミッタ領域４４
の端部下方に０．１μｍ幅の高濃度不純物領域４６が設
けられている。
【００１７】コレクタ領域４０下面の全面にコレクタ電
極４８が設けられ、エミッタ領域４４上にエミッタ電極
５０が設けられ、ベース領域４２上にベース電極５２が
設けられている。図４及び図５に示す構造モデルを用い
たデバイスシュミレ−タを用いて次のような解析結果が
得られた、図４に示す従来の構造モデルの遮断周波数ｆ
T が１４［ＧＨｚ］である（但し、コレクタ電流ＩC ＝
６．９Ｅ−５［Ａ］、ベース抵抗ＲB ＝１．１［ＫΩ］
のとき）のに対し、図５に示す本発明の構造モデルの遮
断周波数ｆT は１２［ＧＨｚ］であり（但し、コレクタ
電流ＩC ＝３．１Ｅ−５［Ａ］、ベース抵抗ＲB ＝１．
１［ＫΩ］のとき）、デバイス特性は従来と比べてほと
んど遜色なかった。
極４８が設けられ、エミッタ領域４４上にエミッタ電極
５０が設けられ、ベース領域４２上にベース電極５２が
設けられている。図４及び図５に示す構造モデルを用い
たデバイスシュミレ−タを用いて次のような解析結果が
得られた、図４に示す従来の構造モデルの遮断周波数ｆ
T が１４［ＧＨｚ］である（但し、コレクタ電流ＩC ＝
６．９Ｅ−５［Ａ］、ベース抵抗ＲB ＝１．１［ＫΩ］
のとき）のに対し、図５に示す本発明の構造モデルの遮
断周波数ｆT は１２［ＧＨｚ］であり（但し、コレクタ
電流ＩC ＝３．１Ｅ−５［Ａ］、ベース抵抗ＲB ＝１．
１［ＫΩ］のとき）、デバイス特性は従来と比べてほと
んど遜色なかった。
【００１８】一方、コレクタベース接合容量ＣCBは、図
４に示す従来の構造モデルでは、３．４Ｅ−１６［Ｆ］
である（但し、コレクタ電流ＩC＝８．９Ｅ−７［Ａ］
のとき）のに対し、図５に示す本発明の構造モデルで
は、２．３Ｅ−１６［Ｆ］であり（但し、コレクタ電流
ＩC ＝８．５Ｅ−７［Ａ］のとき）、従来と比べてコレ
クタベース接合容量ＣCBの低減が実現できた。
４に示す従来の構造モデルでは、３．４Ｅ−１６［Ｆ］
である（但し、コレクタ電流ＩC＝８．９Ｅ−７［Ａ］
のとき）のに対し、図５に示す本発明の構造モデルで
は、２．３Ｅ−１６［Ｆ］であり（但し、コレクタ電流
ＩC ＝８．５Ｅ−７［Ａ］のとき）、従来と比べてコレ
クタベース接合容量ＣCBの低減が実現できた。
【００１９】すなわち、図４及び図５に示すバイポーラ
トランジスタの構造モデルを用いた数値解析により、本
発明のバイポーラトランジスタは、従来と同程度のデバ
イス特性を確保しつつ、コレクタベース接合容量を約３
０％以上も低減させる効果を有することが確認できた。
本発明は上記実施例に限らず種々の変形が可能である。
トランジスタの構造モデルを用いた数値解析により、本
発明のバイポーラトランジスタは、従来と同程度のデバ
イス特性を確保しつつ、コレクタベース接合容量を約３
０％以上も低減させる効果を有することが確認できた。
本発明は上記実施例に限らず種々の変形が可能である。
【００２０】例えば、上記実施例では角度イオン注入に
より高濃度不純物領域を形成したが、エミッタ形成予定
領域の端部上方が開口したマスクを用いて垂直上方から
不純物をイオン注入することにより、エミッタ領域端部
下方にのみ高濃度不純物領域を形成するようにしてもよ
い、
より高濃度不純物領域を形成したが、エミッタ形成予定
領域の端部上方が開口したマスクを用いて垂直上方から
不純物をイオン注入することにより、エミッタ領域端部
下方にのみ高濃度不純物領域を形成するようにしてもよ
い、
【００２１】
【発明の効果】以上の通り、本発明によれば、ベースの
押し出し効果を抑制しつつ、約３０％以上もコレクタと
ベース間の接合容量を低減することができ、バイポ−ラ
トランジスタの性能向上に寄与するところが大きい。
押し出し効果を抑制しつつ、約３０％以上もコレクタと
ベース間の接合容量を低減することができ、バイポ−ラ
トランジスタの性能向上に寄与するところが大きい。
【図１】本発明の一実施例によるバイポーラトランジス
タの断面図である。
タの断面図である。
【図２】本発明の一実施例によるバイポーラトランジス
タの製造方法の工程断面図（その１）である。
タの製造方法の工程断面図（その１）である。
【図３】本発明の一実施例によるバイポーラトランジス
タの製造方法の工程断面図（その２）である。
タの製造方法の工程断面図（その２）である。
【図４】従来のバイポーラトランジスタの構造モデルを
示す断面図である。
示す断面図である。
【図５】本発明のバイポーラトランジスタの構造モデル
を示す断面図である。
を示す断面図である。
【図６】従来のバイポーラトランジスタの断面図であ
る。
る。
１０…半導体基板
１２…高濃度埋込み層
１４…エピタキシャル層
１６…フィールド酸化膜
１８…ベース領域
２０…エミッタ領域
２２…ベース電極層
２４…絶縁層
２６…サイドウオール
２８…エミッタ電極
３０…高濃度不純物領域
３２…ベース窓
３４…高濃度不純物領域
４０…コレクタ領域
４２…ベース領域
４４…エミッタ領域
４６…高濃度不純物領域
４８…コレクタ電極
５０…エミッタ電極
５２…ベース電極
Claims (2)
- 【請求項１】 コレクタ領域と、前記コレクタ領域表面
に形成されたベース領域と、前記ベース領域表面に形成
されたエミッタ領域と、前記ベース領域との界面近傍の
前記コレクタ領域内に形成された高濃度不純物領域とを
有する半導体装置において、前記高濃度不純物領域は、
前記エミッタ領域の端部下方にのみ設けられていること
を特徴とする半導体装置。 - 【請求項２】 コレクタ領域表面にベース窓が開口され
たベース電極層を形成する工程と、前記ベース電極層を
マスクとして前記ベース窓を介して斜め上方から前記コ
レクタ領域中に不純物イオンを注入し、前記コレクタ領
域中の前記ベース窓端部下方にのみ高濃度不純物領域を
形成する工程と、前記ベース電極層をマスクとして前記
ベース窓を介してほぼ垂直上方から不純物イオンを注入
し、前記コレクタ領域表面にベース領域を形成する工程
と、前記ベース領域表面にエミッタ領域を形成する工程
とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154330A JPH053202A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154330A JPH053202A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053202A true JPH053202A (ja) | 1993-01-08 |
Family
ID=15581793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154330A Withdrawn JPH053202A (ja) | 1991-06-26 | 1991-06-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008040632A1 (en) * | 2006-10-05 | 2008-04-10 | International Business Machines Corporation | Local collector implant structure for heterojunction bipolar transistors and method of forming the same |
-
1991
- 1991-06-26 JP JP3154330A patent/JPH053202A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008040632A1 (en) * | 2006-10-05 | 2008-04-10 | International Business Machines Corporation | Local collector implant structure for heterojunction bipolar transistors and method of forming the same |
| JP2010506390A (ja) * | 2006-10-05 | 2010-02-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヘテロ接合バイポーラ・トランジスタのための局所コレクタ注入構造体及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693782A (en) | Fabrication method of semiconductor device | |
| US4641416A (en) | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter | |
| EP0301223A2 (en) | Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure | |
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| EP0147249A1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| JPH0557741B2 (ja) | ||
| JPS5934660A (ja) | 半導体装置 | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH053202A (ja) | 半導体装置及びその製造方法 | |
| JP2001053276A (ja) | 増加したソース接触面積を有する立て形半導体装置の形成方法 | |
| JP2001267326A (ja) | 半導体装置及びその製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JPS5915494B2 (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPS6140145B2 (ja) | ||
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP3013438B2 (ja) | 半導体集積回路装置 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0831463B2 (ja) | 半導体装置 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JP2001068478A (ja) | 半導体装置およびその製造方法 | |
| JPS63241962A (ja) | 半導体装置及びその製造方法 | |
| JPH05226356A (ja) | 半導体装置の製造方法 | |
| JPS63228754A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |