JPH05324362A - 計算機システム間の通信割込み制御方式 - Google Patents
計算機システム間の通信割込み制御方式Info
- Publication number
- JPH05324362A JPH05324362A JP4122984A JP12298492A JPH05324362A JP H05324362 A JPH05324362 A JP H05324362A JP 4122984 A JP4122984 A JP 4122984A JP 12298492 A JP12298492 A JP 12298492A JP H05324362 A JPH05324362 A JP H05324362A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- computer
- communication
- computer system
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】仮想計算機システムと仮想計算機システム間の
通信を共用メモリのもつシステム間通信機能を行う際の
計算機システム間の通信割込制御方式に関し、実計算機
側から行った通信要求の割込みの仮想計算機システム内
での反映状態を、要求側から正確に把握できるようにす
る。 【構成】実計算機１０から発行されたシステム間通信の
割込みを保留手段２４で保留して制御プログラム１６に
割込みを反映し、制御プログラム１６が更に要求先の仮
想計算機１４に割込みを反映し終るまでは、要求元の実
計算機１０側からは割込保留中の状態に見せるように保
留状態を保持する。制御プログラム１６が仮想計算機１
８に割込みを反映した時点で、保留解除手段２６が保留
手段２４による保留中状態を解除する。
通信を共用メモリのもつシステム間通信機能を行う際の
計算機システム間の通信割込制御方式に関し、実計算機
側から行った通信要求の割込みの仮想計算機システム内
での反映状態を、要求側から正確に把握できるようにす
る。 【構成】実計算機１０から発行されたシステム間通信の
割込みを保留手段２４で保留して制御プログラム１６に
割込みを反映し、制御プログラム１６が更に要求先の仮
想計算機１４に割込みを反映し終るまでは、要求元の実
計算機１０側からは割込保留中の状態に見せるように保
留状態を保持する。制御プログラム１６が仮想計算機１
８に割込みを反映した時点で、保留解除手段２６が保留
手段２４による保留中状態を解除する。
Description
【０００１】
【産業上の利用分野】本特許は、実計算機システムと仮
想計算機システム間の通信を共用メモリのもつシステム
間通信機能を行う際の計算機システム間の通信割込制御
方式に関する。複数の計算機システムで構成される大型
コンピュータシステムの利用技術の一つとして、異なる
システムの実計算機と仮想計算機であるゲストＶＭとで
外部記憶装置として設けたシステムストレージＳＳＵを
共用し、高速ホットスタンバイや複数システムによる高
速処理を実現しながら、仮想計算機によるＣＰＵの有効
利用を実現するようなシステムがある。
想計算機システム間の通信を共用メモリのもつシステム
間通信機能を行う際の計算機システム間の通信割込制御
方式に関する。複数の計算機システムで構成される大型
コンピュータシステムの利用技術の一つとして、異なる
システムの実計算機と仮想計算機であるゲストＶＭとで
外部記憶装置として設けたシステムストレージＳＳＵを
共用し、高速ホットスタンバイや複数システムによる高
速処理を実現しながら、仮想計算機によるＣＰＵの有効
利用を実現するようなシステムがある。
【０００２】このようなシステムの異なる実計算機と仮
想計算機間での通信を、共用メモリに設けたシステム間
通信機能（ＧＳＩＧＰ）により実現する場合、通信割込
要求を相手先で保留し、割込みが相手先計算機に反映さ
れたときに割込保留を解除するハードウェアを設けてい
る。この割込保留中の状態は要求元の計算機のハードウ
ェアから常時見ることができ、割込要求の保留状態が解
除されたならば、割込が相手先計算機に反映されたもの
と判断して次の処理に移行している。
想計算機間での通信を、共用メモリに設けたシステム間
通信機能（ＧＳＩＧＰ）により実現する場合、通信割込
要求を相手先で保留し、割込みが相手先計算機に反映さ
れたときに割込保留を解除するハードウェアを設けてい
る。この割込保留中の状態は要求元の計算機のハードウ
ェアから常時見ることができ、割込要求の保留状態が解
除されたならば、割込が相手先計算機に反映されたもの
と判断して次の処理に移行している。
【０００３】ここで、システムの異なる実計算機から仮
想計算機に通信割込みを発行した場合、仮想計算機とし
てのゲストＶＭは、ＶＭモニタとして知られた制御プロ
グラムＣＰにより動作可能状態にあり、割込みはまず制
御プログラムＣＰに反映した後、次に相手先のゲストＶ
Ｍに反映される。しかし、割込保留は制御プログラムに
反映された段階で解除され、実際にゲストＶＭに反映さ
れていないにもかかわらず要求元からは割込みが反映さ
れたように見えてしまい、この点の改善が望まれる。
想計算機に通信割込みを発行した場合、仮想計算機とし
てのゲストＶＭは、ＶＭモニタとして知られた制御プロ
グラムＣＰにより動作可能状態にあり、割込みはまず制
御プログラムＣＰに反映した後、次に相手先のゲストＶ
Ｍに反映される。しかし、割込保留は制御プログラムに
反映された段階で解除され、実際にゲストＶＭに反映さ
れていないにもかかわらず要求元からは割込みが反映さ
れたように見えてしまい、この点の改善が望まれる。
【０００４】
【従来の技術】従来、図７に示すように、複数の実計算
機システム１２同士でシステムストレージＳＳＵとして
設けた外部記憶装置を共用メモリ２０して使用する複合
システムの場合、共用メモリ２０に設けたシステム間通
信機能（ＧＳＩＧＰ）２２によりシステム間の通信を行
うことが可能であり、割込みの保留状態や反映状態を正
確に把握することができる。
機システム１２同士でシステムストレージＳＳＵとして
設けた外部記憶装置を共用メモリ２０して使用する複合
システムの場合、共用メモリ２０に設けたシステム間通
信機能（ＧＳＩＧＰ）２２によりシステム間の通信を行
うことが可能であり、割込みの保留状態や反映状態を正
確に把握することができる。
【０００５】しかし、共用メモリ２０を共用する計算機
システムが実計算機システムではなく、ＶＭモニタとし
て知られた制御プログラムＣＰによりＯＳ上で動作可能
となる仮想計算機として機能するゲストＶＭであった場
合、実計算機同士の時と同じように、実計算機からシテ
ム間通信機能２２を使用してゲストＶＭに通信要求の割
込みを発行すると、相手先となった仮想計算機システム
でゲストＶＭを動作可能としている制御プログラムＣＰ
にまず割込みが反映され、続いて制御プログラムＣＰか
ら要求先のゲストＶＭに割込みが反映される。
システムが実計算機システムではなく、ＶＭモニタとし
て知られた制御プログラムＣＰによりＯＳ上で動作可能
となる仮想計算機として機能するゲストＶＭであった場
合、実計算機同士の時と同じように、実計算機からシテ
ム間通信機能２２を使用してゲストＶＭに通信要求の割
込みを発行すると、相手先となった仮想計算機システム
でゲストＶＭを動作可能としている制御プログラムＣＰ
にまず割込みが反映され、続いて制御プログラムＣＰか
ら要求先のゲストＶＭに割込みが反映される。
【０００６】図８は実計算機システム１２−１，１２−
２間で通信を行った場合であり、実計算機システム１２
−１の実計算機１０−１から発行された通信割込みは相
手先の実計算機システム１２−２に設けたハードウェア
内で保留され、通信要求の発行側からは、この保留状態
が見えるようになっている。具体的には次の〜の手
順に従った処理を行う。
２間で通信を行った場合であり、実計算機システム１２
−１の実計算機１０−１から発行された通信割込みは相
手先の実計算機システム１２−２に設けたハードウェア
内で保留され、通信要求の発行側からは、この保留状態
が見えるようになっている。具体的には次の〜の手
順に従った処理を行う。
【０００７】実計算機システム１２−１の実計算機１
０−１は、実計算機システム１２−２の実計算機１２−
２に通信を行うために、通信要求の割込みを発行する。 実計算機１０−１からの割込みを受けた相手先の実計
算機システム１２−２は、割込みが実計算機１０−２に
反映状態でないため、ハードウェアで割込みを保留す
る。この時、要求元の実計算機１０−１からは、割込み
が保留されていることが確認できる。
０−１は、実計算機システム１２−２の実計算機１２−
２に通信を行うために、通信要求の割込みを発行する。 実計算機１０−１からの割込みを受けた相手先の実計
算機システム１２−２は、割込みが実計算機１０−２に
反映状態でないため、ハードウェアで割込みを保留す
る。この時、要求元の実計算機１０−１からは、割込み
が保留されていることが確認できる。
【０００８】実計算機１０−２に割込みが反映可能に
なった時点で、ハードウェアが割込みを反映する。この
割込みの反映時点で割込み保留が解除されるため、要求
元の実計算機１０−１から割込みが反映されたことが確
認できる。
なった時点で、ハードウェアが割込みを反映する。この
割込みの反映時点で割込み保留が解除されるため、要求
元の実計算機１０−１から割込みが反映されたことが確
認できる。
【０００９】
【発明が解決しようとする課題】しかしながら、実計算
機システムから仮想計算機システムに通信要求の割込み
を発行した場合、仮想計算機システムに設けた割込みを
保留するハードウェアは、割込が制御プログラムＣＰに
反映された時点で保留中状態を解除してしまう。このた
め要求者の実計算システムは、仮想計算機システムにお
ける割込みの保留状態や割込みの反映状態を正確に判定
することができない。
機システムから仮想計算機システムに通信要求の割込み
を発行した場合、仮想計算機システムに設けた割込みを
保留するハードウェアは、割込が制御プログラムＣＰに
反映された時点で保留中状態を解除してしまう。このた
め要求者の実計算システムは、仮想計算機システムにお
ける割込みの保留状態や割込みの反映状態を正確に判定
することができない。
【００１０】図９は実計算機システムから仮想計算機シ
ステムに通信要求の割込みを行った場合であり、次の
〜の手順に従った処理を行う。 実計算機システム１２の実計算機１０は仮想計算機シ
ステムのゲストＶＭ１４と通信を行うために、通信要求
の割込を発行する。 実計算機１０から割込み要求を受けた仮想計算機シス
テムの制御プログラム１６が割込みが反映状態でないた
め、ハードウェアで割込みを保留する。この時、実計算
機１０側からは割込みが保留されていることが確認でき
る。
ステムに通信要求の割込みを行った場合であり、次の
〜の手順に従った処理を行う。 実計算機システム１２の実計算機１０は仮想計算機シ
ステムのゲストＶＭ１４と通信を行うために、通信要求
の割込を発行する。 実計算機１０から割込み要求を受けた仮想計算機シス
テムの制御プログラム１６が割込みが反映状態でないた
め、ハードウェアで割込みを保留する。この時、実計算
機１０側からは割込みが保留されていることが確認でき
る。
【００１１】制御プログラム１６が割込み可能になっ
たので、制御プログラム１６にハードウェアが割込みを
反映する。この時点でハードウェアの割込み保留が解除
され、実計算機１０側からは割込みが相手先のゲストＶ
Ｍ１４に反映されたかのようように見える。しかし、こ
の時点ではゲストＶＭ１４に割込みは反映されていな
い。
たので、制御プログラム１６にハードウェアが割込みを
反映する。この時点でハードウェアの割込み保留が解除
され、実計算機１０側からは割込みが相手先のゲストＶ
Ｍ１４に反映されたかのようように見える。しかし、こ
の時点ではゲストＶＭ１４に割込みは反映されていな
い。
【００１２】制御プログラム１６は発生した割込みの
内容からゲストＶＭ１４に対して割込みを反映する。図
１０は図９のシステム間通信における割込みの反映処理
を通信要求発行側と割込み反映処理側とに別けて示した
フローチャートである。このように仮想計算機システム
における割込み反映処理は、制御プログラム１６Ｐに割
込みが発生した時点で、要求元の実計算機１０側は割込
の反映を確認してシステム間通信の終了を判断するた
め、相手先のゲストＶＭに割込みが反映されたか否かを
正確に判断できないという問題がある。
内容からゲストＶＭ１４に対して割込みを反映する。図
１０は図９のシステム間通信における割込みの反映処理
を通信要求発行側と割込み反映処理側とに別けて示した
フローチャートである。このように仮想計算機システム
における割込み反映処理は、制御プログラム１６Ｐに割
込みが発生した時点で、要求元の実計算機１０側は割込
の反映を確認してシステム間通信の終了を判断するた
め、相手先のゲストＶＭに割込みが反映されたか否かを
正確に判断できないという問題がある。
【００１３】また、システム間通信機能（ＧＳＩＧＰ）
２２により他の仮想計算機システムのＩＰＬ等の機能を
使用すると、ゲストＶＭではなく制御プログラムＣＰが
ＩＰＬされてしまうため、ゲストＶＭに対して正確な処
理が実行できなくなり、実計算機システム側からは仮想
計算機システム側の状態が把握できなくなってしまうと
いう問題があった。。
２２により他の仮想計算機システムのＩＰＬ等の機能を
使用すると、ゲストＶＭではなく制御プログラムＣＰが
ＩＰＬされてしまうため、ゲストＶＭに対して正確な処
理が実行できなくなり、実計算機システム側からは仮想
計算機システム側の状態が把握できなくなってしまうと
いう問題があった。。
【００１４】本発明は、このような従来の問題点に鑑み
てなされたもので、実計算機側から行った通信要求の割
込みの仮想計算機システム内での反映状態を、要求側か
ら正確に把握できるようにした計算機システム間の通信
割込み制御方式を提供することを目的とする。
てなされたもので、実計算機側から行った通信要求の割
込みの仮想計算機システム内での反映状態を、要求側か
ら正確に把握できるようにした計算機システム間の通信
割込み制御方式を提供することを目的とする。
【００１５】
【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、１又は複数の実計算機１０を
備えた実計算機システム１２と、オペレーションシステ
ム上で実現される１又は複数の仮想計算機（ゲストＶ
Ｍ）１４と仮想計算機１４を動作可能とする制御プログ
ラム（ＶＭモニタ）１６を備えた仮想計算機システム１
８と、実計算機システム１０及び仮想計算機システム１
８で共用される共用メモリ２０と、共用メモリ２０に装
備され、実計算機システム１０と仮想計算機システム１
８との間の通信を行うシステム間通信手段（ＧＳＩＧ
Ｐ）２２とを備え、実計算機１０から特定の仮想計算機
１４に発行した通信要求を受けて要求先で通信割込み制
御を行う計算機システム間の通信割込み制御方式を対象
とする。
図である。まず本発明は、１又は複数の実計算機１０を
備えた実計算機システム１２と、オペレーションシステ
ム上で実現される１又は複数の仮想計算機（ゲストＶ
Ｍ）１４と仮想計算機１４を動作可能とする制御プログ
ラム（ＶＭモニタ）１６を備えた仮想計算機システム１
８と、実計算機システム１０及び仮想計算機システム１
８で共用される共用メモリ２０と、共用メモリ２０に装
備され、実計算機システム１０と仮想計算機システム１
８との間の通信を行うシステム間通信手段（ＧＳＩＧ
Ｐ）２２とを備え、実計算機１０から特定の仮想計算機
１４に発行した通信要求を受けて要求先で通信割込み制
御を行う計算機システム間の通信割込み制御方式を対象
とする。
【００１６】このような計算機システム間の通信割込み
制御方式として本発明にあっては、仮想計算機システム
側１８に、実計算機１０から発行されたシステム間通信
の割込みを保留して制御プログラム１６に割込みを反映
し、制御プログラム１６が更に要求先の仮想計算機１４
に割込みを反映し終るまでは、要求元の実計算機１０側
からは割込保留中の状態に見せるように割込保留状態を
維持する保留手段２４と、制御プログラム１６が仮想計
算機１８に割込みを反映した時点で、保留手段２４によ
る保留中状態を解除する保留解除手段２６とを設けたこ
とを特徴とする。
制御方式として本発明にあっては、仮想計算機システム
側１８に、実計算機１０から発行されたシステム間通信
の割込みを保留して制御プログラム１６に割込みを反映
し、制御プログラム１６が更に要求先の仮想計算機１４
に割込みを反映し終るまでは、要求元の実計算機１０側
からは割込保留中の状態に見せるように割込保留状態を
維持する保留手段２４と、制御プログラム１６が仮想計
算機１８に割込みを反映した時点で、保留手段２４によ
る保留中状態を解除する保留解除手段２６とを設けたこ
とを特徴とする。
【００１７】ここで仮想計算機システム１８の割込保留
手段２４および保留解除手段２６はハードウェアで構成
する。また実計算機システム１２には、他の実計算機１
０又は仮想計算機１４から発行されたシステム間通信の
割込み要求を保留し、要求先の実計算機に反映した時点
で保留中状態を解除する保留手段を設ける。
手段２４および保留解除手段２６はハードウェアで構成
する。また実計算機システム１２には、他の実計算機１
０又は仮想計算機１４から発行されたシステム間通信の
割込み要求を保留し、要求先の実計算機に反映した時点
で保留中状態を解除する保留手段を設ける。
【００１８】
【作用】このような構成を備えた本発明の計算機システ
ム間の通信割込み制御方式によれば、異なるシステムの
実計算機とゲストＶＭでメモリを共用する場合、実計算
機から発行した通信要求の割込みは、ゲストＶＭに反映
される間に制御プログラムに反映されるが、制御プログ
ラムに反映しても割込み保留状態を解除しないようにす
る。制御プログラムはゲストＶＭの状態を調べて割込み
を反映し、ゲストＶＭに対する割込み反映が完了した時
点で割込保留を解除するようになる。
ム間の通信割込み制御方式によれば、異なるシステムの
実計算機とゲストＶＭでメモリを共用する場合、実計算
機から発行した通信要求の割込みは、ゲストＶＭに反映
される間に制御プログラムに反映されるが、制御プログ
ラムに反映しても割込み保留状態を解除しないようにす
る。制御プログラムはゲストＶＭの状態を調べて割込み
を反映し、ゲストＶＭに対する割込み反映が完了した時
点で割込保留を解除するようになる。
【００１９】これにより要求元の実計算機から要求先の
ゲストＶＭへの割込み処理が正確に把握できるようにな
る。
ゲストＶＭへの割込み処理が正確に把握できるようにな
る。
【００２０】
【実施例】図２は本発明の通信割込み制御方式が適用さ
れるコンピュータシステムの実施例構成図である。図２
において、３０−１，３０−２，・・・３０−ｎは計算
機システムである。計算機システム３０−１〜３０−ｎ
は例えば計算機システム３０−１を代表して説明すると
次のようになる。
れるコンピュータシステムの実施例構成図である。図２
において、３０−１，３０−２，・・・３０−ｎは計算
機システムである。計算機システム３０−１〜３０−ｎ
は例えば計算機システム３０−１を代表して説明すると
次のようになる。
【００２１】計算機システム３０−１にはこの実施例に
あっては２台のＣＰＵ３２−１と３２−２が設けられ、
ＣＰＵ３２−１，３２−２に対しては主記憶制御装置
（ＭＣＵ）３４を介して主記憶装置（ＭＳＵ）３６が設
けられている。また、主記憶制御装置３４に対しチャネ
ルプロセッサ（ＣＨＰ）３８を介して外部装置として接
続するサブシステム用のシステムバス４０が接続され
る。
あっては２台のＣＰＵ３２−１と３２−２が設けられ、
ＣＰＵ３２−１，３２−２に対しては主記憶制御装置
（ＭＣＵ）３４を介して主記憶装置（ＭＳＵ）３６が設
けられている。また、主記憶制御装置３４に対しチャネ
ルプロセッサ（ＣＨＰ）３８を介して外部装置として接
続するサブシステム用のシステムバス４０が接続され
る。
【００２２】サブシステム用のシステムバス４０には、
この実施例にあってはデバイスインタフェース４２を介
して直接アクセス装置（ＤＡＳＤ）として磁気ディスク
装置４４を接続している。また、他のデバイスインタフ
ェース４６を介して通信回線あるいはローカルエリアネ
ットワークＬＡＮより適宜の端末を接続することができ
る。
この実施例にあってはデバイスインタフェース４２を介
して直接アクセス装置（ＤＡＳＤ）として磁気ディスク
装置４４を接続している。また、他のデバイスインタフ
ェース４６を介して通信回線あるいはローカルエリアネ
ットワークＬＡＮより適宜の端末を接続することができ
る。
【００２３】このような構成は他の計算機システム３０
−２〜３０−ｎについても同じである。計算機システム
３０−１〜３０−ｎに対してはシステムストレージ（Ｓ
ＳＵ）として共用される共用メモリ装置２０がシステム
バス４６を介して接続されている。この共用メモリ装置
２０内には各計算機システム３０−１〜３０−ｎ間での
通信を可能とするシステム間通信機能（ＧＳＩＧＰ）２
２が設けられている。また、共用メモリ装置２０のシス
テム間通信機能２２に対応して計算機システム３０−１
〜３０ｎに設けた主記憶制御装置３４内にはシステム間
通信に必要なハードウェア及びファームウェアが設けら
れている。
−２〜３０−ｎについても同じである。計算機システム
３０−１〜３０−ｎに対してはシステムストレージ（Ｓ
ＳＵ）として共用される共用メモリ装置２０がシステム
バス４６を介して接続されている。この共用メモリ装置
２０内には各計算機システム３０−１〜３０−ｎ間での
通信を可能とするシステム間通信機能（ＧＳＩＧＰ）２
２が設けられている。また、共用メモリ装置２０のシス
テム間通信機能２２に対応して計算機システム３０−１
〜３０ｎに設けた主記憶制御装置３４内にはシステム間
通信に必要なハードウェア及びファームウェアが設けら
れている。
【００２４】ここで、例えば計算機システム３０−１に
設けたＣＰＵ３２−１は実計算機として主記憶装置３６
のＯＳを実行し、またＣＰＵ３２−２は仮想計算機とし
てのゲストＶＭとして主記憶装置３６上のＯＳを実行
し、ゲストＶＭの動作を可能とするため、同時に主記憶
装置３６のＶＭモニタプログラムとして知られた制御プ
ログラムを実行する。ＣＰＵ３２−２で実行するＯＳ上
のゲストＶＭは通常、複数のゲストＶＭを実行し、これ
ら複数のゲストＶＭを１つの制御プログラムが管理する
ようになる。
設けたＣＰＵ３２−１は実計算機として主記憶装置３６
のＯＳを実行し、またＣＰＵ３２−２は仮想計算機とし
てのゲストＶＭとして主記憶装置３６上のＯＳを実行
し、ゲストＶＭの動作を可能とするため、同時に主記憶
装置３６のＶＭモニタプログラムとして知られた制御プ
ログラムを実行する。ＣＰＵ３２−２で実行するＯＳ上
のゲストＶＭは通常、複数のゲストＶＭを実行し、これ
ら複数のゲストＶＭを１つの制御プログラムが管理する
ようになる。
【００２５】この結果、ＣＰＵ３２−１は図１の原理図
に示した実計算機１０として機能し、またＣＰＵ３２−
２は図１の原理図に示した仮想計算機システム１８内の
制御プログラム１６及び仮想計算機１４として動作す
る。更に、図１の原理図の仮想計算機システム１８に設
けられた割込保留手段２４及び保留解除手段２６のハー
ドウェアは主記憶制御装置３４側に設けられることにな
る。
に示した実計算機１０として機能し、またＣＰＵ３２−
２は図１の原理図に示した仮想計算機システム１８内の
制御プログラム１６及び仮想計算機１４として動作す
る。更に、図１の原理図の仮想計算機システム１８に設
けられた割込保留手段２４及び保留解除手段２６のハー
ドウェアは主記憶制御装置３４側に設けられることにな
る。
【００２６】計算機システム３０−１に対し内部構成を
示した他の計算機システム３０−２においても同様にＣ
ＰＵ３２−３で実計算機を実現し、ＣＰＵ３２−４で制
御プログラム及び仮想計算機としてのゲストＶＭを実現
する。計算機システム３０−１と３０−２間のシステム
間通信を例にとると、例えば計算機システム３０−１の
実計算機として動作するＣＰＵ３２−１から共用メモリ
装置２０のシステム間通信機能２２を使用して他の計算
機システム３０−２のＣＰＵ３２−４で実現される複数
のゲストＶＭの中の特定のゲストＶＭに通信を行う場
合、本発明による通信割込制御に従った処理が行われる
ことになる。
示した他の計算機システム３０−２においても同様にＣ
ＰＵ３２−３で実計算機を実現し、ＣＰＵ３２−４で制
御プログラム及び仮想計算機としてのゲストＶＭを実現
する。計算機システム３０−１と３０−２間のシステム
間通信を例にとると、例えば計算機システム３０−１の
実計算機として動作するＣＰＵ３２−１から共用メモリ
装置２０のシステム間通信機能２２を使用して他の計算
機システム３０−２のＣＰＵ３２−４で実現される複数
のゲストＶＭの中の特定のゲストＶＭに通信を行う場
合、本発明による通信割込制御に従った処理が行われる
ことになる。
【００２７】次に図３，図４及び図５を参照して図２の
計算機システムにおける本発明の通信割込制御の処理動
作を説明する。図３〜図５は図２の計算機システム３０
−１に設けたＣＰＵ３２−１で実現される実計算機１０
から共用メモリ２０のシステム間通信機能２２を使用し
て他の計算機システム３０−２に設けているＣＰＵ３２
−４で実現される複数のゲストＶＭ１，ＶＭ２の内、ゲ
ストＶＭ１を指定して通信を行ったときの動作をフェー
ズ〜に分けて示したものである。
計算機システムにおける本発明の通信割込制御の処理動
作を説明する。図３〜図５は図２の計算機システム３０
−１に設けたＣＰＵ３２−１で実現される実計算機１０
から共用メモリ２０のシステム間通信機能２２を使用し
て他の計算機システム３０−２に設けているＣＰＵ３２
−４で実現される複数のゲストＶＭ１，ＶＭ２の内、ゲ
ストＶＭ１を指定して通信を行ったときの動作をフェー
ズ〜に分けて示したものである。
【００２８】ここで、図３に示すように、計算機システ
ム３０−１には実計算機１０と共用メモリ装置２０のシ
ステム間通信機能２２にしたがった通信手順を実行する
ハードウェア４８が設けられる。また、計算機システム
３０−２内に実現される仮想計算機システムにはハード
ウェアで実現される割込保留装置２４，ＣＰＵ３２−４
のＯＳ上で実現される制御プログラム（ＣＰ）１６及び
図４の仮想計算機システム側に示す同じくＣＰＵ３２−
４で実行するＯＳ上に実現される２つのゲストＶＭ１４
−１，１４−２が設けられる。そこで、図３〜図５につ
いて〜の処理を説明すると次のようになる。
ム３０−１には実計算機１０と共用メモリ装置２０のシ
ステム間通信機能２２にしたがった通信手順を実行する
ハードウェア４８が設けられる。また、計算機システム
３０−２内に実現される仮想計算機システムにはハード
ウェアで実現される割込保留装置２４，ＣＰＵ３２−４
のＯＳ上で実現される制御プログラム（ＣＰ）１６及び
図４の仮想計算機システム側に示す同じくＣＰＵ３２−
４で実行するＯＳ上に実現される２つのゲストＶＭ１４
−１，１４−２が設けられる。そこで、図３〜図５につ
いて〜の処理を説明すると次のようになる。
【００２９】［フェーズ］図３の計算機システム３０
−１の実計算機１０は他の計算機システム３０−２に通
信を行うため、共用メモリ装置２０のシステム間通信機
能２２を使用して通信要求の割込みを発行する。 ［フェーズ］他の計算機システム３０−１の実計算機
１０から通信要求の割込みを受けた計算機システム３０
−２のハードウェアで実現される割込みを保留する。こ
の時、通信要求を発行した実計算機１０側からは仮想計
算機システムである計算機システム３０−２側で割込み
が保留状態にあることが確認できる。
−１の実計算機１０は他の計算機システム３０−２に通
信を行うため、共用メモリ装置２０のシステム間通信機
能２２を使用して通信要求の割込みを発行する。 ［フェーズ］他の計算機システム３０−１の実計算機
１０から通信要求の割込みを受けた計算機システム３０
−２のハードウェアで実現される割込みを保留する。こ
の時、通信要求を発行した実計算機１０側からは仮想計
算機システムである計算機システム３０−２側で割込み
が保留状態にあることが確認できる。
【００３０】仮想計算機システムの制御プログラム１６
が割込み反映可能な状態になったとき、割り込み保留装
置２４から割込みが発生する。従来装置では制御プログ
ラム１６に対し割込みを発生すると割込保留装置２４に
おける保留状態を解除しているが、本発明にあっては、
割込みを発生した後も割り込みの保留状態を継続して維
持する。従って、制御プログラム１６に対し割込みを発
生しても割込要求の発行元である実計算機１０側からは
依然として割込保留状態にあることが確認されている。
が割込み反映可能な状態になったとき、割り込み保留装
置２４から割込みが発生する。従来装置では制御プログ
ラム１６に対し割込みを発生すると割込保留装置２４に
おける保留状態を解除しているが、本発明にあっては、
割込みを発生した後も割り込みの保留状態を継続して維
持する。従って、制御プログラム１６に対し割込みを発
生しても割込要求の発行元である実計算機１０側からは
依然として割込保留状態にあることが確認されている。
【００３１】［フェーズ］図４に示すように、仮想計
算機システムの制御プログラム１６は割込保留装置２４
から発生した割込みを元に割込みを反映する対象となる
ゲストＶＭを決定し、ゲストＶＭ１４−１に対する割込
みを保留する。 ［フェーズ］ゲストＶＭ１４−１に対する割込みの反
映が可能となった時点で制御プログラム１６はゲストＶ
Ｍ１４−１に割込みを発生させる。このゲストＶＭ１４
−１に割込みを発生させた時点においても割込保留装置
２４にあっては依然として割込保留状態を維持してお
り、割込要求元である実計算機１０からは依然として割
込みが保留状態にあるように見えている。
算機システムの制御プログラム１６は割込保留装置２４
から発生した割込みを元に割込みを反映する対象となる
ゲストＶＭを決定し、ゲストＶＭ１４−１に対する割込
みを保留する。 ［フェーズ］ゲストＶＭ１４−１に対する割込みの反
映が可能となった時点で制御プログラム１６はゲストＶ
Ｍ１４−１に割込みを発生させる。このゲストＶＭ１４
−１に割込みを発生させた時点においても割込保留装置
２４にあっては依然として割込保留状態を維持してお
り、割込要求元である実計算機１０からは依然として割
込みが保留状態にあるように見えている。
【００３２】［フェーズ］続いて図５に示すように、
ゲストＶＭ１４−１に制御プログラム１６から発生した
割込みが反映されたことを確認した後に、制御プログラ
ム１６は解除装置２６を使用して割込保留装置２４の保
留状態を解除する。これによって、割込要求の発行元で
ある実計算機１０側では通信対象としたゲストＶＭ１４
−１に正確に通信要求の割込みが反映されたことを確認
してシステム間通信要求が成功したものと判定し、次の
処理に進む。
ゲストＶＭ１４−１に制御プログラム１６から発生した
割込みが反映されたことを確認した後に、制御プログラ
ム１６は解除装置２６を使用して割込保留装置２４の保
留状態を解除する。これによって、割込要求の発行元で
ある実計算機１０側では通信対象としたゲストＶＭ１４
−１に正確に通信要求の割込みが反映されたことを確認
してシステム間通信要求が成功したものと判定し、次の
処理に進む。
【００３３】図６は図３〜図４のフェーズ〜に示し
た処理をシステム間通信要求発行側と割込反映処理側と
に分けて示した処理フロー図である。図６において、ま
ず実計算機１０側でシステム間通信要求としてＧＳＩＧ
ＰをステップＳ１で発行すると、仮想計算機システムで
ある割込反映処理側はステップＳ１１で割込要求を保留
する。続いて制御プログラムＣＰにステップＳ１０２で
割込みを発生し、更にステップＳ１０３で割込みを発生
するゲストＶＭを決定した後、決定したゲストＶＭに対
する割込みを保留する。
た処理をシステム間通信要求発行側と割込反映処理側と
に分けて示した処理フロー図である。図６において、ま
ず実計算機１０側でシステム間通信要求としてＧＳＩＧ
ＰをステップＳ１で発行すると、仮想計算機システムで
ある割込反映処理側はステップＳ１１で割込要求を保留
する。続いて制御プログラムＣＰにステップＳ１０２で
割込みを発生し、更にステップＳ１０３で割込みを発生
するゲストＶＭを決定した後、決定したゲストＶＭに対
する割込みを保留する。
【００３４】ゲストＶＭが割込反映可能状態になるとス
テップＳ１０４で制御プログラムＣＰからゲストＶＭに
割込みが発生し、ステップＳ１０５でゲストＶＭに対す
る割込みの反映が確認された後、割込みの保留状態を解
除する。ステップＳ１０５の割り込みの保留状態の解除
はステップＳ２において発行側である実計算機で確認さ
れ、システム間通信ＧＳＩＧＰが成功したと判定して次
の処理に進む。
テップＳ１０４で制御プログラムＣＰからゲストＶＭに
割込みが発生し、ステップＳ１０５でゲストＶＭに対す
る割込みの反映が確認された後、割込みの保留状態を解
除する。ステップＳ１０５の割り込みの保留状態の解除
はステップＳ２において発行側である実計算機で確認さ
れ、システム間通信ＧＳＩＧＰが成功したと判定して次
の処理に進む。
【００３５】尚、上記の実施例は図２に示した計算機シ
ステム３０−１のＣＰＵ３２−１による実計算機から他
の計算機システム３０−２のＣＰＵ３２−４で実現され
るゲストＶＭに対し通信を行う場合を例にとるものであ
るが、計算機システム３０−１〜３０−ｎの中でシステ
ム間で実計算機から他の計算機システムのゲストＶＭに
通信を行う場合については全く同様に本発明の通信割込
制御に従った処理が行われる。
ステム３０−１のＣＰＵ３２−１による実計算機から他
の計算機システム３０−２のＣＰＵ３２−４で実現され
るゲストＶＭに対し通信を行う場合を例にとるものであ
るが、計算機システム３０−１〜３０−ｎの中でシステ
ム間で実計算機から他の計算機システムのゲストＶＭに
通信を行う場合については全く同様に本発明の通信割込
制御に従った処理が行われる。
【００３６】
【発明の効果】以上説明してきたように本発明によれ
ば、共用メモリのシステム間通信機能を通じて通信要求
の割込みを受ける仮想計算機システム側に割込保留装置
と指定されたゲストＶＭに割込みが反映したことを確認
して保留状態を解除する解除装置を設けたことで、共用
メモリのシステム間通信機能を使用した実計算機と仮想
計算機との間の通信を実計算機同士と同じレベルで実現
でき、実計算機システムと仮想計算機システムでメモリ
を共用する複合システムの運用効率とシステムの信頼性
を一段と向上することができる。
ば、共用メモリのシステム間通信機能を通じて通信要求
の割込みを受ける仮想計算機システム側に割込保留装置
と指定されたゲストＶＭに割込みが反映したことを確認
して保留状態を解除する解除装置を設けたことで、共用
メモリのシステム間通信機能を使用した実計算機と仮想
計算機との間の通信を実計算機同士と同じレベルで実現
でき、実計算機システムと仮想計算機システムでメモリ
を共用する複合システムの運用効率とシステムの信頼性
を一段と向上することができる。
【図１】本発明の原理説明図
【図２】本発明の割込制御方式が適用される複合計算機
システムの実施例構成図
システムの実施例構成図
【図３】本発明の割込制御における割込要求保留及び制
御プログラムへの割込発生を示した説明図
御プログラムへの割込発生を示した説明図
【図４】本発明の割込制御における制御プログラムによ
るゲストＶＭの決定・割込保留とゲストＶＭへの割込発
生を示した説明図
るゲストＶＭの決定・割込保留とゲストＶＭへの割込発
生を示した説明図
【図５】本発明の割込制御における割込の保留解除を示
した説明図
した説明図
【図６】本発明の割込制御を示したフローチャート
【図７】従来の実計算機システム間の通信を示した説明
図
図
【図８】従来の実計算機システム間の通信手順を示した
説明図
説明図
【図９】従来の実計算機システムと仮想計算機システム
間の通信手順を示した説明図
間の通信手順を示した説明図
【図１０】従来の実計算機システムと仮想計算機システ
ム間の通信処理を示したフローチャート
ム間の通信処理を示したフローチャート
１０：実計算機 １２，１２−１，１２−２：実計算機システム １４，１４−１，１４−２：仮想計算機（ゲストＶＭ） １６：制御プログラム（ＣＰ） １８：仮想計算機システム ２０：共用メモリ（共用メモリ装置，ＳＳＵ） ２２：システム間通信手段（システム間通信機能；ＧＳ
ＩＧＰ） ２４：割込保留手段（割込保留装置） ２６：保留解除手段（保留解除装置） ３０−１〜３０−ｎ：計算機システム ３２−１〜３２−４：ＣＰＵ ３４：主記憶制御装置（ＭＣＵ） ３６：主記憶装置（ＭＳＵ） ３８：チャネルプロセッサ（ＣＨＰ） ４０：サブシステム用システムバス ４２，４６：デバイスインタフェース ４４：磁気ディスク装置 ４６：システムバス（ＳＳＢ） ４８：ハードウェア
ＩＧＰ） ２４：割込保留手段（割込保留装置） ２６：保留解除手段（保留解除装置） ３０−１〜３０−ｎ：計算機システム ３２−１〜３２−４：ＣＰＵ ３４：主記憶制御装置（ＭＣＵ） ３６：主記憶装置（ＭＳＵ） ３８：チャネルプロセッサ（ＣＨＰ） ４０：サブシステム用システムバス ４２，４６：デバイスインタフェース ４４：磁気ディスク装置 ４６：システムバス（ＳＳＢ） ４８：ハードウェア
Claims (3)
- 【請求項１】１又は複数の実計算機（１０）を備えた実
計算機システム（１２）と、 オペレーションシステム上で実現される１又は複数の仮
想計算機（１４）と該仮想計算機（１４）を動作可能と
する制御プログラム（１６）を備えた仮想計算機システ
ム（１８）と、 前記実計算機システム（１０）及び仮想計算機システム
（１８）で共用される共用メモリ（２０）と、 該共用メモリ（２０）に装備され、前記実計算機システ
ム（１０）と仮想計算機システム（１８）との間の通信
を行うシステム間通信手段（２２）とを備え、 前記実計算機（１０）から特定の仮想計算機（１４）に
発行した通信要求を受け要求先で通信割込み制御を行う
計算機システム間の通信割込み制御方式に於いて、 前記仮想計算機システム側（１８）に、 実計算機（１０）から発行されたシステム間通信の割込
みを保留して制御プログラム（１６）に割込みを反映
し、該制御プログラム（１６）が更に要求先の仮想計算
機（１４）に割込みを反映し終るまでは、要求元の実計
算機（１０）側からは割込保留中の状態に見せるように
保留状態を維持する保留手段（２４）と、 前記制御プログラム（１６）が仮想計算機（１８）に割
込みを反映した時点で、前記保留手段（２４）による保
留中状態を解除する保留解除手段（２６）と、を設けた
ことを特徴とする計算機システム間の通信割込み制御方
式。 - 【請求項２】請求項１記載の計算機システム間の通信割
込み制御方式に於いて、 前記仮想計算機システム（１８）の割込保留手段（２
４）および保留解除手段（２６）ハードウェアで構成し
たことを特徴とする計算機システム間の通信割込制御方
式。 - 【請求項３】請求項１記載の計算機システム間の通信割
込み制御方式に於いて、 前記実計算機システム（１２）には、他の実計算機（１
０）又は仮想計算機（１４）から発行されたシステム間
通信の割込み要求を保留して要求時の実計算機に反映し
た時点で保留中状態を解除する保留手段を設けたことを
特徴とする計算機システム間の通信割込制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12298492A JP3300407B2 (ja) | 1992-05-15 | 1992-05-15 | 仮想計算機システム |
| US08/386,342 US5452462A (en) | 1992-05-15 | 1995-02-10 | Global communication interrupt control system for communication between real and virtual machine systems using global communication functions of a shared memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12298492A JP3300407B2 (ja) | 1992-05-15 | 1992-05-15 | 仮想計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05324362A true JPH05324362A (ja) | 1993-12-07 |
| JP3300407B2 JP3300407B2 (ja) | 2002-07-08 |
Family
ID=14849422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12298492A Expired - Fee Related JP3300407B2 (ja) | 1992-05-15 | 1992-05-15 | 仮想計算機システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5452462A (ja) |
| JP (1) | JP3300407B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997035255A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Systeme d'ordinateur virtuel reparti |
| US6728746B1 (en) | 1995-02-14 | 2004-04-27 | Fujitsu Limited | Computer system comprising a plurality of machines connected to a shared memory, and control method for a computer system comprising a plurality of machines connected to a shared memory |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6601081B1 (en) * | 1995-06-30 | 2003-07-29 | Sun Microsystems, Inc. | Method and apparatus for context maintenance in windows |
| US5802350A (en) * | 1996-01-18 | 1998-09-01 | International Business Machines Corporation | System and method for selecting an interrupt system based upon the operating system of a multiprocessor system |
| US6795966B1 (en) * | 1998-05-15 | 2004-09-21 | Vmware, Inc. | Mechanism for restoring, porting, replicating and checkpointing computer systems using state extraction |
| US8631066B2 (en) | 1998-09-10 | 2014-01-14 | Vmware, Inc. | Mechanism for providing virtual machines for use by multiple users |
| US7516453B1 (en) * | 1998-10-26 | 2009-04-07 | Vmware, Inc. | Binary translator with precise exception synchronization mechanism |
| JP2001256066A (ja) * | 2000-02-29 | 2001-09-21 | Internatl Business Mach Corp <Ibm> | コンピュータシステム、オペレーティングシステムの切り替えシステム、オペレーティングシステムの実装方法、オペレーティングシステムの切り替え方法、記憶媒体及びプログラム伝送装置 |
| GB0112781D0 (en) * | 2001-05-25 | 2001-07-18 | Global Continuity Plc | Method for rapid recovery from a network file server failure |
| US7620955B1 (en) * | 2001-06-08 | 2009-11-17 | Vmware, Inc. | High-performance virtual machine networking |
| US6865738B2 (en) * | 2002-10-08 | 2005-03-08 | Sun Microsystems, Inc. | Method and apparatus for managing independent asynchronous I/O operations within a virtual machine |
| US20050060704A1 (en) * | 2003-09-17 | 2005-03-17 | International Business Machines Corporation | Managing processing within computing environments including initiation of virtual machines |
| US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
| US7529897B1 (en) | 2003-12-31 | 2009-05-05 | Vmware, Inc. | Generating and using checkpoints in a virtual computer system |
| US7937701B2 (en) * | 2005-06-30 | 2011-05-03 | Intel Corporation | ACPI communication between virtual machine monitor and policy virtual machine via mailbox |
| US7730248B2 (en) * | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
| US8307360B2 (en) * | 2008-01-22 | 2012-11-06 | Advanced Micro Devices, Inc. | Caching binary translations for virtual machine guest |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156756A (ja) * | 1985-12-28 | 1987-07-11 | Hitachi Ltd | 浮動割込処理方法 |
| JPH0444131A (ja) * | 1990-06-11 | 1992-02-13 | Hitachi Ltd | 複数ｏｓ走行システムにおけるプロセッサ間通信の実行装置および方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55112651A (en) * | 1979-02-21 | 1980-08-30 | Fujitsu Ltd | Virtual computer system |
| US5109522A (en) * | 1983-06-02 | 1992-04-28 | Amdahl Corporation | Data processing system with logical processing facility supporting a plurality of system control programs for production operation |
| JPH0619747B2 (ja) * | 1984-01-18 | 1994-03-16 | 株式会社日立製作所 | Ｉ／ｏ命令実行方法、ｉ／ｏ割込処理方法およびそれらを用いた計算機システム |
| JPS61206043A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 仮想計算機システムにおける割込制御方法 |
| JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
| JPS62184544A (ja) * | 1986-02-10 | 1987-08-12 | Nec Corp | 仮想計算機システム |
| JPH02171934A (ja) * | 1988-12-26 | 1990-07-03 | Hitachi Ltd | 仮想計算機システム |
| JPH0336633A (ja) * | 1989-07-04 | 1991-02-18 | Hitachi Ltd | 仮想計算機の割り込み直接実行方式 |
| US5283900A (en) * | 1989-10-02 | 1994-02-01 | Spectron Microsystems, Inc. | Real-time operating system and virtual digital signal processor for the control of a digital signal processor |
-
1992
- 1992-05-15 JP JP12298492A patent/JP3300407B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-10 US US08/386,342 patent/US5452462A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156756A (ja) * | 1985-12-28 | 1987-07-11 | Hitachi Ltd | 浮動割込処理方法 |
| JPH0444131A (ja) * | 1990-06-11 | 1992-02-13 | Hitachi Ltd | 複数ｏｓ走行システムにおけるプロセッサ間通信の実行装置および方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728746B1 (en) | 1995-02-14 | 2004-04-27 | Fujitsu Limited | Computer system comprising a plurality of machines connected to a shared memory, and control method for a computer system comprising a plurality of machines connected to a shared memory |
| WO1997035255A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Systeme d'ordinateur virtuel reparti |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3300407B2 (ja) | 2002-07-08 |
| US5452462A (en) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05324362A (ja) | 計算機システム間の通信割込み制御方式 | |
| JP3156083B2 (ja) | フォルトトレラント・コンピュータ装置 | |
| JP5160176B2 (ja) | 仮想マシンのための多数コンフィギュレーションによる通信管理のためのシステム、方法、およびプログラム | |
| US7680919B2 (en) | Virtual machine migration | |
| JPH0792761B2 (ja) | 仮想計算機システムの入出力制御方法 | |
| JPH09185594A (ja) | 直接バルク・データ転送 | |
| WO2011120223A1 (en) | Hot-swapping active memory for virtual machines with directed i/o | |
| CN100568182C (zh) | 在逻辑地分区的数据处理系统内分布工作的方法和系统 | |
| JP2870254B2 (ja) | 仮想計算機の入出力割り込み処理方式 | |
| US6874040B2 (en) | Employing a data mover to communicate between dynamically selected zones of a central processing complex | |
| Si et al. | Direct MPI library for Intel Xeon Phi co-processors | |
| WO2006050287A2 (en) | Implementing bufferless dma controllers using split transactions | |
| JP2003345614A (ja) | シングルプロセッサ向けｏｓによる並列処理システム | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JPS6120903B2 (ja) | ||
| JP3144918B2 (ja) | ベクトル処理装置 | |
| CN121900871A (zh) | 用于虚拟机处理器间中断的方法和装置、电子设备 | |
| JPH0562792B2 (ja) | ||
| JPH02187830A (ja) | 割り込み制御方式 | |
| JPH06243102A (ja) | 多重情報処理システムの割込み同期方法 | |
| JPS63167954A (ja) | 二重化処理装置 | |
| JPS6314251A (ja) | フアイル処理方式 | |
| JPH03217952A (ja) | メモリブロック管理方式 | |
| JPH0376501B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |