JPH05334187A - メモリオーバレイ管理方式 - Google Patents
メモリオーバレイ管理方式Info
- Publication number
- JPH05334187A JPH05334187A JP4141170A JP14117092A JPH05334187A JP H05334187 A JPH05334187 A JP H05334187A JP 4141170 A JP4141170 A JP 4141170A JP 14117092 A JP14117092 A JP 14117092A JP H05334187 A JPH05334187 A JP H05334187A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- module
- overlay
- logical page
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000006870 function Effects 0.000 claims abstract description 12
- 238000013507 mapping Methods 0.000 claims abstract description 6
- 238000007726 management method Methods 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】巨大化しつつあるプログラムによるメモリ不足
の問題に対し、既存のプログラム構造を変更する事なし
に、モジュール単位に仮想メモリをプログラムに割り当
てる方式を提供しメモリ不足対策のための工数増大と納
期遅延及び、品質の低下を回避する。 【構成】メモリ管理モジュール２によってプログラム１
の各モジュールＡ〜Ｄに仮想メモリ４の割り当てを行
う。メモリ管理テーブル５とスタックテーブル６によっ
て要求したモジュールと仮想メモリ４の関連付けを行
う。
の問題に対し、既存のプログラム構造を変更する事なし
に、モジュール単位に仮想メモリをプログラムに割り当
てる方式を提供しメモリ不足対策のための工数増大と納
期遅延及び、品質の低下を回避する。 【構成】メモリ管理モジュール２によってプログラム１
の各モジュールＡ〜Ｄに仮想メモリ４の割り当てを行
う。メモリ管理テーブル５とスタックテーブル６によっ
て要求したモジュールと仮想メモリ４の関連付けを行
う。
Description
【０００１】
【産業上の利用分野】本発明は、メモリオーバレイ管理
方式、特に、巨大化しつつあるプログラムによるメモリ
不足を解消するためのメモリオーバレイ管理方式に関す
る。
方式、特に、巨大化しつつあるプログラムによるメモリ
不足を解消するためのメモリオーバレイ管理方式に関す
る。
【０００２】
【従来の技術】従来のメモリオーバレイ管理方式は手続
き部のみのオーバレイを行っていた。
き部のみのオーバレイを行っていた。
【０００３】このためメモリ不足の場合にはプログラム
の構造や構成を変更することによって対処していた。
の構造や構成を変更することによって対処していた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな上述した従来のメモリオーバレイ管理方式は、メモ
リ不足の対処法として既存のプログラム構造を大幅に変
更する必要がある。また、プログラム構造を変更しても
メモリ不足を回避できない場合、プログラムの構成を変
更する必要がある。そのため上位工程のの再検討が必要
となり多大な後戻り作業が発生する場合があるという欠
点があった。
うな上述した従来のメモリオーバレイ管理方式は、メモ
リ不足の対処法として既存のプログラム構造を大幅に変
更する必要がある。また、プログラム構造を変更しても
メモリ不足を回避できない場合、プログラムの構成を変
更する必要がある。そのため上位工程のの再検討が必要
となり多大な後戻り作業が発生する場合があるという欠
点があった。
【０００５】
【課題を解決するための手段】本発明のメモリオーバレ
イ管理方式は、仮想メモリの論理ページを要求モジュー
ルに対し関連付ける機能と、ウィンドメモリと論理ペー
ジをマッピングする機能と、モジュール構成に従って要
求モジュールに論理ページを関連付ける機能と、これら
の機能を既存のプログラムに組み込むことによりプログ
ラム構造を変更することなしにデータ部のオーバレイを
実現することができる機能を有して構成される。
イ管理方式は、仮想メモリの論理ページを要求モジュー
ルに対し関連付ける機能と、ウィンドメモリと論理ペー
ジをマッピングする機能と、モジュール構成に従って要
求モジュールに論理ページを関連付ける機能と、これら
の機能を既存のプログラムに組み込むことによりプログ
ラム構造を変更することなしにデータ部のオーバレイを
実現することができる機能を有して構成される。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例を示すシステム構
成図である。
成図である。
【０００８】図１に示すメモリオーバレイ管理方式は、
プログラム１と、メモリ管理テーブル５およびスタック
テーブル６を含むメモリ管理モジュール２と、ウィンド
メモリ３と、仮想メモリ４とを含んで構成される。
プログラム１と、メモリ管理テーブル５およびスタック
テーブル６を含むメモリ管理モジュール２と、ウィンド
メモリ３と、仮想メモリ４とを含んで構成される。
【０００９】プログラム１は、データ部のオーバレイを
行っており複数のモジュールＡ〜Ｄで構成されている。
行っており複数のモジュールＡ〜Ｄで構成されている。
【００１０】メモリ管理モジュール２は、モジュールＡ
〜Ｄより要求されたメモリを仮想メモリ４へ割り当てる
機能をコントロールするものである。
〜Ｄより要求されたメモリを仮想メモリ４へ割り当てる
機能をコントロールするものである。
【００１１】ウィンドメモリ３は、モジュールＡ〜Ｄに
渡される実アドレスを持つ領域である。
渡される実アドレスを持つ領域である。
【００１２】仮想メモリ４はモジュールＡ〜Ｄの実デー
タが格納されている仮想メモリ領域（外部記憶装置）で
ある。
タが格納されている仮想メモリ領域（外部記憶装置）で
ある。
【００１３】メモリ管理テーブル５は、モジュールＡ〜
Ｄより要求された仮想メモリ４の論理ページＰ１，Ｐ２
・・・と要求したモジュールＡ，Ｂ・・・とを関連付け
るためのモジュール名Ｍと論理ページ番号Ｐとが対にな
ったテーブルである。
Ｄより要求された仮想メモリ４の論理ページＰ１，Ｐ２
・・・と要求したモジュールＡ，Ｂ・・・とを関連付け
るためのモジュール名Ｍと論理ページ番号Ｐとが対にな
ったテーブルである。
【００１４】スタックテーブル６は、下位モジュールＢ
〜Ｄから上位モジュールＡ〜Ｃに制御が戻った時、上位
モジュールＡ〜Ｃのデータを仮想メモリ４からウィンド
メモリ３にロードするための、モジュール名Ｍをスタッ
クしておくテーブルである。
〜Ｄから上位モジュールＡ〜Ｃに制御が戻った時、上位
モジュールＡ〜Ｃのデータを仮想メモリ４からウィンド
メモリ３にロードするための、モジュール名Ｍをスタッ
クしておくテーブルである。
【００１５】次に、図１に示すメモリオーバレイ管理方
式の動作を図１を参照して説明する。
式の動作を図１を参照して説明する。
【００１６】まず、データオーバレイを使用したプログ
ラム１が実行される。
ラム１が実行される。
【００１７】これに応じて先頭のモジュールＡのデータ
部の先頭のアドレスをウィンドメモリ３にマッピングす
る。
部の先頭のアドレスをウィンドメモリ３にマッピングす
る。
【００１８】この結果、メモリ管理モジュール２に制御
が移る。
が移る。
【００１９】これにより、メモリ管理テーブル５に要求
したモジュール名ＭとしてのモジュールＡ〜Ｄと論理ペ
ージ番号Ｐとしての論理ページＰ１〜Ｐ４が登録され
る。（既に登録されている場合は時処理へ行く。）次
に、メモリ管理テーブル５に登録された論理ページＰ１
〜Ｐ４にウィンドメモリ３をマッピングする。
したモジュール名ＭとしてのモジュールＡ〜Ｄと論理ペ
ージ番号Ｐとしての論理ページＰ１〜Ｐ４が登録され
る。（既に登録されている場合は時処理へ行く。）次
に、メモリ管理テーブル５に登録された論理ページＰ１
〜Ｐ４にウィンドメモリ３をマッピングする。
【００２０】スタックテーブルにモジュール名Ｍとして
モジュールＡをスタックし、モジュールＣ〜Ｄについて
も同様に実行される。
モジュールＡをスタックし、モジュールＣ〜Ｄについて
も同様に実行される。
【００２１】最下位のモジュールＤが終了した時、スタ
ックテーブル６より上位モジュールＣを検索する。
ックテーブル６より上位モジュールＣを検索する。
【００２２】検索したモジュールＣにリンクされている
論理ページＰ３をメモリ管理テーブル２より捜しウィン
ドメモリ３へのマッピングを実行する。
論理ページＰ３をメモリ管理テーブル２より捜しウィン
ドメモリ３へのマッピングを実行する。
【００２３】スタックカウンタを減ずる。
【００２４】これらの動作を先頭のモジュールＡが終了
するまで繰り返す。
するまで繰り返す。
【００２５】
【発明の効果】本発明のメモリオーバレイ管理方式は、
データ部のオーバレイ機能を追加することにより、プロ
グラム開発において既存のプログラム構造を変更するこ
となしに、短期間、低コスト、高品質にてメモリ不足を
解消することを実現できるという効果がある。
データ部のオーバレイ機能を追加することにより、プロ
グラム開発において既存のプログラム構造を変更するこ
となしに、短期間、低コスト、高品質にてメモリ不足を
解消することを実現できるという効果がある。
【図１】本発明の一実施例を示すシステム構成図であ
る。
る。
１ プログラム ２ メモリ管理モジュール ３ ウィンドメモリ ４ 仮想メモリ ５ メモリ管理テーブル ６ スタックテーブル Ａ〜Ｄ モジュール Ｐ１〜Ｐ４ 論理ページ Ｍ モジュール名 Ｐ 論理ページ番号
Claims (3)
- 【請求項１】 仮想メモリの論理ページを要求モジュー
ルに対し関連付ける機能と、ウィンドメモリと論理ペー
ジをマッピングする機能と、モジュール構成に従って要
求モジュールに論理ページを関連付ける機能と、これら
の機能を既存のプログラムに組み込む事によりプログラ
ム構造を変更することなしにデータ部のオーバレイを実
現することができるメモリオーバレイ管理方式。 - 【請求項２】 論理ページとモジュールとを関連付け、
要求されたモジュールに対応した論理ページをデータ部
を含めてウィンドメモリにマッピングすることを特徴と
するメモリオーバレイ管理方式。 - 【請求項３】 複数のモジュールからなるプログラム
と、複数の論理ページからなる仮想メモリと、前記モジ
ュールと前記論理ページとを関連づけるメモリ管理テー
ブルおよび前記モジュールの実行順にモジュール名をス
タックするスタックテーブルを含むメモリ管理モジュー
ルと、要求モジュールに応じてメモリ管理モジュールを
参照しながら仮想メモリの論理ページがマッピングされ
るウィンドメモリとを含むことを特徴とするメモリオー
バレイ管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141170A JPH05334187A (ja) | 1992-06-02 | 1992-06-02 | メモリオーバレイ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141170A JPH05334187A (ja) | 1992-06-02 | 1992-06-02 | メモリオーバレイ管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334187A true JPH05334187A (ja) | 1993-12-17 |
Family
ID=15285769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4141170A Withdrawn JPH05334187A (ja) | 1992-06-02 | 1992-06-02 | メモリオーバレイ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334187A (ja) |
-
1992
- 1992-06-02 JP JP4141170A patent/JPH05334187A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| JPH0221616B2 (ja) | ||
| JPH05334187A (ja) | メモリオーバレイ管理方式 | |
| JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
| JPS585848A (ja) | プログラム呼出し制御方式 | |
| JPS6322590B2 (ja) | ||
| JP2586610B2 (ja) | ファイル作成方式 | |
| JP2507399B2 (ja) | デ―タベ―ス装置 | |
| JPH0668022A (ja) | ダイレクトメモリアクセス装置 | |
| JPS58200363A (ja) | 仮想システムの入出力制御方式 | |
| JPS6155694B2 (ja) | ||
| JPS6069745A (ja) | デ−タアドレツシング方式 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JPS6380330A (ja) | デ−タ処理装置 | |
| JPS60108882A (ja) | 高速編集表示方法 | |
| JPH05189306A (ja) | メモリ装置およびプログラマブルコントローラ | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| JPH02115958A (ja) | データ転送制御方式 | |
| JPH0435966A (ja) | 印字データ書込み方法 | |
| JPS60241135A (ja) | アドレス生成方式 | |
| JPH06161720A (ja) | コンピュータシステム | |
| JPH01188948A (ja) | テンプレートマッチング用アドレス生成装置 | |
| JPS6144339B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |