JPH05343601A - 集積回路の接続システム - Google Patents
集積回路の接続システムInfo
- Publication number
- JPH05343601A JPH05343601A JP5036188A JP3618893A JPH05343601A JP H05343601 A JPH05343601 A JP H05343601A JP 5036188 A JP5036188 A JP 5036188A JP 3618893 A JP3618893 A JP 3618893A JP H05343601 A JPH05343601 A JP H05343601A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- signal
- patterns
- conductors
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
- H10W42/267—Patterned shielding planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 クロストークを減少し、キャリヤの配線スペ
ースを効率的に利用した集積回路の接続システムを提供
する。 【構成】 複数の信号伝達用導体パターン７，５３，５
６を含む集積回路搭載用キャリヤにおいて、実質上一定
の直流電位に保たれたコンダクター３６，３９，５０を
前記信号伝達用導体パターン間に配設する。
ースを効率的に利用した集積回路の接続システムを提供
する。 【構成】 複数の信号伝達用導体パターン７，５３，５
６を含む集積回路搭載用キャリヤにおいて、実質上一定
の直流電位に保たれたコンダクター３６，３９，５０を
前記信号伝達用導体パターン間に配設する。
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュー
ルやＭＣＭ等のキャリヤ上に搭載される集積回路同士を
接続するためのコンダクターシステムに関するものであ
る。
ルやＭＣＭ等のキャリヤ上に搭載される集積回路同士を
接続するためのコンダクターシステムに関するものであ
る。
【０００２】
【従来の技術】図１および図２は、集積回路（ＩＣ）を
実装した多層セラミックモジュール（ＭＣＭ）を示す。
ＭＣＭはプリント回路基板と同様に、ＩＣを搭載し、Ｉ
Ｃ同士を接続するコンダクターを有している。このＭＣ
Ｍは、図２に示すように、複数のコンダクター（導体パ
ターン）６が形成されたセラミック基板３からなり、こ
のコンダクター６はＩＣのパッド４（図１）と導通して
いる。これらのコンダクターは２層に形成され、各層の
コンダクターは相互に交差（例えば直交）して配設され
る。交差するコンダクター同士間では平行コンダクター
同士間に比べ電磁波の相互影響が少ないためクロストー
クが減少する。
実装した多層セラミックモジュール（ＭＣＭ）を示す。
ＭＣＭはプリント回路基板と同様に、ＩＣを搭載し、Ｉ
Ｃ同士を接続するコンダクターを有している。このＭＣ
Ｍは、図２に示すように、複数のコンダクター（導体パ
ターン）６が形成されたセラミック基板３からなり、こ
のコンダクター６はＩＣのパッド４（図１）と導通して
いる。これらのコンダクターは２層に形成され、各層の
コンダクターは相互に交差（例えば直交）して配設され
る。交差するコンダクター同士間では平行コンダクター
同士間に比べ電磁波の相互影響が少ないためクロストー
クが減少する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のコンダクター構造は以下に述べるように２つの問題
点をもっている。その１つは、コンダクター同士間の間
隔を所定の最小限度以上に保たなければならないことで
ある。もしコンダクター同士がこの最小間隔より接近し
て設けられると、隣接コンダクターの信号同士が干渉し
あってクロストークが起こる。２５から１００メガヘル
ツ（ＭＨｚ）の範囲の周波数では、図２に示す構造にお
いて、コンダクター６の幅を２５マイクロメータ（μ
Ｍ）としたとき、コンダクター同士間の間隔は通常７５
マイクロメータ（μＭ）以上必要となる。
来のコンダクター構造は以下に述べるように２つの問題
点をもっている。その１つは、コンダクター同士間の間
隔を所定の最小限度以上に保たなければならないことで
ある。もしコンダクター同士がこの最小間隔より接近し
て設けられると、隣接コンダクターの信号同士が干渉し
あってクロストークが起こる。２５から１００メガヘル
ツ（ＭＨｚ）の範囲の周波数では、図２に示す構造にお
いて、コンダクター６の幅を２５マイクロメータ（μ
Ｍ）としたとき、コンダクター同士間の間隔は通常７５
マイクロメータ（μＭ）以上必要となる。
【０００４】第２点は、隣接するコンダクター同士を並
列して配設できる長さが所定の上限値内に限られること
である。もしコンダクターがこの上限値を越えて並列配
置されると、コンダクター同士が相互にカップリングし
て別のクロストークが起こる。このような別のクロスト
ークを防止するためには、コンダクターの並列部分は１
０ｃｍを越えないように形成しなければならない。
列して配設できる長さが所定の上限値内に限られること
である。もしコンダクターがこの上限値を越えて並列配
置されると、コンダクター同士が相互にカップリングし
て別のクロストークが起こる。このような別のクロスト
ークを防止するためには、コンダクターの並列部分は１
０ｃｍを越えないように形成しなければならない。
【０００５】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、コンダクター同士間の間隔や並列配
置長さに対する制約を緩和し装置の小型化を可能とする
ＩＣ用ＭＣＭ型キャリヤの提供を目的とする。本発明は
さらに、ＭＣＭのコンダクターシステムの改良を目的と
する。本発明はさらに、クロストークを減少させたＩＣ
同士の接続システムの提供を目的とする。
れたものであって、コンダクター同士間の間隔や並列配
置長さに対する制約を緩和し装置の小型化を可能とする
ＩＣ用ＭＣＭ型キャリヤの提供を目的とする。本発明は
さらに、ＭＣＭのコンダクターシステムの改良を目的と
する。本発明はさらに、クロストークを減少させたＩＣ
同士の接続システムの提供を目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明においては、複数の信号伝達用導体パターン
を含む集積回路搭載用キャリヤにおいて、実質上一定の
直流電位に保たれたコンダクターを前記信号伝達用導体
パターン間に配設している。
め、本発明においては、複数の信号伝達用導体パターン
を含む集積回路搭載用キャリヤにおいて、実質上一定の
直流電位に保たれたコンダクターを前記信号伝達用導体
パターン間に配設している。
【０００７】さらに詳しくいうと、本発明では、（ａ）
２層以下のコンダクター層を有し； （ｂ）（ｉ）一部のコンダクターを信号用コンダクター
として用い、（ｉｉ）残りのコンダクターを電源用コン
ダクターとして用いるとともに該電源用コンダクターに
より前記信号用コンダクター相互間をシールドするよう
に前記コンダクター層の各コンダクター同士を接続して
いる。
２層以下のコンダクター層を有し； （ｂ）（ｉ）一部のコンダクターを信号用コンダクター
として用い、（ｉｉ）残りのコンダクターを電源用コン
ダクターとして用いるとともに該電源用コンダクターに
より前記信号用コンダクター相互間をシールドするよう
に前記コンダクター層の各コンダクター同士を接続して
いる。
【０００８】
【作用】前記本発明の１形態によれば、多層セラミック
モジュール（ＭＣＭ）等のＩＣ用キャリヤにおいて、３
つの作用、即ち（１）ＩＣへの電源供給作用、（２）Ｉ
Ｃとの信号伝達交換作用、および（３）信号伝達してい
るコンダクターのシールド作用のすべてが、２つの層上
にのみ配設されたコンダクターによって、これらのコン
ダクター同士間の接続作用とともに行われる。
モジュール（ＭＣＭ）等のＩＣ用キャリヤにおいて、３
つの作用、即ち（１）ＩＣへの電源供給作用、（２）Ｉ
Ｃとの信号伝達交換作用、および（３）信号伝達してい
るコンダクターのシールド作用のすべてが、２つの層上
にのみ配設されたコンダクターによって、これらのコン
ダクター同士間の接続作用とともに行われる。
【０００９】
【実施例】図３は、本発明の１実施例を示す。この実施
例に基づいて、まず各構成部分を説明し次に各構成部分
同士の組立方法について説明する。図３は、図１２に示
した大きな相互接続システムの一部を代表して示す。こ
のシステムは、ＩＣ間を連結する信号ラインと電源ライ
ンの両方を含み、各ラインはポート２に接続され、ここ
から信号および電力が他のＭＣＭ等の外部部品に接続さ
れる。
例に基づいて、まず各構成部分を説明し次に各構成部分
同士の組立方法について説明する。図３は、図１２に示
した大きな相互接続システムの一部を代表して示す。こ
のシステムは、ＩＣ間を連結する信号ラインと電源ライ
ンの両方を含み、各ラインはポート２に接続され、ここ
から信号および電力が他のＭＣＭ等の外部部品に接続さ
れる。
【００１０】図４から図６までは同じコンダクターの格
子パターンをそれぞれ別のコンダクターの組を説明上強
調して別々の図に示したものである。図４は、それぞれ
平行導体パターン１３からなる２つの層９および１２を
示す。各導体パターン１３がコンダクターを構成する。
２つの層の導体パターン同士は交差するように配設さ
れ、その交差角１５は好ましくは９０度である。
子パターンをそれぞれ別のコンダクターの組を説明上強
調して別々の図に示したものである。図４は、それぞれ
平行導体パターン１３からなる２つの層９および１２を
示す。各導体パターン１３がコンダクターを構成する。
２つの層の導体パターン同士は交差するように配設さ
れ、その交差角１５は好ましくは９０度である。
【００１１】図４から図６に示すように、各層は２種類
の導体パターン、即ち信号パターンと電源パターンとに
より構成される。さらに、電源パターンには２種類あっ
て、１つはＮチャンネルの電解効果トランジスタＥＦＴ
のソースに接続された電圧Ｖｓｓに保たれ、他の１つは
ＰチャンネルのＥＦＴのソースに接続された電圧Ｖｄｄ
に保たれる。
の導体パターン、即ち信号パターンと電源パターンとに
より構成される。さらに、電源パターンには２種類あっ
て、１つはＮチャンネルの電解効果トランジスタＥＦＴ
のソースに接続された電圧Ｖｓｓに保たれ、他の１つは
ＰチャンネルのＥＦＴのソースに接続された電圧Ｖｄｄ
に保たれる。
【００１２】図４において、Ｖｓｓのパターン（４つご
とのパターン）は、黒塗りの線で示されている。上側の
層１２のＶｓｓパターンは下側のＶｓｓのパターンとの
各交点においてバイア導体１８を介して相互に接続され
る。このバイア導体１８の詳細は図８に示されている。
図４のＶｓｓパターンはアース４に接地される。
とのパターン）は、黒塗りの線で示されている。上側の
層１２のＶｓｓパターンは下側のＶｓｓのパターンとの
各交点においてバイア導体１８を介して相互に接続され
る。このバイア導体１８の詳細は図８に示されている。
図４のＶｓｓパターンはアース４に接地される。
【００１３】同様に、Ｖｄｄの電源パターン（同じく４
つごとのパターン）は、図５の点画線で示され、交点２
４においてバイア導体２７を介して上下のパターン同士
が接続される。これらのＶｓｓおよびＶｄｄの導体パタ
ーンの組合せ状態は図６に示される。これら２つのセッ
トの電源パターンは、相互に同一であって、位置がずれ
た格子を形成する。一方の格子は黒塗りの線で示され、
他方の格子は点画線で示されている。位置ずれ量は、各
格子のコンダクター間の間隔Ｌに応じて定まる。即ち、
両格子は、ＸおよびＹ方向に関し、図示したように、Ｌ
／２の長さだけ位置ずれしている。
つごとのパターン）は、図５の点画線で示され、交点２
４においてバイア導体２７を介して上下のパターン同士
が接続される。これらのＶｓｓおよびＶｄｄの導体パタ
ーンの組合せ状態は図６に示される。これら２つのセッ
トの電源パターンは、相互に同一であって、位置がずれ
た格子を形成する。一方の格子は黒塗りの線で示され、
他方の格子は点画線で示されている。位置ずれ量は、各
格子のコンダクター間の間隔Ｌに応じて定まる。即ち、
両格子は、ＸおよびＹ方向に関し、図示したように、Ｌ
／２の長さだけ位置ずれしている。
【００１４】図６において、残りの白い線のパターンは
信号伝達用パターンである。しかしながら、この図６に
示す信号用パターンは最終的な組立形態ではなく説明開
始のために示した形態である。信号パターン７は、図７
に示すように、パターンを切断してバイア導体で再接続
し、信号パスを形成している。即ち、図６の信号パター
ンの格子配列は、切断されこれを適当な位置でバイア導
体を介して再接合することにより、前記電源格子の組の
間を織交じって信号パスの集合体を形成する。図７にお
いて、信号パスの一例が破線で示されている。また３つ
の別の信号パスが示されている。
信号伝達用パターンである。しかしながら、この図６に
示す信号用パターンは最終的な組立形態ではなく説明開
始のために示した形態である。信号パターン７は、図７
に示すように、パターンを切断してバイア導体で再接続
し、信号パスを形成している。即ち、図６の信号パター
ンの格子配列は、切断されこれを適当な位置でバイア導
体を介して再接合することにより、前記電源格子の組の
間を織交じって信号パスの集合体を形成する。図７にお
いて、信号パスの一例が破線で示されている。また３つ
の別の信号パスが示されている。
【００１５】本発明の重要な特徴は以下のとおりであ
る。 １．本装置は、集積回路産業分野で周知の組立技術を用
いて組立られる。ＩＣは、公知のワイヤボンディングあ
るいはテープ式自動ボンディング（ＴＡＢ）の技術を用
いてＭＣＭに接続される。
る。 １．本装置は、集積回路産業分野で周知の組立技術を用
いて組立られる。ＩＣは、公知のワイヤボンディングあ
るいはテープ式自動ボンディング（ＴＡＢ）の技術を用
いてＭＣＭに接続される。
【００１６】２．各信号パターンは、ほぼその全長にわ
たって、一対の電源格子により両側から挟まれる。これ
により各信号パターンがシールドされ、信号パターン間
のクロストークが減少する。即ち、例えば各信号パター
ンは概念的に以下の３つの部分に分けられる。
たって、一対の電源格子により両側から挟まれる。これ
により各信号パターンがシールドされ、信号パターン間
のクロストークが減少する。即ち、例えば各信号パター
ンは概念的に以下の３つの部分に分けられる。
【００１７】（Ａ）図７の水平部分３０； （Ｂ）垂直部分３３； （Ｃ）水平部分と垂直部分とを接続するバイア導体；こ
のバイア導体は、その長さが一対の層間の間隔Ｓに等し
い。このバイア導体の断面積は前記水平および垂直部分
の断面積より大きい。
のバイア導体は、その長さが一対の層間の間隔Ｓに等し
い。このバイア導体の断面積は前記水平および垂直部分
の断面積より大きい。
【００１８】前述の両側から挟む構造に関し、これら３
つの部分（水平部分、垂直部分およびバイア導体）はそ
れぞれ電源供給格子の２つまたはそれ以上のコンダクタ
ーにより挟まれてシールドされる。一例を示せば、図８
において、水平部分３０は２つのコンダクター３６，３
９により挟まれ、垂直部分３３は２つのコンダクター４
２，４５により挟まれ、バイア導体は２つの電源パター
ン格子のバイア導体１８，２１により挟まれている。
つの部分（水平部分、垂直部分およびバイア導体）はそ
れぞれ電源供給格子の２つまたはそれ以上のコンダクタ
ーにより挟まれてシールドされる。一例を示せば、図８
において、水平部分３０は２つのコンダクター３６，３
９により挟まれ、垂直部分３３は２つのコンダクター４
２，４５により挟まれ、バイア導体は２つの電源パター
ン格子のバイア導体１８，２１により挟まれている。
【００１９】このような組立構造において、２つの点を
注記する。１つは、信号パターンに一番近い（即ち挟ん
でいる）電源パターンがその信号パターンに対する大部
分のシールド作用を行うが、離れた位置の電源格子のパ
ターンもその信号パターンに対しいくらかのシールド効
果をもつという点である。
注記する。１つは、信号パターンに一番近い（即ち挟ん
でいる）電源パターンがその信号パターンに対する大部
分のシールド作用を行うが、離れた位置の電源格子のパ
ターンもその信号パターンに対しいくらかのシールド効
果をもつという点である。
【００２０】第２点は、各電源パターンは２以上の信号
パターンに対してこれらを挟む位置の配置されることが
できる。例えば、図６のコンダクター５０は、信号パタ
ーン５３，５６の２本のコンダクターに対し隣接してシ
ールドしている。
パターンに対してこれらを挟む位置の配置されることが
できる。例えば、図６のコンダクター５０は、信号パタ
ーン５３，５６の２本のコンダクターに対し隣接してシ
ールドしている。
【００２１】３．シールド作用の例を以下に説明する。
電源格子Ｖｓｓはアース電位に保たれ、もう１つの電源
格子Ｖｄｄは図６のバッテリ５５により例えば５Ｖの電
圧に保たれる。このバッテリ５５は、図示したように、
完全なＶｄｄの電圧源と、抵抗Ｒと、キャパシタＣとに
より電源回路を構成することが望ましい。
電源格子Ｖｓｓはアース電位に保たれ、もう１つの電源
格子Ｖｄｄは図６のバッテリ５５により例えば５Ｖの電
圧に保たれる。このバッテリ５５は、図示したように、
完全なＶｄｄの電圧源と、抵抗Ｒと、キャパシタＣとに
より電源回路を構成することが望ましい。
【００２２】キャパシタＣの容量は非常に大きく、高い
周波数の信号に対し、Ｖｄｄの格子からアースまでのイ
ンピダンスを非常に小さくする。（この場合、インピダ
ンスは１／（Ｃ×ｆ）である。ここでＣは図６のキャパ
シタＣの容量値であり、ｆは周波数である。）このよう
な構成により、交流電源を用いた場合（２０〜１００Ｍ
ｈｚ）には、Ｖｄｄの格子は有効にアースに接地され、
直流電源の場合にはＶｄｄの格子はアースから絶縁され
る。
周波数の信号に対し、Ｖｄｄの格子からアースまでのイ
ンピダンスを非常に小さくする。（この場合、インピダ
ンスは１／（Ｃ×ｆ）である。ここでＣは図６のキャパ
シタＣの容量値であり、ｆは周波数である。）このよう
な構成により、交流電源を用いた場合（２０〜１００Ｍ
ｈｚ）には、Ｖｄｄの格子は有効にアースに接地され、
直流電源の場合にはＶｄｄの格子はアースから絶縁され
る。
【００２３】このようにして、Ｖｄｄの格子はこれに集
められる高周波数信号をアースに落としてこれらの信号
が隣接する信号パターンに伝達されることを防止する。
言換えると、Ｖｄｄの電源格子は、信号パターンから発
した電磁波を集めこれをアースに落とすアンテナの作用
を果す。
められる高周波数信号をアースに落としてこれらの信号
が隣接する信号パターンに伝達されることを防止する。
言換えると、Ｖｄｄの電源格子は、信号パターンから発
した電磁波を集めこれをアースに落とすアンテナの作用
を果す。
【００２４】一方、Ｖｓｓの格子は直接アースに接続さ
れ、同様に高周波数信号に対する分流体（シャント）の
作用を果す。従って、図８において、信号パターンの水
平部分３０、垂直部分３３およびバイア導体（ＶＩＡ）
はアース電位に挟まれることになる。
れ、同様に高周波数信号に対する分流体（シャント）の
作用を果す。従って、図８において、信号パターンの水
平部分３０、垂直部分３３およびバイア導体（ＶＩＡ）
はアース電位に挟まれることになる。
【００２５】上記アースに落とす作用に加え、電源格子
はさらに、信号パターンに対しファラデーシールドの効
果を有する。
はさらに、信号パターンに対しファラデーシールドの効
果を有する。
【００２６】４．本発明は従来技術に比べ経済性の点で
優れている。即ち、従来技術においては、図９に示すよ
うに、導体板６６，６８を用いて図２のパターンを両側
から挟んでいる。これらの導体板が電源供給用の導通体
およびシールドとして作用する。このような構成におい
ては、前述の「発明が解決しようとする課題」の項で説
明したように、約２５μＭの幅の導体パターンに対し、
周波数が約２０〜１００Ｍｈｚの場合、隣接パターン間
の許容最小間隔は約７５μＭとなりこれ以上狭くできな
い。
優れている。即ち、従来技術においては、図９に示すよ
うに、導体板６６，６８を用いて図２のパターンを両側
から挟んでいる。これらの導体板が電源供給用の導通体
およびシールドとして作用する。このような構成におい
ては、前述の「発明が解決しようとする課題」の項で説
明したように、約２５μＭの幅の導体パターンに対し、
周波数が約２０〜１００Ｍｈｚの場合、隣接パターン間
の許容最小間隔は約７５μＭとなりこれ以上狭くできな
い。
【００２７】このような従来技術によれば、ＭＣＭ表面
のわずか１／４の面積が信号パターンとして用いられ、
残りの部分（即ち７５μＭの間隔部分）はブランクのま
まである。本発明においては、この無駄なブランクスペ
ースに電源格子を設けることによりスペースの有効利用
を図るとともに導体板を不要としている。即ち、例え
ば、図９のＶｄｄの導体板をなくして、図６のＶｄｄの
格子を形成したものである。
のわずか１／４の面積が信号パターンとして用いられ、
残りの部分（即ち７５μＭの間隔部分）はブランクのま
まである。本発明においては、この無駄なブランクスペ
ースに電源格子を設けることによりスペースの有効利用
を図るとともに導体板を不要としている。即ち、例え
ば、図９のＶｄｄの導体板をなくして、図６のＶｄｄの
格子を形成したものである。
【００２８】このような構成により、３重の効果が得ら
れる。即ち、（１）大きさおよび重さを有しコストのか
かる導体板が不要になる。（２）従来無駄だった７５μ
Ｍのスペースがなくなる。このスペースは電源格子形成
のために用いられる。（３）「発明が解決しようとする
課題」の項で説明したパターン平行部の長さ制限が緩和
される。これは信号パターンが電源格子によりシールド
されるためである。したがって、平行部の長さは実質上
ＭＣＭのサイズにより制限される。通常のＭＣＭにおい
ては、この長さ制限は約６インチ（１５，２４ｃｍ）で
ある。
れる。即ち、（１）大きさおよび重さを有しコストのか
かる導体板が不要になる。（２）従来無駄だった７５μ
Ｍのスペースがなくなる。このスペースは電源格子形成
のために用いられる。（３）「発明が解決しようとする
課題」の項で説明したパターン平行部の長さ制限が緩和
される。これは信号パターンが電源格子によりシールド
されるためである。したがって、平行部の長さは実質上
ＭＣＭのサイズにより制限される。通常のＭＣＭにおい
ては、この長さ制限は約６インチ（１５，２４ｃｍ）で
ある。
【００２９】さらに、電源格子が各コンダクター間に設
けられているためクロストークが緩和され、図７の導体
パターン７０，７２等の隣接信号パターン間のスペース
を前述の７５μＭより狭くすることができる。例えば、
２０〜１００ＭＨｚの範囲の信号に対して信号パターン
間のスペースを１０μＭ〜２５μＭにすることができ
る。
けられているためクロストークが緩和され、図７の導体
パターン７０，７２等の隣接信号パターン間のスペース
を前述の７５μＭより狭くすることができる。例えば、
２０〜１００ＭＨｚの範囲の信号に対して信号パターン
間のスペースを１０μＭ〜２５μＭにすることができ
る。
【００３０】５．上述のように、図６に示すＶｄｄおよ
びＶｓｓの格子はアース面として作用する。しかしなが
ら、本発明の格子面積は、従来技術の図９の電源板面積
に比べ大幅に小さいため、キャパシタンスが従来技術に
比べ大幅に小さくなる。このため、本発明の信号伝達ラ
イン（図６の導体パターン５３，５６等）のインピダン
スが従来技術に比べ非常に大きくなる。これは、ライン
のインピダンスはラインのキャパシタンスの平方根に反
比例するからである。（本実施例では、インピダンスＺ
0は√（Ｌ／Ｃ）に等しい。）インピダンスが高いと回
路からの少ない電流で信号ラインを駆動することができ
るため、インピダンスは高い程好ましい。
びＶｓｓの格子はアース面として作用する。しかしなが
ら、本発明の格子面積は、従来技術の図９の電源板面積
に比べ大幅に小さいため、キャパシタンスが従来技術に
比べ大幅に小さくなる。このため、本発明の信号伝達ラ
イン（図６の導体パターン５３，５６等）のインピダン
スが従来技術に比べ非常に大きくなる。これは、ライン
のインピダンスはラインのキャパシタンスの平方根に反
比例するからである。（本実施例では、インピダンスＺ
0は√（Ｌ／Ｃ）に等しい。）インピダンスが高いと回
路からの少ない電流で信号ラインを駆動することができ
るため、インピダンスは高い程好ましい。
【００３１】即ち、本発明の信号用導体パターンは、従
来技術に比べ、キャパシタンスが小さく従ってインピダ
ンスが大きい。
来技術に比べ、キャパシタンスが小さく従ってインピダ
ンスが大きい。
【００３２】６．電源供給用の格子ＶｓｓおよびＶｄｄ
は、同じ形状のユニットセルの周期的な繰り返し構造を
構成する。図１０は１つのユニットセルを示す。セルの
縁部（例えばコンダクター３６，３９）は、異なる直流
ポテンシャル、即ちＶｄｄおよびＶｓｓに保たれたコン
ダクターにより形成される。しかしながら、これらの縁
部は、前述のように、高周波数の信号に対し、交流アー
スとして作用する。したがって、分流作用の点では、こ
れらのＶｄｄとＶｓｓの導体パターンは、図１０の破線
で示すように、電気的に接続された１つの単位ユニット
セルを形成しているとみることができる。
は、同じ形状のユニットセルの周期的な繰り返し構造を
構成する。図１０は１つのユニットセルを示す。セルの
縁部（例えばコンダクター３６，３９）は、異なる直流
ポテンシャル、即ちＶｄｄおよびＶｓｓに保たれたコン
ダクターにより形成される。しかしながら、これらの縁
部は、前述のように、高周波数の信号に対し、交流アー
スとして作用する。したがって、分流作用の点では、こ
れらのＶｄｄとＶｓｓの導体パターンは、図１０の破線
で示すように、電気的に接続された１つの単位ユニット
セルを形成しているとみることができる。
【００３３】別の観点からみると、図１０の縁部のコン
ダクターのキャパシタンスおよびインダクタンスは、こ
れら縁部のコンダクターの直流電位に影響されない。こ
のキャパシタンスおよびインダクタンスによりそのパタ
ーンの信号伝達のインピーダンスが定まる。
ダクターのキャパシタンスおよびインダクタンスは、こ
れら縁部のコンダクターの直流電位に影響されない。こ
のキャパシタンスおよびインダクタンスによりそのパタ
ーンの信号伝達のインピーダンスが定まる。
【００３４】このような周期的なセル構造により２つの
重要な効果が得られる。１つは、信号ラインについて図
１２の入口ポート２からの伝達途上の周囲構成が全てほ
ぼ同様であるため、全ての信号用導体パターンのインピ
ダンスがほぼ同じになることである。第２点は、各信号
パターンに沿った局部的な点から点までのインピダンス
が一定の周期で変り、その変化は非常に小さいことであ
る。
重要な効果が得られる。１つは、信号ラインについて図
１２の入口ポート２からの伝達途上の周囲構成が全てほ
ぼ同様であるため、全ての信号用導体パターンのインピ
ダンスがほぼ同じになることである。第２点は、各信号
パターンに沿った局部的な点から点までのインピダンス
が一定の周期で変り、その変化は非常に小さいことであ
る。
【００３５】７．信号パターンが形成された後、図７に
おいて、前の信号パターン格子の余り片７７は残され
る。この余り片を取除くことは困難である。しかしなが
ら、これらの余り片は、レーダのチャフがレーダ信号を
反射するように、信号を反射する。この反射作用を減少
させるために、余り片は電源格子ＶｄｄまたはＶｓｓに
接続される。
おいて、前の信号パターン格子の余り片７７は残され
る。この余り片を取除くことは困難である。しかしなが
ら、これらの余り片は、レーダのチャフがレーダ信号を
反射するように、信号を反射する。この反射作用を減少
させるために、余り片は電源格子ＶｄｄまたはＶｓｓに
接続される。
【００３６】この場合、全ての余り片をＶｄｄまたはＶ
ｓｓの一方の格子にのみ接続させると、その格子の表面
積が大きくなってキャパシタンスが他方の格子のキャパ
シタンスより大きくなるため、一方の格子にのみ接続さ
せるべきではない。２つの格子の表面積が最終的に等し
くなるように余り片を各格子に平均して接続させること
が望ましい。
ｓｓの一方の格子にのみ接続させると、その格子の表面
積が大きくなってキャパシタンスが他方の格子のキャパ
シタンスより大きくなるため、一方の格子にのみ接続さ
せるべきではない。２つの格子の表面積が最終的に等し
くなるように余り片を各格子に平均して接続させること
が望ましい。
【００３７】表面積を等しくすることにより電源の格子
とアースの格子のインピダンスが等しくなりノイズが減
少する。
とアースの格子のインピダンスが等しくなりノイズが減
少する。
【００３８】８．一般に、バイア導体は、図１１に示す
ように、２つの信号パターンの接合部を構成する。この
接合部は４つの信号パスを形成する。しかしながら、通
常はこの内２つのパス、例えば８１と８２が用いられ
る。他の２つのパス（８３と８４）は削除される、即ち
例えばパス８４の場合には点線８５でカットされる。こ
のカットされた残りの部分８６は、インダクタンスを小
さくするためにできるだけ短くすることが望ましい。好
ましくは、この残りの部分の長さは１００μＭ以下であ
る。余り片７７は、前述のようにＶｄｄまたはＶｓｓに
接続される。
ように、２つの信号パターンの接合部を構成する。この
接合部は４つの信号パスを形成する。しかしながら、通
常はこの内２つのパス、例えば８１と８２が用いられ
る。他の２つのパス（８３と８４）は削除される、即ち
例えばパス８４の場合には点線８５でカットされる。こ
のカットされた残りの部分８６は、インダクタンスを小
さくするためにできるだけ短くすることが望ましい。好
ましくは、この残りの部分の長さは１００μＭ以下であ
る。余り片７７は、前述のようにＶｄｄまたはＶｓｓに
接続される。
【００３９】９．信号パターン７が電源パターン格子に
挟まれない場合がある。即ち、信号パターンが図１０の
ユニットセルの外側に設けられる場合である。このよう
な部分は、（１）図３のポート２とユニットセル列の
間、および（２）ユニットセル列とＩＣとの間にでき
る。しかしながら、このような２つの部分は、信号パタ
ーン全体の長さの５〜１０％以下であり実質上無視でき
る。
挟まれない場合がある。即ち、信号パターンが図１０の
ユニットセルの外側に設けられる場合である。このよう
な部分は、（１）図３のポート２とユニットセル列の
間、および（２）ユニットセル列とＩＣとの間にでき
る。しかしながら、このような２つの部分は、信号パタ
ーン全体の長さの５〜１０％以下であり実質上無視でき
る。
【００４０】１０．上記実施例は、２５〜１００ＭＨｚ
の基本周波数範囲の信号に対し適用するものとして説明
した。しかしながら、これらの信号はパルス形状である
ため、基本周波数の高調波信号が現われる。例えば１０
００ＭＨｚの信号が伝搬される。このような場合でも本
発明においては大部分がシールドされる。
の基本周波数範囲の信号に対し適用するものとして説明
した。しかしながら、これらの信号はパルス形状である
ため、基本周波数の高調波信号が現われる。例えば１０
００ＭＨｚの信号が伝搬される。このような場合でも本
発明においては大部分がシールドされる。
【００４１】
【発明の効果】以上説明したように、本発明において
は、信号パターンを一対の電源パターンで挟むように導
体コンダクターの格子を形成したため、信号パターン間
の間隔を小さくすることができるとともに信号パターン
を並列して長く形成することができキャリヤ表面が有効
に利用される。またクロストークが減少しＳ／Ｎ比が良
好になる。
は、信号パターンを一対の電源パターンで挟むように導
体コンダクターの格子を形成したため、信号パターン間
の間隔を小さくすることができるとともに信号パターン
を並列して長く形成することができキャリヤ表面が有効
に利用される。またクロストークが減少しＳ／Ｎ比が良
好になる。
【図１】 従来のＭＣＭの外観図である。
【図２】 従来のＭＣＭの内部構成説明図である。
【図３】 本発明に係る２層コンダクター構造の透視図
である。
である。
【図４】 図３の構造の電源（アース）パターン格子の
説明図である。
説明図である。
【図５】 図３の構造の電源（電源供給）パターン格子
の説明図である。
の説明図である。
【図６】 図３の構造の組立状態の説明図である。
【図７】 本発明に係る信号パターン格子のコンダクタ
ーを切断し再接合して信号パスを形成する方法を示す説
明図である。
ーを切断し再接合して信号パスを形成する方法を示す説
明図である。
【図８】 信号導体パターン７の詳細構造説明図であ
る。
る。
【図９】 シールド用プレート６６および６８を用いた
従来の構造を示す説明図である。
従来の構造を示す説明図である。
【図１０】 本発明に係る一対の電源パターンで構成さ
れるユニットセルの説明図である。
れるユニットセルの説明図である。
【図１１】 バイア導体の説明図である。
【図１２】 図３の構造の分解斜視図である。
７；信号用導体パターン、１８，２７；バイア導体、５
０，５３，５６；コンダクター、５５；バッテリー。
０，５３，５６；コンダクター、５５；バッテリー。
Claims (2)
- 【請求項１】 複数の信号伝達用導体パターンを含む集
積回路搭載用キャリヤにおいて、実質上一定の直流電位
に保たれたコンダクターを前記信号伝達用導体パターン
間に配設したことを特徴とする集積回路搭載用キャリヤ
を具備した集積回路の接続システム。 - 【請求項２】 （ａ）２層以下のコンダクター層を有
し； （ｂ）ｉ）一部のコンダクターを信号用コンダクターと
して用い、 ｉｉ）残りのコンダクターを電源用コンダクターとして
用いるとともに該電源用コンダクターにより前記信号用
コンダクター相互間をシールドするように前記コンダク
ター層の各コンダクター同士を接続したことを特徴とす
る集積回路搭載用キャリヤを具備した集積回路の接続シ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US829838 | 1992-02-03 | ||
| US07/829,838 US5288949A (en) | 1992-02-03 | 1992-02-03 | Connection system for integrated circuits which reduces cross-talk |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343601A true JPH05343601A (ja) | 1993-12-24 |
| JP3400004B2 JP3400004B2 (ja) | 2003-04-28 |
Family
ID=25255697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03618893A Expired - Fee Related JP3400004B2 (ja) | 1992-02-03 | 1993-02-02 | 集積回路搭載用基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5288949A (ja) |
| JP (1) | JP3400004B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794666A (ja) * | 1993-03-01 | 1995-04-07 | Univ Arkansas | マルチチップモジュール |
| JP2000353873A (ja) * | 1999-06-11 | 2000-12-19 | Kyocera Corp | 多層配線基板 |
| JP2002057461A (ja) * | 2000-08-09 | 2002-02-22 | Kyocera Corp | 多層配線基板 |
| US6483714B1 (en) | 1999-02-24 | 2002-11-19 | Kyocera Corporation | Multilayered wiring board |
| JP2011082525A (ja) * | 2009-10-12 | 2011-04-21 | Internatl Business Mach Corp <Ibm> | セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム（高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御） |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473112A (en) * | 1993-09-13 | 1995-12-05 | Vlsi Technology, Inc. | Security circuitry with select line and data line shielding |
| US5471397A (en) * | 1993-12-15 | 1995-11-28 | International Business Machines Corporation | Identifying subsets of noise violators and contributors in package wiring |
| US5912597A (en) * | 1994-03-31 | 1999-06-15 | Canon Kabushiki Kaisha | Printed circuit board |
| WO1997032456A1 (en) * | 1996-02-29 | 1997-09-04 | The Whitaker Corporation | Non-ohmic energy coupling for cross talk reduction |
| JP2000507045A (ja) * | 1996-03-22 | 2000-06-06 | テレフオンアクチーボラゲツト エル エム エリクソン | 導電ピンアレーで遮蔽された半導体デバイスとその製造方法 |
| JP3076527B2 (ja) * | 1997-02-14 | 2000-08-14 | 株式会社イースタン | 配線基板 |
| US6229161B1 (en) | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
| EP1104584A1 (de) | 1998-07-28 | 2001-06-06 | Siemens Aktiengesellschaft | Leiterbahnrahmen, platine mit leiterbahnrahmen und verfahren zur herstellung eines leiterbahnrahmens |
| US6133621A (en) * | 1998-10-15 | 2000-10-17 | Stmicroelectronics S.R.L. | Integrated shielded electric connection |
| US6777320B1 (en) * | 1998-11-13 | 2004-08-17 | Intel Corporation | In-plane on-chip decoupling capacitors and method for making same |
| GB9903254D0 (en) | 1999-02-12 | 1999-04-07 | Sgs Thomson Microelectronics | Conductor structure |
| JP3562568B2 (ja) * | 1999-07-16 | 2004-09-08 | 日本電気株式会社 | 多層配線基板 |
| US6553555B1 (en) * | 1999-08-27 | 2003-04-22 | Dell Products L.P. | Maintaining signal guard bands when routing through a field of obstacles |
| US6396149B1 (en) * | 2000-06-13 | 2002-05-28 | Sun Microsystems, Inc. | Method for double-layer implementation of metal options in an integrated chip for efficient silicon debug |
| US6429385B1 (en) * | 2000-08-08 | 2002-08-06 | Micron Technology, Inc. | Non-continuous conductive layer for laminated substrates |
| US6495911B1 (en) * | 2000-08-17 | 2002-12-17 | International Business Machines Corporation | Scalable high frequency integrated circuit package |
| US6449170B1 (en) * | 2000-08-30 | 2002-09-10 | Advanced Micro Devices, Inc. | Integrated circuit package incorporating camouflaged programmable elements |
| US6734472B2 (en) * | 2002-04-25 | 2004-05-11 | Synplicity, Inc. | Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device |
| US7943436B2 (en) | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
| US7739624B2 (en) * | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
| US7281950B2 (en) | 2004-09-29 | 2007-10-16 | Fci Americas Technology, Inc. | High speed connectors that minimize signal skew and crosstalk |
| US20060228912A1 (en) * | 2005-04-07 | 2006-10-12 | Fci Americas Technology, Inc. | Orthogonal backplane connector |
| US7500871B2 (en) * | 2006-08-21 | 2009-03-10 | Fci Americas Technology, Inc. | Electrical connector system with jogged contact tails |
| US7497736B2 (en) * | 2006-12-19 | 2009-03-03 | Fci Americas Technology, Inc. | Shieldless, high-speed, low-cross-talk electrical connector |
| US7422444B1 (en) * | 2007-02-28 | 2008-09-09 | Fci Americas Technology, Inc. | Orthogonal header |
| US7811100B2 (en) * | 2007-07-13 | 2010-10-12 | Fci Americas Technology, Inc. | Electrical connector system having a continuous ground at the mating interface thereof |
| WO2009035688A1 (en) * | 2007-09-13 | 2009-03-19 | Broadcom Corporation | Mesh grid protection |
| EP2220679A4 (en) | 2007-12-06 | 2014-02-26 | Broadcom Corp | EMBEDDED PACKING SAFETY MANIPULATION MACHINE |
| US8764464B2 (en) * | 2008-02-29 | 2014-07-01 | Fci Americas Technology Llc | Cross talk reduction for high speed electrical connectors |
| US7994871B2 (en) * | 2008-06-30 | 2011-08-09 | Himax Technologies Limited | Chip on film trace routing method for electrical magnetic interference reduction |
| US8545240B2 (en) | 2008-11-14 | 2013-10-01 | Molex Incorporated | Connector with terminals forming differential pairs |
| MY155071A (en) | 2008-12-12 | 2015-08-28 | Molex Inc | Resonance modifying connector |
| US9277649B2 (en) | 2009-02-26 | 2016-03-01 | Fci Americas Technology Llc | Cross talk reduction for high-speed electrical connectors |
| US8366485B2 (en) | 2009-03-19 | 2013-02-05 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
| US8267721B2 (en) * | 2009-10-28 | 2012-09-18 | Fci Americas Technology Llc | Electrical connector having ground plates and ground coupling bar |
| US8616919B2 (en) * | 2009-11-13 | 2013-12-31 | Fci Americas Technology Llc | Attachment system for electrical connector |
| KR101426584B1 (ko) * | 2011-12-09 | 2014-08-06 | 주식회사 만도 | 레이더 장치 및 그 조립 방법 |
| EP2624034A1 (en) | 2012-01-31 | 2013-08-07 | Fci | Dismountable optical coupling device |
| USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
| US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
| US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
| USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
| USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
| USD751507S1 (en) | 2012-07-11 | 2016-03-15 | Fci Americas Technology Llc | Electrical connector |
| US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
| US8776260B2 (en) | 2012-09-25 | 2014-07-08 | Broadcom Corporation | Mesh grid protection system |
| USD745852S1 (en) | 2013-01-25 | 2015-12-22 | Fci Americas Technology Llc | Electrical connector |
| USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
| US12068231B2 (en) * | 2014-05-24 | 2024-08-20 | Broadpak Corporation | 3D integrations and methods of making thereof |
| US9852989B1 (en) * | 2016-11-28 | 2017-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power grid of integrated circuit |
| JP2022017605A (ja) * | 2018-10-25 | 2022-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 回路基板、半導体装置、および、電子機器 |
| US11921559B2 (en) * | 2021-05-03 | 2024-03-05 | Groq, Inc. | Power grid distribution for tensor streaming processors |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4143236A (en) * | 1976-11-26 | 1979-03-06 | Southern Weaving Company | Controlled impedance cable |
| US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
| US4463323A (en) * | 1982-08-23 | 1984-07-31 | Woven Electronics Corporation | Woven low impedance electrical transmission cable and method |
| US4498122A (en) * | 1982-12-29 | 1985-02-05 | At&T Bell Laboratories | High-speed, high pin-out LSI chip package |
| JPS6022396A (ja) * | 1983-07-19 | 1985-02-04 | 日本電気株式会社 | 回路基板 |
| US4560962A (en) * | 1983-08-30 | 1985-12-24 | Burroughs Corporation | Multilayered printed circuit board with controlled 100 ohm impedance |
| JPS60136294A (ja) * | 1983-12-23 | 1985-07-19 | 株式会社日立製作所 | セラミック多層配線回路板 |
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| US4831497A (en) * | 1986-09-11 | 1989-05-16 | General Electric Company | Reduction of cross talk in interconnecting conductors |
| US4803595A (en) * | 1986-11-17 | 1989-02-07 | International Business Machines Corporation | Interposer chip technique for making engineering changes between interconnected semiconductor chips |
| US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
| US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
| US5184210A (en) * | 1990-03-20 | 1993-02-02 | Digital Equipment Corporation | Structure for controlling impedance and cross-talk in a printed circuit substrate |
-
1992
- 1992-02-03 US US07/829,838 patent/US5288949A/en not_active Expired - Lifetime
-
1993
- 1993-02-02 JP JP03618893A patent/JP3400004B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794666A (ja) * | 1993-03-01 | 1995-04-07 | Univ Arkansas | マルチチップモジュール |
| US6483714B1 (en) | 1999-02-24 | 2002-11-19 | Kyocera Corporation | Multilayered wiring board |
| JP2000353873A (ja) * | 1999-06-11 | 2000-12-19 | Kyocera Corp | 多層配線基板 |
| JP2002057461A (ja) * | 2000-08-09 | 2002-02-22 | Kyocera Corp | 多層配線基板 |
| JP2011082525A (ja) * | 2009-10-12 | 2011-04-21 | Internatl Business Mach Corp <Ibm> | セラミック・パッケージならびにセラミック・パッケージ内の結合ノイズを低減し、インピーダンス不連続を制御するための方法およびコンピュータ・プログラム（高速セラミック・モジュールにおけるノイズ結合低減およびインピーダンス不連続制御） |
Also Published As
| Publication number | Publication date |
|---|---|
| US5288949A (en) | 1994-02-22 |
| JP3400004B2 (ja) | 2003-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400004B2 (ja) | 集積回路搭載用基板 | |
| DE69412678T2 (de) | Verbesserte Mehrschichtverpackung | |
| JPS60136188A (ja) | インピーダンス調整装置を備えた接続装置 | |
| DE3781370T2 (de) | Integrierte schaltungspackung hoher leistung. | |
| US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
| CA1120601A (en) | Thin film lossy line package | |
| DE69924225T2 (de) | Akustische Oberflächenwellenanordnung | |
| US4237522A (en) | Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate | |
| US4855537A (en) | Wiring substrate having mesh-shaped earth line | |
| US6930381B1 (en) | Wire bonding method and apparatus for integrated circuit | |
| US6235997B1 (en) | LSI package with equal length transmission Lines | |
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| JPS61205001A (ja) | 伝送線路 | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| US5294754A (en) | Direct write EC single metal layer | |
| JPH11298149A (ja) | 多層配線基板 | |
| US6933805B1 (en) | High density capacitor filter bank with embedded faraday cage | |
| CN116596078B (zh) | 一种双层微波量子计算芯片 | |
| US6477057B1 (en) | High frequency de-coupling via short circuits | |
| US8631706B2 (en) | Noise suppressor for semiconductor packages | |
| JPH0864983A (ja) | シールドケース | |
| CN218975444U (zh) | 电子器件 | |
| WO1995022839A1 (en) | Packaged integrated circuit with reduced electromagnetic interference | |
| JPH02271656A (ja) | 多層化マイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |