JPH0534713B2 - - Google Patents
Info
- Publication number
- JPH0534713B2 JPH0534713B2 JP593788A JP593788A JPH0534713B2 JP H0534713 B2 JPH0534713 B2 JP H0534713B2 JP 593788 A JP593788 A JP 593788A JP 593788 A JP593788 A JP 593788A JP H0534713 B2 JPH0534713 B2 JP H0534713B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- connection terminal
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control By Computers (AREA)
- Electronic Switches (AREA)
Description
本発明は、接点信号を入力する回路と出力する
回路の構成に係り、特に部品を共通化して量産効
果の発揮すると共に、外付け部品により入力する
回路と出力する回路を選択するものに関する。
回路の構成に係り、特に部品を共通化して量産効
果の発揮すると共に、外付け部品により入力する
回路と出力する回路を選択するものに関する。
本出願人は、例えば横河技報Vol.21No.１（1977）
p.1で工業用の制御装置を提案しており、この様
な装置では数多くの操作端を制御装置で制御して
いる。そこで、操作端や検出端との関係で接点信
号の入力回路を搭載した入出力カードが使用され
ている。 ここで入力カードとは、フイールドからの接点
若しくはステータス信号を保持し、制御ステーシ
ヨンのインテリジエンス部に読込ませるものをい
い、出力カードとは、インテリジエンス部からの
ステータス信号をトランジスタ接点でフイールド
に出力するものをいう。この様なカードはネスト
と呼ばれるプリント基板の収容装置に装着される
ものであり、統一されたプリント基板形状をして
いる。入出力カードは、大別する入力信号のみ扱
うものと、出力信号のみ扱うものと、入出力信号
を同時に取扱うものの３種類がある。そして、通
常入出力のチヤンネル数は同じ例えば16点とし、
計装の規模に応じて適時使い分けている。 第７図は従来の入出力カードの構成ブロツク図
である。図において、３０は入力回路部で、絶縁
用のパルストランスＴ３１を備えている。この一
次側にはクロツク５０信号が巻線の中ほどに抵抗
Ｒ３２を介して接続され、二次側に伝送される。
二次側ではキヤパシタＣ３１とダイオードＤ３１
よりなる整流平滑化回路によつて直流化し、抵抗
Ｒ３１を介して接点Sinにセンス電流を供給する。
一次側には逆流防止用のダイオードＤ３２が接続
されて、この先にはデータレジスタ５１のＤ端子
に結線されていると共に、このダイオードＤ３２
と巻線の間に＋5Voltにプルアツプしてある。 このように構成された入力回路においては、接
点Sinが開であればデータレジスタ５１のＤ端子
入力はＨになつている。この理由は、二次側の消
費電力が少ないためであり、フライバツクトラン
スの原理と同一の動作をしている。接点Sinが閉
であればデータレジスタ５１のＤ端子入力はＬに
なつている。この理由は、二次側の消費電力が大
きくなるからである。 ４０は出力回路部で、絶縁用のパルストランス
Ｔ４１を備えている。クロツク５０の信号及びデ
ータレジスタ６２のＱ端子出力とがアンドゲート
Ｇ４１に接続されて、このゲート信号が抵抗Ｒ４
４を介してトランジスタTr４２のベース端子に
接続されている。このトランジスタTr４２のコ
レクタ端子はパルストランスＴ４１の一次側に接
続されており、エミツタ端子は接地されている。
この結果、ゲート信号に応じたパルス信号が二次
側に伝送される。ダイオードＤ４１，Ｄ４２は二
次側の出力電圧を＋5Voltにクランプさせると共
に逆流防止の役割をしている。そして、抵抗Ｒ４
１，Ｒ４２を介してトランジスタTr４１のベー
ス端子に供給されて、コレクタ信号がステータス
信号として出力された。 この様な出力回路はデータレジスタ６２の信号
がＨであればゲート信号としてクロツク信号が出
力されて、二次側にはＨ信号が供給される。デー
タレジスタ６２の信号がＬであればゲート信号は
Ｌのままであり、この結果二次側にはＬ信号が出
力される。 次にマイクロプロセツサ（μP）の動作に付い
て説明する。μPは出力回路４０として選択した
チヤンネルのデータレジスタ６２のＤ端子にバツ
フア６１を介して動作指令信号を送ると共に、バ
スインタフエイス５４からデータレジスタ６２の
Ｔ端子にトリガ信号を送る。同様にして、μPは
入力回路３０として選択したチヤンネルのデータ
レジスタ５１のＴ端子に対して、バスインタフエ
イス５４を介して指令信号を送る。すると、接点
信号はデータセレクタ５２、入力ゲート５３を介
して内部バスに送信される。
p.1で工業用の制御装置を提案しており、この様
な装置では数多くの操作端を制御装置で制御して
いる。そこで、操作端や検出端との関係で接点信
号の入力回路を搭載した入出力カードが使用され
ている。 ここで入力カードとは、フイールドからの接点
若しくはステータス信号を保持し、制御ステーシ
ヨンのインテリジエンス部に読込ませるものをい
い、出力カードとは、インテリジエンス部からの
ステータス信号をトランジスタ接点でフイールド
に出力するものをいう。この様なカードはネスト
と呼ばれるプリント基板の収容装置に装着される
ものであり、統一されたプリント基板形状をして
いる。入出力カードは、大別する入力信号のみ扱
うものと、出力信号のみ扱うものと、入出力信号
を同時に取扱うものの３種類がある。そして、通
常入出力のチヤンネル数は同じ例えば16点とし、
計装の規模に応じて適時使い分けている。 第７図は従来の入出力カードの構成ブロツク図
である。図において、３０は入力回路部で、絶縁
用のパルストランスＴ３１を備えている。この一
次側にはクロツク５０信号が巻線の中ほどに抵抗
Ｒ３２を介して接続され、二次側に伝送される。
二次側ではキヤパシタＣ３１とダイオードＤ３１
よりなる整流平滑化回路によつて直流化し、抵抗
Ｒ３１を介して接点Sinにセンス電流を供給する。
一次側には逆流防止用のダイオードＤ３２が接続
されて、この先にはデータレジスタ５１のＤ端子
に結線されていると共に、このダイオードＤ３２
と巻線の間に＋5Voltにプルアツプしてある。 このように構成された入力回路においては、接
点Sinが開であればデータレジスタ５１のＤ端子
入力はＨになつている。この理由は、二次側の消
費電力が少ないためであり、フライバツクトラン
スの原理と同一の動作をしている。接点Sinが閉
であればデータレジスタ５１のＤ端子入力はＬに
なつている。この理由は、二次側の消費電力が大
きくなるからである。 ４０は出力回路部で、絶縁用のパルストランス
Ｔ４１を備えている。クロツク５０の信号及びデ
ータレジスタ６２のＱ端子出力とがアンドゲート
Ｇ４１に接続されて、このゲート信号が抵抗Ｒ４
４を介してトランジスタTr４２のベース端子に
接続されている。このトランジスタTr４２のコ
レクタ端子はパルストランスＴ４１の一次側に接
続されており、エミツタ端子は接地されている。
この結果、ゲート信号に応じたパルス信号が二次
側に伝送される。ダイオードＤ４１，Ｄ４２は二
次側の出力電圧を＋5Voltにクランプさせると共
に逆流防止の役割をしている。そして、抵抗Ｒ４
１，Ｒ４２を介してトランジスタTr４１のベー
ス端子に供給されて、コレクタ信号がステータス
信号として出力された。 この様な出力回路はデータレジスタ６２の信号
がＨであればゲート信号としてクロツク信号が出
力されて、二次側にはＨ信号が供給される。デー
タレジスタ６２の信号がＬであればゲート信号は
Ｌのままであり、この結果二次側にはＬ信号が出
力される。 次にマイクロプロセツサ（μP）の動作に付い
て説明する。μPは出力回路４０として選択した
チヤンネルのデータレジスタ６２のＤ端子にバツ
フア６１を介して動作指令信号を送ると共に、バ
スインタフエイス５４からデータレジスタ６２の
Ｔ端子にトリガ信号を送る。同様にして、μPは
入力回路３０として選択したチヤンネルのデータ
レジスタ５１のＴ端子に対して、バスインタフエ
イス５４を介して指令信号を送る。すると、接点
信号はデータセレクタ５２、入力ゲート５３を介
して内部バスに送信される。
しかし従来装置では、入出力カードは、大別す
ると入力信号のみ扱うものと、出力信号のみ扱う
ものと、入出力信号を同時に取扱うものの３種類
があり、各々の回路構成が異るところから常に
別々の部品と基板を必要として、製造上不都合を
生じていた。 本発明はこのような課題を解決したもので、入
出力回路の配線パターンを共通にすると共に部品
装着によつて入力回路と出力回路を使い分ける接
点信号入出力回路を提供することを目的とする。
ると入力信号のみ扱うものと、出力信号のみ扱う
ものと、入出力信号を同時に取扱うものの３種類
があり、各々の回路構成が異るところから常に
別々の部品と基板を必要として、製造上不都合を
生じていた。 本発明はこのような課題を解決したもので、入
出力回路の配線パターンを共通にすると共に部品
装着によつて入力回路と出力回路を使い分ける接
点信号入出力回路を提供することを目的とする。
このような目的を達成する本発明は、集積回路
としてトランス、このトランスの一次側の一端に
設けられた正電圧を供給する第１の接続端子、こ
の一次側他端に接続されるダイオード及びキヤパ
シタよりなる整流平滑化部、この整流平滑化部の
信号を出力する第２の接続端子、この一次側の他
端に抵抗を介して設けられた第３の接続端子、こ
の二次側に接続されるダイオード及びキヤパシタ
よりなる整流平滑化部、この整流平滑化部の信号
を出力する第４の接続端子を内蔵したものを使用
している。 このほかに共通素子として、クロツク回路と、
このクロツク回路の出力するクロツク信号を第５
の接続端子、に接続されて入力信号との論理積を
とり第３の接続端子に出力するゲート回路とを備
えている。 入力回路として使用する場合には、第４の接続
端子と接点に接続された端子との間を接続するジ
ヤンパー線と、第２の接続端子の出力信号を論理
レベルに変換するバツフアと、第５の接続端子に
正電圧を供給する接続端子とを具備している。 出力回路として使用する場合は、第４の接続端
子の信号を増幅して出力する増幅素子と、第５の
接続端子にデータ出力の許可を与えるデータレジ
スタを具備している。
としてトランス、このトランスの一次側の一端に
設けられた正電圧を供給する第１の接続端子、こ
の一次側他端に接続されるダイオード及びキヤパ
シタよりなる整流平滑化部、この整流平滑化部の
信号を出力する第２の接続端子、この一次側の他
端に抵抗を介して設けられた第３の接続端子、こ
の二次側に接続されるダイオード及びキヤパシタ
よりなる整流平滑化部、この整流平滑化部の信号
を出力する第４の接続端子を内蔵したものを使用
している。 このほかに共通素子として、クロツク回路と、
このクロツク回路の出力するクロツク信号を第５
の接続端子、に接続されて入力信号との論理積を
とり第３の接続端子に出力するゲート回路とを備
えている。 入力回路として使用する場合には、第４の接続
端子と接点に接続された端子との間を接続するジ
ヤンパー線と、第２の接続端子の出力信号を論理
レベルに変換するバツフアと、第５の接続端子に
正電圧を供給する接続端子とを具備している。 出力回路として使用する場合は、第４の接続端
子の信号を増幅して出力する増幅素子と、第５の
接続端子にデータ出力の許可を与えるデータレジ
スタを具備している。
本発明は各構成要素はつがの作用をする。集積
回路は絶縁用のトランスと入出力用の付属部品を
搭載してある。クロツク回路及びゲート回路は共
通部品として集積回路に外付けされる。 入力回路として用いる場合は、個別部品として
バツフアと接続線を共通部品に付加する。 出力回路として使用する場合には、個別部品と
してデータレジスタと増幅素子を共通部品に付加
する。
回路は絶縁用のトランスと入出力用の付属部品を
搭載してある。クロツク回路及びゲート回路は共
通部品として集積回路に外付けされる。 入力回路として用いる場合は、個別部品として
バツフアと接続線を共通部品に付加する。 出力回路として使用する場合には、個別部品と
してデータレジスタと増幅素子を共通部品に付加
する。
以下図面を用いて、本発明を説明する。
第１図は本発明の一実施例を示す構成ブロツク
図で、ここでは入力用の部品を破線で接続してお
り、出力用の部品を実践で装着した場合を示して
いる。図において、１０は例えばHIC
（hybridintegrated circuit）等よりなる集積回路
で、内部には絶縁用のパルストランスＴが収容し
てある。２０は集積回路１０と共通に使用される
共通部品である。 以下詳細を説明する。１１はトランスＴの一次
側に設けられた第１の接続端子で、＋5Voltなど
の正電圧源が接続される。ダイオードＤ２、キヤ
パシタＣ２及び抵抗Ｒ２はトランスＴの一次側の
他端に接続された整流平滑化部で、入力回路とし
て使用する場合に役立つ。１２はこの整流平滑部
の信号を出力する第２の接続端子で、接点Sinの
オンオフに対応する直流信号が出力される。１２
ａは第２の接続端子と共に設けられた共通電位端
子で、通常は一端が接地されると共に他端はキヤ
パシタＣ２及び抵抗Ｒ２を介して第２の接続端子
と接続されている。１３はトランスＴの一次側の
他端に抵抗Ｒ３を介して設けられた第３の接続端
子、ダイオードＤ１、キヤパシタＣ１及び抵抗Ｒ
１はトランスＴの二次側に接続された整流平滑化
部で、トランスＴを介して伝送されるクロツク信
号を直流化している。１４はこの整流平滑部の信
号を出力する第４の接続端子である。第１及び第
３の接続端子は入出力回路によらず一定素子に接
続されるが、第２及び第４の接続端子については
入力用か出力用かで接続される部品が代わる。 ２１はクロツク回路で、例えば500KHzの水晶
発振器が使用される。２２はクロツク回路２１の
出力信号の第５の接続端子（素子の入力端子の他
方をいう）に接続された信号との論理積をとるゲ
ート回路で、出力信号は第３の接続端子１３に供
給される。尚、図中＊印はオープンコレクタ形式
であることを示している。 第２の接続端子１２には、入力回路であればバ
ツフアＵ１が接続され、出力回路であれば無接続
である。第４の接続端子には、入力回路であれば
ジヤンパー線ｊが接続され、出力回路であればト
ランジスタTr１が接続される。第５の接続端子
には、入力回路であれば正電圧が供給され、出力
回路であるばデータレジスタＵ２が接続される。 このように構成された装置の動作を次に場合を
分けて説明する。第２図は出力回路として使用す
る場合の回路図で、第３図は動作を説明する波形
図である。集積回路１０の第４の接続端子にトラ
ンジスタTr１のベース端子に接続する。ゲート
回路２２の他方の入力端子には、データレジスタ
Ｕ２のＱ出力が接続され、図示しないμPにより
指令されるデータ出力指令信号がＤ端子に接続さ
れると共に、ライト制御信号がCK端子に入力さ
れる。 波形に付いて説明すると、データレジスタＵ２
のＱ出力信号がＬであればゲート回路２２の出力
信号は5voltのままであり、その結果トランジス
タTr１のベース入力はＬとなつて、トランジス
タTr１はオフのままである。次にデータレジス
タＵ２の出力信号がＨになればゲート回路２２か
らはクロツク回路２１の信号が出力されて、パル
ス状の信号はトランスＴを介して二次側に伝送さ
れ整流平滑化され、その結果トランジスタTr１
のベース入力はＨとなつて、トランジスタTr１
はオンとなる。 第４図は入力回路として使用する場合の回路
図、第５図は動作を説明する波形図である。集積
回路１０の第４の接続端子にジヤンパー線ｊを接
続して、接点Sinにセンス電流を供給する。第２
の接続端子にはバツフアＵ１を接続して、論理レ
ベルの形で図示しないデータレジスタに転送す
る。第５の接続端子には正電圧＋5voltが抵抗Ｒ
４を介して接続され、ゲート回路２２の出力がク
ロツク信号そのままの出力であるようにしてい
る。 この様な装置の波形について説明する。接点
Sinが開であればトランスＴの一次側に現われる
駆動波形は大いきいものであり、この結果整流平
滑化後のバツフアＵ１の入力信号はＨになつてい
る。そこでバツフアＵ１の出力信号はＨになつて
いる。次に、接点Sinが閉であればトランスＴの
一次側に現われる駆動波形は小さいものであり、
この結果整流平滑化後のバツフアＵ１の入力信号
はＬになつている。そこでバツフアＵ１の出力信
号はＬになつている。 第６図は本発明の他の実施例の構成図である。
第１図との相違のみ付いて説明すると、トランス
Ｔの一次側にダイオードＤ３，Ｄ４が付加されて
いる。ダイオードＤ３は二次側の接点Siに印加さ
れる電圧を＋5voltに規制するものである、トラ
ンスＴの一次側巻線と並列に接続されている。ダ
イオードＤ４はゼナーダイオードであり、一次側
の電圧をレベルシフトするものである。
図で、ここでは入力用の部品を破線で接続してお
り、出力用の部品を実践で装着した場合を示して
いる。図において、１０は例えばHIC
（hybridintegrated circuit）等よりなる集積回路
で、内部には絶縁用のパルストランスＴが収容し
てある。２０は集積回路１０と共通に使用される
共通部品である。 以下詳細を説明する。１１はトランスＴの一次
側に設けられた第１の接続端子で、＋5Voltなど
の正電圧源が接続される。ダイオードＤ２、キヤ
パシタＣ２及び抵抗Ｒ２はトランスＴの一次側の
他端に接続された整流平滑化部で、入力回路とし
て使用する場合に役立つ。１２はこの整流平滑部
の信号を出力する第２の接続端子で、接点Sinの
オンオフに対応する直流信号が出力される。１２
ａは第２の接続端子と共に設けられた共通電位端
子で、通常は一端が接地されると共に他端はキヤ
パシタＣ２及び抵抗Ｒ２を介して第２の接続端子
と接続されている。１３はトランスＴの一次側の
他端に抵抗Ｒ３を介して設けられた第３の接続端
子、ダイオードＤ１、キヤパシタＣ１及び抵抗Ｒ
１はトランスＴの二次側に接続された整流平滑化
部で、トランスＴを介して伝送されるクロツク信
号を直流化している。１４はこの整流平滑部の信
号を出力する第４の接続端子である。第１及び第
３の接続端子は入出力回路によらず一定素子に接
続されるが、第２及び第４の接続端子については
入力用か出力用かで接続される部品が代わる。 ２１はクロツク回路で、例えば500KHzの水晶
発振器が使用される。２２はクロツク回路２１の
出力信号の第５の接続端子（素子の入力端子の他
方をいう）に接続された信号との論理積をとるゲ
ート回路で、出力信号は第３の接続端子１３に供
給される。尚、図中＊印はオープンコレクタ形式
であることを示している。 第２の接続端子１２には、入力回路であればバ
ツフアＵ１が接続され、出力回路であれば無接続
である。第４の接続端子には、入力回路であれば
ジヤンパー線ｊが接続され、出力回路であればト
ランジスタTr１が接続される。第５の接続端子
には、入力回路であれば正電圧が供給され、出力
回路であるばデータレジスタＵ２が接続される。 このように構成された装置の動作を次に場合を
分けて説明する。第２図は出力回路として使用す
る場合の回路図で、第３図は動作を説明する波形
図である。集積回路１０の第４の接続端子にトラ
ンジスタTr１のベース端子に接続する。ゲート
回路２２の他方の入力端子には、データレジスタ
Ｕ２のＱ出力が接続され、図示しないμPにより
指令されるデータ出力指令信号がＤ端子に接続さ
れると共に、ライト制御信号がCK端子に入力さ
れる。 波形に付いて説明すると、データレジスタＵ２
のＱ出力信号がＬであればゲート回路２２の出力
信号は5voltのままであり、その結果トランジス
タTr１のベース入力はＬとなつて、トランジス
タTr１はオフのままである。次にデータレジス
タＵ２の出力信号がＨになればゲート回路２２か
らはクロツク回路２１の信号が出力されて、パル
ス状の信号はトランスＴを介して二次側に伝送さ
れ整流平滑化され、その結果トランジスタTr１
のベース入力はＨとなつて、トランジスタTr１
はオンとなる。 第４図は入力回路として使用する場合の回路
図、第５図は動作を説明する波形図である。集積
回路１０の第４の接続端子にジヤンパー線ｊを接
続して、接点Sinにセンス電流を供給する。第２
の接続端子にはバツフアＵ１を接続して、論理レ
ベルの形で図示しないデータレジスタに転送す
る。第５の接続端子には正電圧＋5voltが抵抗Ｒ
４を介して接続され、ゲート回路２２の出力がク
ロツク信号そのままの出力であるようにしてい
る。 この様な装置の波形について説明する。接点
Sinが開であればトランスＴの一次側に現われる
駆動波形は大いきいものであり、この結果整流平
滑化後のバツフアＵ１の入力信号はＨになつてい
る。そこでバツフアＵ１の出力信号はＨになつて
いる。次に、接点Sinが閉であればトランスＴの
一次側に現われる駆動波形は小さいものであり、
この結果整流平滑化後のバツフアＵ１の入力信号
はＬになつている。そこでバツフアＵ１の出力信
号はＬになつている。 第６図は本発明の他の実施例の構成図である。
第１図との相違のみ付いて説明すると、トランス
Ｔの一次側にダイオードＤ３，Ｄ４が付加されて
いる。ダイオードＤ３は二次側の接点Siに印加さ
れる電圧を＋5voltに規制するものである、トラ
ンスＴの一次側巻線と並列に接続されている。ダ
イオードＤ４はゼナーダイオードであり、一次側
の電圧をレベルシフトするものである。
以上説明したように、本発明によれば集積回路
１０を入出力回路に共通に使用しているので、量
産効果が大きくなる。また、集積回路１０等に入
出力回路に応じて部品を選択的に接続するように
したので、プリント基板の共通化が可能になり、
製造コストが低下する。
１０を入出力回路に共通に使用しているので、量
産効果が大きくなる。また、集積回路１０等に入
出力回路に応じて部品を選択的に接続するように
したので、プリント基板の共通化が可能になり、
製造コストが低下する。
第１図は本発明の一実施例を示す構成ブロツク
図で、ここでは入力用の部品を破線で接続してお
り、出力用の部品を実践で装着した場合を示して
いる。第２図は出力回路として使用する場合の回
路図、第３図は動作を説明する波形図、第４図は
入力回路として使用する場合の回路図、第５図は
動作を説明する波形図、第６図は本発明の他の実
施例の構成図である。第７図は従来の入出力カー
ドの構成ブロツク図である。 １０……集積回路、１１，１２，１３，１４…
…第１〜４の接続端子、２１……クロツク回路、
２２……ゲート回路、Sin……接点、Ｕ１……バ
ツフア、Ｕ２……データレジスタ。
図で、ここでは入力用の部品を破線で接続してお
り、出力用の部品を実践で装着した場合を示して
いる。第２図は出力回路として使用する場合の回
路図、第３図は動作を説明する波形図、第４図は
入力回路として使用する場合の回路図、第５図は
動作を説明する波形図、第６図は本発明の他の実
施例の構成図である。第７図は従来の入出力カー
ドの構成ブロツク図である。 １０……集積回路、１１，１２，１３，１４…
…第１〜４の接続端子、２１……クロツク回路、
２２……ゲート回路、Sin……接点、Ｕ１……バ
ツフア、Ｕ２……データレジスタ。
Claims (1)
- 【特許請求の範囲】 １ トランス、このトランスの一次側の一端に設
けられた正電圧を供給する第１の接続端子、この
一次側他端に接続されるダイオード及びキヤパシ
タよりなる整流平滑化部、この整流平滑化部の信
号を出力する第２の接続端子、この一次側の他端
に抵抗を介して設けられた第３の接続端子、この
二次側に接続されるダイオード及びキヤパシタよ
りなる整流平滑化部、この整流平滑化部の信号を
出力する第４の接続端子よりなる集積回路と、 クロツク回路と、このクロツク回路の出力する
クロツク信号と第５の接続端子に接続されて入力
信号との論理積をとり第３の接続端子に出力する
ゲート回路とを備え、 入力回路である場合は、第４の接続端子と接点
に接続された端子との間を接続するジヤンパー線
と、第２の接続端子の出力信号を論理レベルに変
換するバツフアと、第５の接続端子に正電圧を供
給する接続線とを具備し、 出力回路である場合は、第４の接続端子の信号
を増幅して出力する増幅素子と、第５の接続端子
にデータ出力の許可を与えるデータレジスタを具
備すること、 を特徴とする接点信号入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP593788A JPH01181174A (ja) | 1988-01-14 | 1988-01-14 | 接点信号入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP593788A JPH01181174A (ja) | 1988-01-14 | 1988-01-14 | 接点信号入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181174A JPH01181174A (ja) | 1989-07-19 |
| JPH0534713B2 true JPH0534713B2 (ja) | 1993-05-24 |
Family
ID=11624812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP593788A Granted JPH01181174A (ja) | 1988-01-14 | 1988-01-14 | 接点信号入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181174A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016537A (ja) * | 2008-07-02 | 2010-01-21 | Nittan Co Ltd | 防犯システム用増設入出力装置 |
-
1988
- 1988-01-14 JP JP593788A patent/JPH01181174A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01181174A (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0413920B2 (ja) | ||
| US6876400B2 (en) | Apparatus and method for protecting a memory sharing signal control lines with other circuitry | |
| JPH0534713B2 (ja) | ||
| US7696794B2 (en) | Drive circuit for a switch in a switching converter | |
| US6870578B2 (en) | Apparatus and method for sharing signal control lines | |
| KR0129491Y1 (ko) | 전원 스위칭 회로 | |
| KR880002186Y1 (ko) | 오디오 기기에서의 전원 온,오프 제어회로 | |
| JP2872029B2 (ja) | プリント基板実装回路の誤動作防止装置 | |
| JPS59185389A (ja) | 表示及びキ−入力回路の制御方式 | |
| JPH0668316A (ja) | Ｉｃカード | |
| JP4461971B2 (ja) | ビデオ信号供給用集積回路 | |
| JPS6039211U (ja) | ソレノイド駆動装置 | |
| KR910009078B1 (ko) | 전원 연동 스위치 접속기 회로 | |
| JPH0317578A (ja) | 電気回路の試験装置 | |
| JPH04160840A (ja) | データ通信装置 | |
| JPS61227633A (ja) | 電源回路 | |
| JPS59119043U (ja) | 集積回路素子 | |
| JPH0525761U (ja) | 基板保護回路 | |
| JPS6042071A (ja) | ドライバ出力回路 | |
| JPS62216183A (ja) | テ−ブルタツプ | |
| JPH07503357A (ja) | 信号発生器から電圧供給するための装置 | |
| JPS6186807A (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH07255126A (ja) | 直流電源装置 | |
| JPH02119454A (ja) | 出力回路 | |
| JPH1074114A (ja) | 低電圧ｉｃ用電源回路 |