JPH0535209A - 液晶表示装置の画面分割駆動方式 - Google Patents

Abstract

(57)【要約】 【目的】 液晶表示装置の画面分割駆動方式に関し，１
画面の画素数の１／２の記憶容量のフレームメモリによ
り駆動可能とすることを目的とする 【構成】 一表示画面の画素数の記憶容量の半分の容量
のフレームメモリ１と，メモリアドレス発生部４と，メ
モリ制御信号発生部８と，データ制御部５とを備え，デ
ータ制御部５はフレームメモリ１から読み出したデータ
を保持する表示データ保持部１(10)と入力した表示デー
タを保持する表示データ保持部２(11)とを含み，データ
制御部５は一方の分割画面(3Ａ）のデータをフレームメ
モリ１から読み出して保持し，他方の分割画面(3Ｂ）の
表示データを入力して保持し，入力した表示データをフ
レームメモリ１の上記読み出したデータのアドレスに格
納するとともに，読み出した表示データと入力した表示
データを揃えて出力する構成を持つ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，ＣＲＴ用ビデオデータ
を入力して，二分割された液晶表示画面に静止画像を表
示する液晶表示装置の画面分割駆動方式に関する。

【０００２】

【従来の技術】従来，ＣＲＴ用ビデオデータを入力して
液晶画面に表示する場合には，一画面の表示画素数と同
等の容量のメモリを用いていた。

【０００３】図５は従来の技術の説明図である。図 (a)
は従来の装置構成を示し，ＣＲＴ用ビテオ信号を入力し
上下に二分割された液晶画面に表示するための装置構成
である。

【０００４】図において，１００はフレーム監視部であ
って，フレームの状態を監視し，ビデオデータの同期信
号に基づいて，フレームメモリを制御するためのメモリ
アドレス発生部１０３，メモリ制御信号発生部１０２，
データ制御部１１２（いずれも後述）の動作を管理する
ものである。１０１はデータ制御部であって，フレーム
監視部１００からの信号に基づいて，アドレス指定され
たフレームメモリ上のデータを読み出して表示データと
して出力し，入力されたビデオデータをアドレス指定さ
れた位置に書き込むものである。１０２はメモリ制御信
号発生部であって，フレーム監視部１００からの信号に
基づいて，アウトプットイネーブル，チップセレクト等
のフレームメモリ制御を行うものである。１０３はメモ
リアドレス発生部であって，フレーム監視部１００から
の信号に基づいて，フレームメモリの書き込み，読み出
しのアドレスを発生するものである。１０４はフレーム
メモリであって，１画面分の画素の表示データを格納す
るものである。１０５は駆動部であって，データ制御部
１０１から出力される表示データについて，液晶表示画
面を駆動するものである。１０６は液晶表示画面であっ
て，上下に二分割され，上画面データと下画面データを
同時に表示するものである。

【０００５】１１０は書き込みアドレスカウンタ，１１
１は読み出しアドレスカウンタ，１１２は上画面データ
保持部，１１３は下画面データ保持部，１１４は書き込
みデータ保持部である。

【０００６】図 (b)はフレームメモリの記憶状態を示す
図である。図において，１０４はフレームメモリであ
る。図は４００ラインの液晶画面の場合のフレームメモ
リの記憶状態を示し，従来は，一表示画面分の画素デー
タをフレームメモリに記憶していた。

【０００７】図 (a)の構成の動作を説明する。フレーム
監視部１００は，同期信号に基づいて，現在どのライン
のビデオデータが入力されているかを認識し，データ制
御部１０１，メモリ制御信号発生部１０２，メモリアド
レス発生部１０３を制御する信号を発生する。

【０００８】メモリアドレス発生部１０３は，フレーム
監視部１００の信号に基づいて書き込みアドレスカウン
タ１１０および読み出しアドレスカウンタ１１１によ
り，それぞれフレームメモリの書き込みもしくは読み出
しのアドレスを発生する。書き込みのアドレスは，ライ
ンにおいて左端の桁から右端の桁に向かって順次指定さ
れ，ラインの選択は１ラインから４００ラインまで順次
指定される。読み出しのアドレスは，上画面と下画面を
交互に指定し，各画面について，最上位ラインから最下
位ラインに向かって順次に指定され，各ラインにおいて
左端の桁から右端の桁に向かって順次指定される。

【０００９】メモリ制御信号発生部１０２は，フレーム
監視部１００の信号に基づいて，アウトプットイネーブ
ル，インプットイネーブル，チップセレクト等の制御信
号を発生し，フレームメモリへビテオデータを書き込む
制御，もしくは書き込まれているデータを読み出す制御
を行う。

【００１０】データ制御部１０１は，フレームメモリの
アドレス指定されたデータを読み出して上画面データ保
持部１１２および下画面データ保持部１１３に保持す
る。そして，出力するタイミングに合わせてそれぞれの
表示データを液晶表示画面の駆動部１０５に出力する。
また，データ制御部１０１は，ビデオデータを入力して
書き込みデータ保持部１１４に保持し，メモリ制御信号
発生部１０２の書き込み制御信号のタイミングに合わせ
て，フレームメモリ１０４の指定されたアドレスに入力
しビデオデータを書き込む。

【００１１】駆動部１０５はデータ制御部から出力され
る上画面の表示データ，下画面の表示データについて二
分割された液晶表示画面を駆動する。液晶表示画面１０
６は，上画面表示データを上画面に表示し，下画面表示
データを下画面に表示する。

【００１２】図６は従来の駆動方式のタイミング図を示
す。図６は横８０桁，縦４００ラインの場合のタイミン
グ図である。図において，水平方向タイミングは，表示
画面上の１キャラクタ時間毎の区切りを表し，フレーム
メモリへの１キャラクタデータの書き込み（Ｗ）および
読み出し（Ｒ）のタイミングを表す。括弧付きの番号に
より便宜的にキャラクタ時間の順番を表す。

【００１３】フレームメモリサイクルのＷはフレームメ
モリへの書き込みサイクル（ライトサイクル），Ｒは読
み出しサイクル（リードサイクル）を表す。フレームメ
モリサイクルにおけるメモリのアドレスを「ライン番号
−桁番号」により表す。例えば，図のキャラクタ時間
(1) のアドレス１−１は１ラインの１桁に表示するデー
タであることを表す。

【００１４】同様にライトデータ，リードデータはそれ
ぞれ「ライン番号−桁番号」で表す表示位置の書き込み
データ，読み出しデータであることを表す。上画面デー
タは，液晶画面の分割された上画面に表示するデータ，
下画面データは下画面に表示するデータを表す。

【００１５】垂直方向タイミング（ライトサイクル）
は，垂直方向の書き込みサイクルのタイミングを，垂直
走査を行うライン番号により表す。垂直方向タイミング
（リードサイクル）は，垂直方向の読み出しサイクルの
タイミングを，垂直走査を行うライン番号により表す。

【００１６】図６の詳細は後述する。図７は，従来のフ
レームメモリ上のデータの読み出し，書き込みのアドレ
ス指定順序と表示位置の関係を示す図である。

【００１７】図において，縦方向は表示画面のライン番
号に対応し，横方向は桁番号に対応する。以下，アドレ
スをライン番号と桁番号の組（「ライン番号−桁番
号」）により表す。

【００１８】括弧付きの番号は図６におけるキャラクタ
時間の番号に対応する。各アドレスの上側の括弧付きの
番号は書き込みサイクル（Ｗ）を表し，下側の番号は読
み出しサイクル（Ｒ）を表す。例えば，アドレス「１−
２」はキャラクタ時間(2) で書き込みがなされ，キャラ
クタ時間(3) において読み出しがなされることを表す。

【００１９】図示のように，書き込みは画面の左上から
ライン上を右に移動し，最上位ラインから最下位ライン
に向かって順番に書き込まれる。また，読み出しは上画
面と下画面が交互に指定され，それぞれの第１ライン
（下画面は２０１ライン）から右に移動しながら，各画
面の最上位のラインから最下位のラインに向かって順番
に読み出される。

【００２０】図６の従来の駆動方式のタイミングの説明
をする。必要に応じて，図７を参照する。図示のキャラ
クタ時間の順番に従って説明する。

【００２１】（１） フレームメモリのアドレス１−１
（以後，１−１と表す）に表示位置１−１のライトデー
タ（以後，ライトデータ１−１と表す）を書き込む。次
にフレームメモリの１−１のデータを読み出す（図７の
１−１参照）。

【００２２】（２） フレームメモリの１−２にライト
データ１−２を書き込む。次にフレームメモリの２０１
−１のデータを読み出す（図７の１−２，２０１−１参
照）。

【００２３】（３） フレームメモリの１−３にライト
データ１−３を書き込む。次にフレームメモリ１−２の
データを読み出す（図７の１−２，１−３参照）。
（３）〜（４）の２キャラクタ時間で，（１）で読み出
したリードデータ１−１をシフトし，上画面データと
し，（２）で読み出したフレームメモリ２０１−１のデ
ータを下画面データとして，上画面データと下画面デー
タを出力する。

【００２４】（４） フレームメモリ１−４にライトデ
ータ１−４を書き込む。次にフレームメモリの２０１−
２のデータを読み出す（図７の１−４，２０２−２参
照）。 （５） フレームメモリの１−５にライトデータ１−５
を書き込む。次に，フレームメモリの１−３のデータを
読み出す（図７の１−５，１−３参照）。（５）〜
（６）で（３）で読み出した１−２のデータと（４）で
読み出した２０１−２のデータをそれぞれ，上画面デー
タ，下画面データとして出力する。

【００２５】（６）〜（７９）は省力する。 （８０） フレームメモリの１−８０にライトデータ１
−８０を書き込む。次にフレームメモリ２０１−４０の
データを読み出す。

【００２６】以上で１ラインの書き込みと，１ラインの
４０桁目までと２０１ラインの４０桁目までのデータの
読み出しがなされ，表示される。以下同様に，キャラク
タ時間の番号（８１）〜（１６０）で２ライン目のデー
タの書き込みと，１ラインの４１桁から８０桁と２０１
ラインの４１桁から８０桁までのデータが読み出され，
表示される。

【００２７】

【発明が解決しようとする課題】従来の，二画面に分割
された液晶表示装置の駆動方式では，フレームメモリに
は１画面分のデータを格納する必要があった。そのた
め，画面表示の精度をよくするため液晶画面の画素数を
多くすると，メモリ容量を大きくしなければならなかっ
た。メモリを大型化するとメモリ周辺回路の負担も増加
するので，メモリ容量をできるだけ少なくして画面表示
することが望まれる。

【００２８】本発明は，一画面の画素の表示データを格
納するのに必要な記憶容量の１／２のフレームメモリに
より，２画面分割された液晶駆動方式を提供することを
目的とする。

【００２９】

【課題を解決するための手段】本発明は，フレームメモ
リから読み出した表示データとそれに対応する他方の画
面の表示データをビデオ入力部より入力し，二分割され
た画面のそれぞれの表示データとして液晶画面に出力す
るようにした。一方，データを読み出したアドレスに
は，その入力した表示データを書き込むようにすること
により一画面の画素数に対応する記憶容量の１／２の容
量のメモリで液晶画面表示できるようにした。

【００３０】本発明の基本構成を図１に示す。図におい
て，１，はフレームメモリであって，１画面の１／２の
表示データを格納するものであって，１，２は一つのメ
モリ状態１，状態２を表す。状態１はアドレス１−１に
表示画面の位置１−１のデータを格納している状態を表
し，状態２はアドレス１−１のデータを読み出した後
に，アドレス１−１に表示画面の位置２０１−１のデー
タを格納した状態を表している。３は液晶表示画面であ
って，分割画面Ａと分割画面Ｂに分割されて，液晶表示
の駆動がなされるものである。４はメモリアドレス発生
部であって，フレームメモリにビデオデータを書き込む
アドレス，および表示データとして読み出すアドレスを
指定するものである。５はデータ制御部であって，メモ
リアドレス発生部４により指定されたアドレスにビデオ
データを書き込むか，もしくは指定されたアドレスのデ
ータを読み出すものである。６は駆動部であって，デー
タ制御部５から出力される分割画面Ａの表示データと分
割画面Ｂの表示データを，液晶表示画面のそれぞれの分
割画面に表示するように駆動するものである。７はビデ
オデータ入力部であって，フレームメモリ１，２にビデ
オデータを入力するものである。８はメモリ制御信号発
生部であって，アウトプットイネーブル，インプットイ
ネーブル，チップセレクト等のフレームメモリ１，２の
制御信号を発生するものである。

【００３１】１０は表示データ保持部１であって，フレ
ームメモリ状態１，２から読み出した表示データを保持
するもので，レジスタよりなるものである。１１は表示
データ保持部２であって，レジスタよりなり，表示デー
タ保持部１（１０）の保持する表示データを表示する分
割画面と異なる側の分割画面に表示するビデオデータを
入力して保持し，表示データ保持部１（１０）の保持す
る表示データの出力のタイミングに合わせて，液晶表示
画面に出力するものである。そして，表示データ保持部
２（１１）に保持されたデータは，表示データとして出
力されるとともに，表示データ保持部１（１０）に保持
する表示データを読み出したアドレスに格納される。

【００３２】

【作用】図１の構成の動作を説明する。アドレス１−１
（図のフレームメモリ１における左上端）の書き込み，
読み出しの場合について，図示の丸付きの番号に従って
動作を説明する。

【００３３】 メモリアドレス発生部４は，フレーム
メモリ１のアドレス１−１を指定する。 メモリ制御信号発生部８は，読み出し制御信号を発
生し，データ制御部５は，フレームメモリ１のアドレス
１−１のデータを読み出して表示データ保持部１（１
０）に保持する。

【００３４】 データ制御部５は表示位置２０１−１
の表示データをビデオデータ入力部７より取り込み，表
示データ保持部２（１１）に保持する。 データ制御部５は，表示データ保持部１（１０）に
保持した表示位置１−１の表示データと表示データ保持
部２（１１）に保持した表示位置２０１−１の表示デー
タを揃えて駆動部６に出力する。

【００３５】 データ制御部５は，表示データ保持部
２（１１）に保持している表示位置２０１−１のデータ
をアドレス１−１に格納する。 駆動部６は，データ制御部５から出力された表示位
置１−１（分割画面Ａ）のデータと表示位置２０１−１
（分割画面Ｂ）のデータをそれぞれの表示位置に表示す
る。

【００３６】次に，同様に，データ制御部５はアドレス
１−２のデータを読み出して保持し，表示位置２０１−
２の表示データを入力して保持し，表示位置１−２のデ
ータと表示位置２０１−２のデータを出力するととも
に，アドレス１−２に表示位置２０１−２のデータを格
納する。

【００３７】以後同様に，各ラインについて処理を進め
る。図２は本発明のフレームメモリの読み出し位置，書
き込みアドレス指定順序と表示位置の関係を示す。

【００３８】図 (a)は１ライン目の動作を表す。図は，
縦４００ライン，横８０桁の表示画面についてのフレー
ムメモリを表す。縦方向はライン番号，横方向は桁番号
に対応する。

【００３９】各アドレスの上側の番号は読み出したデー
タの表示位置を表し，下側のデータは書き込んだデータ
の表示位置を表す。また，図の括弧付きの番号はキャラ
クタ時間の順番を表す（図６参照）。

【００４０】以下，アドレスの表し方は図７の場合と同
様である（「ライン番号−桁番号」で表す）。キャラク
タ時間（１）でアドレス１−１のデータを読み出し，表
示位置１−１に表示し，読み出した後に，同じアドレス
に表示位置２０１−１の表示データを書き込む。キャラ
クタ時間（２）で，アドレス１−２のデータを読み出
し，表示位置１−２に表示し，読み出した後に，同じア
ドレスに表示位置２０１−２の表示データを書き込む。
同様に１ラインの各桁について順番に処理を進め，キャ
ラクタ時間（８０）でアドレス１−８０のデータを読み
出し，表示位置１−８０に表示し，読み出した後に，同
じアドレスに表示位置２０１−８０の表示データを書き
込む。

【００４１】同様に，２ライン以降についてもフレーム
メモリからデータを読み出して保持し，読み出したデー
タを表示する分割画面と異なる他方の分割画面に表示す
るデータをビデオ入力部より入力し，二つの分割画面の
データを揃えて出力する。そして，ビデオ入力部より入
力した他方の分割画面のデータを，読み出したアドレス
に書き込む処理を繰り返し続ける。

【００４２】図 (b)は１ラインの動作終了時のフレーム
メモリの状態を示す。１ライン目のデータが表示位置２
０１ライン（分割画面Ｂの第１ライン）のデータに置き
換えられた状態を示す。

【００４３】図 (c)は１フレーム終了後のフレームメモ
リの状態を表す。全ラインのデータが分割画面Ｂのライ
ンのデータに置き換えられる。次のフレームにおいて，
図 (c)のフレームメモリ上のデータが読み出され，ビデ
オ入力部より入力された表示データとともに，フレーム
メモリから読み出したデータは分割画面Ｂに表示され，
ビデオ入力部から入力した表示データは分割画面Ａに表
示する。さらに，ビテオ入力部から入力した表示データ
はフレームメモリの直前に読み出したアドレスに書き込
まれ，フレームメモリのデータが分割画面Ａのデータに
置き換えられる。

【００４４】

【実施例】図３は，本発明の実施例構成を示す。図にお
いて，３０はフレーム監視部，３１は初期動作制御部で
あって，動作開始時１〜２００ラインのデータをフレー
ムメモリに格納するものである。３２はメモリ制御信号
発生部であって，制御の周期（アクセス時間）を従来方
式の２倍としたものである。３３はメモリアドレス発生
部であって，同一アドレスの書き込みアドレスと読み出
しアドレスを出力するものである。３４はデータ制御部
であって，表示データ保持部１と表示データ保持部２を
備え，表示データ保持部２に保持された表示データはフ
レームメモリに書き込まれるとともに，表示データとし
て出力されるものである。３５はフレームメモリであっ
て，表示画面の画素数の１／２の記憶容量を持つもので
ある。４０はアドレスカウンタであって，同一の書き込
みアドレスと読み出しアドレスを発生するものである。
４１は表示データ保持部１であって，フレームメモリか
らの読み出しデータを一時保持し，表示データ保持部２
に保持された表示データと同じタイミングで液晶表示画
面の駆動部（図示せず）に出力されるものである。４２
は表示データ保持部２であって，ビデオデータを入力
し，表示データ保持部１（４１）に保持されている表示
データと同じタイミングで液晶表示画面の駆動部に出力
されるものである。また，表示データ保持部２に保持さ
れている表示データは表示データ保持部１（４１）のデ
ータを読み出したアドレスに書き込まれるものである。

【００４５】図４により図３の構成の動作を説明する。
図４は，本発明の駆動方式のタイミング図である。デー
タ制御部３４へはＣＲＴ用ビデオ信号が従来方式の１／
２のフレーム周波数で入力される。そして，メモリ制御
信号発生部３２の書き込みと読み出しのタイミング周期
を従来方式の２倍とし，キャラクタ時間（１）〜（１６
０）で１ラインの表示データの書き込みと１ラインの表
示データの読み出しを行う。

【００４６】まず，初期動作制御部３１は，動作開始時
にフレームメモリ１〜２００ラインのデータを書き込
む。以下，キャラクタ時間の順番を表す括弧付きの番号
に従って図４を説明する（図１を参照する）。

【００４７】（１） データ制御部５は，フレームメモ
リのアドレス１−１（以下，単に１−１と表す）のデー
タを読み出し，表示データ保持部１（１０）に保持す
る。同時に，表示位置２０１−１のビデオデータを取り
込んで，表示データ保持部２（１１）に格納する（ライ
トデータ２０１−１）。

【００４８】（２） データ制御部３４は，フレームメ
モリの１−１にライトデータ２０１−１を書き込む。 （３） データ制御部５は，フレームメモリ１−２のデ
ータを読み出し，表示データ保持部１（１０）に保持す
る。同時に，表示位置２０１−２のビデオデータを取り
込んで，表示データ格納部２（１１）に保持する（ライ
トデータ２０１−２）。

【００４９】（４） データ制御部５は，表示データ格
納部２（１１）に保持した表示位置２０１−２の表示デ
ータをフレームメモリの１−２に格納する。キャラクタ
時間（３）〜（４）で，表示データ保持部１（１０）お
よび表示データ保持部２（１１）に保持した表示データ
をそれぞれ上画面データおよび下画面データとして出力
する。

【００５０】（５）〜（７９）については省略する（同
様に処理を進める）。 （８０） データ制御部５は，表示データ保持部２（１
１）で，保持した表示位置２０１−４０に表示するビデ
オデータ（ライトデータ２０１−４０）をフレームメモ
リの１−４０に書き込む。キャラクタ時間（７９）〜
（８０）で表示位置２０１−３９の下画面データと表示
位置１−３９の上画面データを出力する。

【００５１】（８１） データ制御部５は，フレームメ
モリの１−４１のデータを読み出し，表示データ保持部
１（１０）に保持する。データ制御部５はビデオデータ
を表示データ保持部２（１１）に取り込み，保持する
（ライトデータ２０１−４１）。

【００５２】（８２） データ制御部５は表示データ保
持部２（１１）に保持したデータ（ライトデータ２０１
−４１）をフレームメモリの１−４１に書き込む。キャ
ラクタ時間（８１）〜（８２）でデータ制御部５は表示
データ保持部１（１０）に保持した表示位置１−４０の
上画面データおよび表示データ保持部２（１１）に保持
した表示位置２０１−４０の下画面データを出力する。

【００５３】以下同様に処理を進める（（８３）〜（１
５９）は省略する）。 （１６０） データ制御部５は，フレームメモリの１−
７９のデータを読み出し（図示せず），表示データ保持
部１（１０）に保持する。データ制御部５はビデオデー
タを入力し，表示データ保持部２（１１）に格納する。
この保持データが続くキャラクタ時間（１６１），（１
６２）で，表示データ保持部１（１０）に保持されてい
るデータとともに出力される。

【００５４】垂直方向タイミング（ライトサイクル）で
は，図示のように，（１）〜（１６０）のキャラクタ時
間で，表示画面の２０１ラインのデータの書き込みがな
される。同時に，垂直方向タイミング（リードサイク
ル）は，（１）〜（１６０）のキャラクタ時間に１ライ
ンの表示データがフレームメモリから読み出される。

【００５５】

【発明の効果】本発明によれば，１画面の画素の表示デ
ータを格納するのに必要な記憶容量の半分の記憶容量の
フレームメモリで，液晶表示装置の画面分割駆動を行う
ことが可能になる。そのため，メモリ周辺装置の構成が
簡単化され，液晶表示装置を小型化することができると
ともにコストを低減することができる。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明のフレームメモリの読み出し，書き込み
アドレス指定順序と表示位置の関係を示す図である。

【図３】本発明の実施例構成を示す図である。

【図４】本発明の駆動方式のタイミング図である。

【図５】従来の技術の説明図である。

【図６】従来の駆動方式のタイミング図である。

【図７】従来のフレームメモリの読み出し，書き込みア
ドレス指定順序と表示位置の関係を示す図である。

【符号の説明】

１ ：フレームメモリ（状態１） ２ ：フレームメモリ（状態２） ３ ：液晶表示画面 ３Ａ：分割画面Ａ ３Ｂ：分割画面Ｂ ４ ：メモリアドレス発生部 ５ ：データ制御部 ６ ：駆動部 ７ ：ビデオデータ入力部 ８ ：メモリ制御信号発生部

Claims (1)

1. 【特許請求の範囲】 【請求項１】 二分割された液晶表示装置の画面分割駆
   動方式において，一表示画面の表示データを格納するの
   に必要な記憶容量の半分の記憶容量のフレームメモリ
   (1) と，フレームメモリ(1) にアクセスするアドレスを
   発生するメモリアドレス発生部(4) と，フレームメモリ
   (1) の制御信号を発生するメモリ制御信号発生部(8)
   と，表示データの入出力制御とフレームメモリ(1) に対
   する書き込みと読み出し制御を行うデータ制御部(5)
   と，フレームメモリ(1) に書き込むビデオデータを入力
   するビデオデータ入力部(7) とを備え，データ制御部
   (5) はフレームメモリ(1) から読み出したデータを保持
   する表示データ保持部１(10)と入力した表示データを保
   持する表示データ保持部２(11)とを含み，データ制御部
   (5) は，一方の分割画面(3Ａ）の表示データをメモリア
   ドレス発生部(4) で指定されたアドレスによりフレーム
   メモリ(1) から読み出して保持し，他方の分割画面(3
   Ｂ）の表示データを入力して保持し，ビデオデータ入力
   部(7) から入力した表示データをフレームメモリ(1) の
   上記アドレスに格納するとともに，フレームメモリ(1)
   から読み出した上記表示データと入力した上記表示デー
   タを揃えて出力し，それぞれ分割画面(3Ａ），(3Ｂ）に
   表示することを特徴とする液晶表示装置の画面分割駆動
   方式。