JPH0537367A

JPH0537367A - 内部クロツク発生回路

Info

Publication number: JPH0537367A
Application number: JP3214320A
Authority: JP
Inventors: Akinori Tojo; 昭典東條
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-07-30
Filing date: 1991-07-30
Publication date: 1993-02-12

Abstract

(57)【要約】【目的】ＰＬＬ回路を用いた内部クロック発生装置の
電圧制御型発振器の制御電圧としてローパスフィルタの
出力電圧以外の出力電圧を選択出力できる装置を付加し
振動子が発振再開した場合の電圧制御型発振器の内部ク
ロック発生時間の短縮を図る。【構成】ローパスフィルタ（ＬＰＦ）１２と電圧制御
型発振回路（ＶＣＯ）１３との間に選択装置１６を備
え、ＶＣＯ１３の制御電圧を電圧発生装置２１の出力電
圧とＬＰＦ１２の出力電圧との間で選択切換えできるよ
うにして、選択装置制御信号２０により、振動子が振動
停止状態から振動を再開したときは、外部電圧発生装置
２１の出力電圧を選択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータの
内部クロック発生回路に関し、特にフェーズロックルー
プ（以下、ＰＬＬという）回路を使用した内部クロック
発生回路に関する。

【０００２】

【従来の技術】従来のＰＬＬ回路を使用した内部クロッ
ク発生回路は、図５に示すように、半導体集積回路１に
付属し、集積回路１外部に外付けされたコンデンサ２及
び振動子３と、集積回路１内に設けられた発振回路４と
により、基準クロック信号６が発生する。そして、この
基準クロック信号６は、ＰＬＬ回路５において、ＣＰＵ
９から出力されるＰＬＬ制御信号８で指定される倍数だ
け逓倍されて、基準クロック信号６の周波数よりも高周
波の内部クロック信号７となってＣＰＵ９に入力され、
ＣＰＵ９の動作クロックとなる。この動作クロックは振
動子３の周波数よりもかなり高周波のクロックである。

【０００３】図６はＰＬＬ回路５の具体的構成を示すブ
ロック図である。基準クロック信号６は先ず位相比較器
１０に入力し、電圧制御型発振器１３から発生した内部
クロック信号７が分周器１４において分周されることに
より得られた分周クロック信号１５と基準クロック信号
６とが位相比較器１０にて位相比較される。その位相比
較の差に応じてチャージポンプ１１の出力が変化し、ロ
ーパスフィルタ１２を通して得られたＤＣ電圧により電
圧制御型発振器１３の発振周波数が制御される。これに
より、電圧制御型発振器１３から、電圧に対応した発振
周波数が発生する。

【０００４】図７は電圧制御型発振器１３の入力電圧と
発振周波数との間の特性を示す。この図に示すように、
発振周波数は入力電圧に比例して変化する。ＰＬＬ回路
のロック状態においては、内部クロック信号７の周波数
をｆｏｓｃ、分周器１４の分周比をＮ、基準クロック信
号６の周波数をｆｃとすれば、ｆｏｓｃ＝ｆｃ×Ｎが成
立し、分周比Ｎを変えることにより、基準クロックのＮ
倍の周波数信号を任意に内部クロック信号７として供給
することができる。

【０００５】

【発明が解決しようとする課題】しかしながら、この従
来の内部クロック発生回路では、振動子の発振を止めて
基準クロック信号６が停止した後、再度振動子３の発振
を開始する場合、所望の周波数の内部クロック信号７が
発生するまでかなり時間がかかるという問題点があっ
た。

【０００６】特に、発振周波数が低い振動子の場合に
は、振動子自身の発振安定時間も長くかかり、例えば、
32KHz の振動子の場合、4.5V〜6.0Vの動作電圧で最大 2
秒、2.7Vの電圧では最大10秒必要である。内部クロック
信号７は基準クロック信号６が発生した後、ＰＬＬ回路
５が動作を開始し、その後、所望の周波数が発生するの
で、32KHz の振動子３が振動を開始して、4MHz又は8MHz
の内部クロックの信号が得られるまで相当の時間がかか
る。振動子３を停止する例としてマイクロコンピュータ
では、命令により振動子を止め、内部クロック信号７が
停止した状態をつくり、例えは外部の信号が入力された
時点で、その信号に応答して振動子の振動を再開させる
スタンバイモードを有するのが一般的である。

【０００７】一方、5MHz以上の発振振動子は高周波のた
め周辺の装置に対してノイズ源になるという欠点が判明
していても、発振安定時間が4.5Vで最大10ms、2.7Vで最
大30msと短い利点があるため、この従来の内部クロック
発生回路を使用せずに、5MHz以上の発振振動子にて発振
させ、そのまま内部クロック信号として使用することが
可能である。

【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、振動子の発振停止解除後に、直ちに、内部
クロック信号を発生することができ、緊急に処理を実行
できる汎用性に富んだ半導体集積回路の実現を可能にす
る内部クロック信号発生回路を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明に係る内部クロッ
ク発生回路は、発振回路と、この発振回路の出力パルス
と分周クロック信号とを位相比較する位相比較器と、こ
の位相比較器で検出される位相差に応答して出力変化を
するチャージポンプと、このチャージポンプの出力を平
滑化するローパスフィルタと、このローパルスフィルタ
の出力電圧と外部電圧発生装置からの出力電圧とのいず
れか一方を制御信号により選択出力する選択装置と、こ
の選択装置の出力電圧を入力とし、その電圧レベルに対
応して前記発振回路の出力パルスの周波数よりも高周波
の出力パルスを発生する電圧制御型発振器と、この電圧
制御型発振器の出力パルスを入力して前記分周クロック
信号を出力する分周器とを備えることを特徴とする。

【００１０】

【作用】本発明においては、制御信号により、選択装置
が、ローパスフィルタの出力電圧と外部電圧発生装置か
らの出力電圧とのいずれか一方を選択出力するように構
成したので、振動子が振動停止状態から振動を再開した
ときには、前記選択装置により前記外部電圧発生装置か
らの出力電圧を選択して出力するようにする。これによ
り、選択装置の出力が入力された電圧制御型発振回路か
らは、振動子の発振開始後、直ちに内部クロックが発生
する。

【００１１】

【実施例】次に、本発明の実施例について添付の図面を
参照しながら説明する。

【００１２】図１は本発明の実施例に係る内部クロック
発生回路を示すブロック図である。水晶振動子の振動に
より発振回路４から基準クロック信号６が発生し、この
基準クロック信号６は位相比較器１０に入力する。電圧
制御型発振器１３から発生した内部クロック信号７は分
周器１４で分周されて分周クロック信号１５となり、こ
の分周クロック信号１５と基準クロック信号６とが位相
比較器１０で位相比較される。その位相比較の差に応じ
てチャージポンプ１１の出力が変化し、ローパスフィル
タ１２を通して得たローパス出力電圧１８は選択装置１
６に入力する。選択装置１６は電圧発生装置２１が出力
する電圧信号１７とローパス出力電圧１８とのいずれか
を、選択装置制御信号２０により選択し、選択された制
御電圧信号１９を電圧制御型発振器１３に供給してい
る。そして、制御電圧信号１９のレベルに対応した発振
周波数が電圧制御型発振器１３から出力され、内部クロ
ック信号７となる。

【００１３】この実施例の内部クロック発生回路を図５
の半導体集積回路に内蔵することにより、次の動作が可
能になる。先ず、ＣＰＵからの制御により、振動子の発
振を停止させた状態において、電圧制御型発振器１３も
発振を停止している。そして、所定の外部信号が入力さ
れた時点で停止状態を解除する場合に、選択装置１６は
集積回路に内蔵された電圧発生装置２１の電圧信号１７
を制御電圧信号１９として選択し、振動子が発振安定す
る前に、電圧制御型発振器１３の発振動作を開始させ、
制御電圧信号１９に対応する周波数の内部クロック信号
７が発生してＣＰＵは動作する。振動子の振動開始によ
り、振動子の発振が安定し、ローパス出力電圧１８が所
定のレベルに達した段階を、ＣＰＵは振動子の発振再開
後の時間計測による手段又はレベル検出装置により検出
し、選択装置１６に対し、ローパス出力電圧１８を選択
装置制御信号２０により制御電圧信号１９として選択出
力させる。この時点でＰＬＬ動作が再開し、短時間にＰ
ＬＬ動作以前の内部クロック信号周波数近傍の周波数に
ロックする。

【００１４】図２は電圧制御型発振器１３に入力される
電圧信号１７とローパス出力１８の電圧レベルＡ設定値
までの時間を停止状態解除時を起点として表した図であ
る。実線は電圧信号１７の場合で破線はローパス出力電
圧１８の場合である。このように、停止解除後、ミリセ
カントのオーダーで内部クロック信号が発生できる。図
３は本発明の第２の実施例の内部クロック発生回路のブ
ロック図である。基本的な動作は第１の実施例と同じで
あるが、構成上図１の電圧発生装置２１を、ＣＰＵによ
りプログラマブルに発生電圧値を設定できるプログラマ
ブル電圧発生装置２２に変えたものである。この構成を
とることにより、停止状態を解除する場合に電圧制御型
発振器１３の発振開始時の周波数を可変にすることがで
き、内部クロック回路を内蔵する半導体集積回路の動作
電圧に応じて所望の周波数の内部クロック信号で動作再
開が可能となる。

【００１５】図４は電圧制御型発振器１３に入力されプ
ログラマブルに電圧レベルを変えることができる電圧信
号１７と分周器１４の設定値により電圧レベルが異なる
ローパス出力電圧１８の電圧レベルＢ、電圧レベルＣ設
定までの時間を停止状態解除時を起点として表した図で
ある。実線は電圧信号１７の場合で破線はローパス出力
電圧１８の場合である。図１及び図３の選択装置制御信
号２０はＣＰＵ制御による振動子の停止、外部からの信
号による振動子停止状態に解除の場合以外に外的要因に
よる振動子停止を検出した場合にも動作することによ
り、内部クロック信号の継続が可能になり、高信頼シス
テムの実現が可能となる。

【００１６】

【発明の効果】以上説明したように、本発明は電圧制御
型発振器と、ローパスフィルタとの間に電圧制御型発振
器の入力電圧を制御できる選択装置を設けたので、振動
子による発振回路からの基準クロックが発生する前に電
圧制御型発振器に所定の入力電圧を与えることが可能に
なり、振動子が停止した状態から停止解除する場合の内
部クロック信号の発生開始時間を短縮することができ
る。従って、振動子の停止解除後すぐに内部クロック信
号を発生できるため、これを利用して緊急に処理を実行
できる汎用性に富んだ半導体集積回路を提供できるとい
う効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る内部クロック発生
回路を示すブロック図である。

【図２】同じくこの実施例の電圧制御型発振器の入力電
圧と所要時間との関係を示す図である。

【図３】本発明の第２の実施例に係る内部クロック発生
回路を示すブロック図である。

【図４】同じくこの実施例の電圧制御型発振器の入力電
圧と所要時間との関係を示す図である。

【図５】内部クロック発生回路が内蔵された半導体集積
回路を示すブロック図である。

【図６】従来の内部クロック回路を示すブロック図であ
る。

【図７】電圧制御型発振器１３の特性を示す図である。

【符号の説明】

１；半導体集積回路２；コンデンサ３；振動子４；発振回路５；ＰＬＬ回路６；基準クロック信号７；内部クロック信号８；ＰＬＬ制御信号９；ＣＰＵ１０；位相比較器１１；チャージポンプ１２；ローパスフィルタ１３；電圧制御型発振器１４；分周器１５；分周クロック信号１６；選択装置１７；電圧信号１８；ローパス出力電圧１９；制御電圧信号２０；選択装置制御信号２１；電圧発生装置２２；プログラマブル電圧発生装置

Claims

【特許請求の範囲】

【請求項１】発振回路と、この発振回路の出力パルス
と分周クロック信号とを位相比較する位相比較器と、こ
の位相比較器で検出される位相差に応答して出力変化を
するチャージポンプと、このチャージポンプの出力を平
滑化するローパスフィルタと、このローパルスフィルタ
の出力電圧と外部電圧発生装置からの出力電圧とのいず
れか一方を制御信号により選択出力する選択装置と、こ
の選択装置の出力電圧を入力とし、その電圧レベルに対
応して前記発振回路の出力パルスの周波数よりも高周波
の出力パルスを発生する電圧制御型発振器と、この電圧
制御型発振器の出力パルスを入力して前記分周クロック
信号を出力する分周器とを備えることを特徴とする内部
クロック発生回路。
【請求項２】前記外部電圧発生装置の出力電圧レベル
をプログラマブルに設定できることを特徴とする請求項
１に記載の内部クロック発生回路。