JPH0795065A - 間欠動作周波数シンセサイザ装置 - Google Patents

Abstract

(57)【要約】 【目的】 位相比較器がある位相差Δφで同期する形式
のものである場合にも高速で立ち上げることが可能であ
る間欠動作シンセサイザを提供すること。 【構成】 カウンタにより構成され、基準周波数の信号
を分周して基準信号として出力する基準分周器2 と、カ
ウンタにより構成され、電圧制御発振器(VCO)5からの出
力を計数して分周することにより比較信号を得る比較分
周器 6と、基準信号と比較信号がある位相差Δφで同期
する形式のシンセサイザとすると共に、当該位相差Δφ
に対応してVCO の制御電圧を発生する位相比較器3 と、
電源節約モード移行時にVCO の制御電圧を保持した後、
ループを開放し、その時の基準分周器と比較分周器のカ
ウント数を保持し、電源節約モード解除時に保持してい
たカウント数からこれらをカウント再開し、その後、保
持していたVCO の制御電圧を印加し、閉ループを形成す
べく制御する制御部8 とより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は消費電流低減のために間
欠動作を行うＰＬＬ周波数シンセサイザ装置に関する。

【０００２】

【従来の技術】周波数シンセサイザは外部からの制御信
号をディジタル的に与えることによって、安定かつ正確
な周波数信号を容易に得ることができる信号発生器であ
り、移動通信分野等で広く使用されている。

【０００３】ここで、一般的なシンセサイザについて説
明しておく。図８に従来のＰＬＬ周波数シンセサイザの
基本構成を示す。図８に示す回路は温度補償型水晶発振
器（ＴＣＸＯ）などのような高安定な基準発振器１０１
を用い、この基準発振器１０１の発生する発振出力信号
を、１／Ｒ分周器である基準分周器１０３を通すことに
よって１／Ｒに分周する。そしてこの１／Ｒに分周され
た周波数の信号を、基準信号Ｆｒとして得るようにして
いる。この基準信号Ｆｒは位相比較器１０５の基準信号
入力端子に入力される。

【０００４】一方、入力電圧に対応する周波数で信号を
発生する電圧制御発振器（ＶＣＯ）１０９の出力が、１
／Ｎ分周器である比較分周器１１１に与えられ、この比
較分周器１１１によって１／Ｎに分周された電圧制御発
振器（ＶＣＯ）１０９からの出力信号を、比較信号Ｆｖ
として得る。この比較信号Ｆｖは前記位相比較器１０５
のもう一方の入力である比較信号入力端子に入力され
る。

【０００５】位相比較器１０５は２つの入力信号の位相
差に応じた電圧εを出力する回路であり、この位相比較
器１０５に入力された前記２つの入力信号ＦｒとＦｖの
位相がここで位相比較され、位相比較器１０５からはこ
れら２つの入力信号ＦｒとＦｖの位相差に対応した電圧
εが出力され、ループフィルタ（ローパスフィルタ）１
０７に与えられる。

【０００６】ループフィルタ１０７は、前記位相比較器
１０５の出力電圧εを平滑化して出力するものであり、
位相比較器１０５の出力電圧εを平滑化して電圧制御発
振器（ＶＣＯ）１０９に出力することにより、当該電圧
制御発振器（ＶＣＯ）１０９に与えるための制御電圧Ｖ
ｃを発生し、当該電圧制御発振器（ＶＣＯ）１０９の発
振周波数を変化させる。

【０００７】電圧制御発振器（ＶＣＯ）１０９の発振信
号は前記比較分周器１１１を介して位相比較器１０５に
フィードバックされる。このように位相同期ループ（Ｐ
ＬＬ）を構成することで、ＶＣＯからは安定した周波数
の出力信号が得られる。

【０００８】このＰＬＬの動作は、位相比較器１０５に
入力される２つの信号ＦｒとＦｖの位相差が零になった
とき、ＰＬＬは同期状態となり、その同期状態の時のＶ
ＣＯの周波数Ｆｏｕｔの発振信号がシンセサイザの出力
となる。

【０００９】ところで、移動通信システムにおいては通
話状態のほかに、待ち受け状態があり、この待ち受け状
態の時はシンセサイザの出力は不要である。そこで、移
動通信端末等に用いられるシンセサイザは待ち受け状態
等において動作を休止させる間欠動作の方式で運用でき
るようにすると都合が良い。従って、つぎにこの間欠動
作の説明をする。

【００１０】移動通信端末等に用いられるシンセサイザ
は、待ち受け時等の消費電力を低減して省エネ化を図る
ために、通常動作モードと電源節約モードを設ける。そ
して、通常動作モードと電源節約モードを選択しながら
運用する。これが間欠動作である。

【００１１】そして、電源節約モード時には、シンセサ
イザ全体の電源を切断する。電源節約モードが解除され
ると、ＰＬＬが動作を開始し（これを引き込みモードと
呼ぶ）、一定時間の後に同期状態となり、安定した周波
数の信号を発生する（これを動作モードと呼ぶ）。この
ときのシンセサイザの発振周波数の時間経過に対する変
化を図９に示す。

【００１２】図のように電源節約モードが解除される
と、シンセサイザの発振周波数は、目標周波数Ｆ１の前
後を行き来しながら徐々に当該目標周波数Ｆ１に近づ
き、最終的には当該目標周波数Ｆ１に同期する。

【００１３】この場合、初めは全く同期がとれておら
ず、この全く同期がとれていない状態から、ループを同
期状態にもってゆくと云う動作になるため、同期状態に
なるまでに要する時間が長くなる。

【００１４】このように、従来のシンセサイザにおいて
は、電源節約モードからの立ち上がりに時間（すなわ
ち、上記引き込みモードの時間）が長いため、ＴＤＭＡ
等の通信方式において、通信中に間欠的にシンセサイザ
を動作させて電源を節約するような使い方はできず、上
記電源節約モードは、待ち受け時等の比較的アイドル時
間の長い場合での利用に限られていた。

【００１５】ところで上記の引き込みモードの時間が長
いと云う問題を解決するための方法としては、たとえ
ば、特開昭６１−２６９４２１号公報等によって既に提
案されている。

【００１６】この公報に開示された方法においては、下
記の如きの制御が行われる。すなわち、電源節約モード
に入る前にループを開放する等の手段によってＶＣＯの
制御電圧を保持する。そして、電源節約モード解除と同
時に、位相比較器に入力される基準信号と比較信号の最
初の位相（クロックの立ち上がり）を零にする。これ
は、たとえば、基準信号の位相に一致させて比較分周器
をリセットする等の手段によって実現できる。

【００１７】上記公報に開示された方法はこのような操
作で引き込みモードの時間の短縮を図るものである。ま
た、電源節約モード時には制御ブロック以外を電源切断
することが可能である。

【００１８】ところで、この方式が利用できないシンセ
サイザもある。それは位相オフセットして同期するシン
セサイザである。すなわち、一般的なＰＬＬは前述のよ
うに、位相比較器に入力される２つの信号の位相差を零
とするように制御されるが、このような位相比較方式は
位相差が零の付近の不感帯により、同期時のジッタや雑
音が多いと云う欠点を有している。

【００１９】これに対し、このような現象を抑制するこ
とができるようにした方式として、位相比較器に入力さ
れる２つの信号が、ある位相差Δφだけ、オフセットす
るように制御するようにしたＰＬＬがある。これがオフ
セットして同期するシンセサイザである。このようなＰ
ＬＬの場合、上記の間欠動作方式は効果が期待できな
い。

【００２０】すなわち、上記の制御方法を用いて引き込
み時間を短縮できるのは、ループが位相比較器の２つの
入力信号の位相が一致するように動作する場合に限られ
るからである。なぜならば、２つの入力信号が、ある一
定の位相オフセットのある状態で同期するようなループ
である場合、上記の制御方法を用いても、ループは２つ
の入力信号の位相差が“０”の状態から、オフセット分
の位相“Δφ”で同期するまでの時間がかかるため、引
き込み時間を短くすることができないからである。

【００２１】

【発明が解決しようとする課題】上記の如く、従来の間
欠動作周波数シンセサイザにおいては、位相比較器が２
つの入力信号の位相差がΔφだけオフセットした状態で
同期する方式のものに関しては高速で立ち上げることが
できないという欠点を有していた。

【００２２】しかし、位相比較器が２つの入力信号の位
相差がΔφだけオフセットした状態で同期する方式のも
のは雑音が非常に少ないために、移動通信には都合が良
い。従って、このような方式において、高速で立ち上げ
ることができるようにした間欠動作シンセサイザの開発
が強く嘱望されている。

【００２３】本発明は上記欠点に鑑みてなされたもので
あり、その目的とするところは、位相比較器がある位相
差Δφで同期する形式のものである場合にも、高速で立
ち上げることを可能とする間欠動作周波数シンセサイザ
装置を提供することにある。

【００２４】

【課題を解決するための手段】上記課題を解決するため
に本発明はつぎのように構成した。すなわち、所定周波
数の基準信号を発生する基準発振手段と、この基準発振
手段の出力する基準信号をカウントして所要の分周数で
分周し、出力する機能および指令によりカウント動作を
停止／再開制御可能であってカウント動作停止制御時の
カウント数を保持する機能およびカウント再開時に、前
記保持したカウント数からカウントを再開する機能とを
有した第１の分周手段（基準分周器）と、入力された制
御信号のレベル対応の周波数で発振して出力する電圧制
御発振手段（電圧制御発振器）と、この電圧制御発振手
段の出力信号を所要の分周数で分周して出力すると共
に、指令によりカウント動作を停止／再開制御可能であ
ってカウント動作停止制御時のカウント数を保持する機
能およびカウント再開時に、前記保持したカウント数か
らカウントを再開する機能とを有したプログラム可能な
第２の分周手段（比較分周器）と、第１および第２の分
周手段の出力を受けて両者の位相差に対応した制御信号
を発生する位相比較手段（位相比較器）と、この位相比
較手段の出力を濾波して前記電圧制御発振手段に制御信
号として与えるループフィルタと、前記位相比較手段と
前記ループフィルタの間の接続を開放・短絡するループ
開閉スイッチと、前記電圧制御発振手段の電源を開閉す
る発振器電源開閉スイッチと、これらループ開閉スイッ
チと発振器電源開閉スイッチを、節電動作モード時には
開放制御し、通常動作モード時には短絡制御すると共に
前記第１および第２の分周手段に対して節電動作モード
時にはカウントを停止制御し、通常動作モード時には再
開制御する指令を与える制御手段とを具備して構成す
る。

【００２５】

【作用】このような構成の周波数シンセサイザは、通常
動作と節電動作のモードを有し、通常動作のモードでは
前記第１および第２の分周手段の出力の差に対応した出
力を位相比較手段により得て、これをフィルタにより濾
波し、前記電圧制御発振器に制御電圧として与えて、こ
の電圧制御発振器を制御電圧対応の発振周波数で発振さ
せ、所要の発振出力を得て周波数シンセサイザとして機
能させ、前記節電動作のモード開始時には前記各スイッ
チを開放して、フィルタの入力を断つとともに前記電圧
制御発振器の電源を切断し、前記第１および第２の分周
手段のカウント動作を停止させ、電力消費の多くを占め
る前記電圧制御発振器を停止状態にして電力節減を図る
ようにしたものである。

【００２６】そして、節電動作のモードから通常動作の
モードに移行する際には、上記各スイッチを投入して前
記電圧制御発振器の動作を開始させると共に、前記各分
周手段の計数を再開すべく制御して各分周手段のカウン
ト動作を再開させる。各分周手段はカウンタを用いた分
周器であり、カウント停止時におけるカウント数を保持
する機能を有すると共に、カウント再開時には保持して
いたカウント数からカウントを始める機能を有している
から、これらの分周手段の位相差はカウント停止制御時
での状態を維持している。そして、前記電圧制御発振器
は高入力インピーダンスであり、ループフィルタはフィ
ルタを構成するキャパシタにより、カウント停止制御時
での位相比較器の出力レベルを保持しているから、動作
再開の時点で前記電圧制御発振器には制御電圧としてカ
ウント停止制御時でのレベルをただちに与えてそのレベ
ルから動作を開始させることができることになる。故に
位相比較器がある位相差Δφで同期する形式のものであ
る場合、高速で電源節約モードから同期状態に移行させ
ることが可能となる。

【００２７】

【実施例】以下、本発明に係る第１の実施例について、
図面を参照して説明する。 （第１の実施例） ［構成］図１は本発明に係る周波数シンセサイザの構成
を示したブロック図である。

【００２８】第１の実施例の構成を説明すると、図１に
示す如く、このシンセサイザは、基準発振器１、基準分
周器２、位相比較器３、ループフィルタ４、電圧制御発
振器（ＶＣＯ）５、比較分周器６、ループスイッチ７、
制御部８、スイッチ９からなる。

【００２９】これらのうち、基準発振器１は温度補償型
水晶発振器（ＴＣＸＯ）などのような高安定な発振器を
用い、基準となる高い周波数の信号を発振して出力する
回路である。また、基準分周器２はこの基準発振器１の
発生する発振出力信号を、１／Ｒ分周して出力する分周
器である。基準分周器２の分周出力は基準信号Ｆｒとし
て用いる。位相比較器３は、この基準信号Ｆｒと後述す
る比較信号Ｆｖとを入力とし、２つの入力信号の位相差
に応じた電圧εを出力する回路である。この位相比較器
３は、入力された前記２つの入力信号ＦｒとＦｖの位相
を比較して、これら２つの入力信号ＦｒとＦｖの位相差
に対応した電圧εを出力し、ループスイッチ７を介して
ループフィルタ（ローパスフィルタ）４に与えられる構
成としてある。

【００３０】電圧制御発振器（ＶＣＯ）５は入力電圧に
対応する周波数で信号を発生するものであり、比較分周
器６は電圧制御発振器（ＶＣＯ）５の出力を１／Ｎ分周
する分周器である。比較分周器６の分周出力は比較信号
Ｆｖとして用いられる。

【００３１】スイッチ９は電圧制御発振器（ＶＣＯ）５
の駆動電源をオン／オフ制御するためのスイッチであ
り、制御部８により制御される。また、ループスイッチ
７はループフィルタ４の入力をオン／オフ制御するため
のスイッチであり、制御部８により制御される。

【００３２】制御部８は待機状態において、ループスイ
ッチ７およびスイッチ９をオフすべく制御し、通信状態
の時にオンすべく制御する。また、制御部８は待機状態
において、基準分周器２および位相比較器３にカウント
停止指令（ディスイネーブル信号）を入力し、通信状態
の時にはこれらにカウント実施指令（イネーブル信号）
を与えるべく制御する。

【００３３】また、ループフィルタ４は、前記位相比較
器３の出力電圧εを平滑化して電圧制御発振器（ＶＣ
Ｏ）５に与えるための制御電圧Ｖｃを発生するもので、
この制御電圧Ｖｃを与えることにより、電圧制御発振器
（ＶＣＯ）５の発振周波数は変化させることができる。

【００３４】ループフィルタ４の具体的回路例を示すと
図２に示す如きであり、一般に完全積分二次フィルタと
呼ばれるものである。このフィルタは、抵抗器Ｒ１，Ｒ
２とキャパシタＣによってループ定数（自然角周波数と
ダンピング係数）を決定するものである。

【００３５】基準分周器２は、基準発振器１から入力さ
れる信号を１／Ｒに分周するものであるが、この動作
は、基準発振器１の信号の立ち上がりエッジ（または立
ち下がりエッジ）をカウントし、カウント数がＲになる
度に出力端子から１クロック出力すると云うディジタル
的な動作を行うものである。この基準分周器２は制御部
８からの指令によって、カウントを中止し、同時にその
ときのカウント数を保持する機能を有するものである。
この機能は汎用ロジックＩＣ素子であるたとえば型式番
号７４Ｆ１６１／１６３等のＩＣ素子のイネーブル端子
と同様のものである。

【００３６】比較分周器６の動作も同様で、電圧制御発
振器（ＶＣＯ）５から入力される信号を１／Ｎに分周す
るものであり、その動作は基準分周器２と全く同一のも
のである。

【００３７】位相比較器３は、基準分周器２から入力さ
れた信号Ｆｒと、比較分周器６から入力された信号Ｆｖ
の位相を比較し、その位相差に比例した電圧Ｖｐを出力
するものである。ここで、この位相比較器３の位相比較
特性は、図３に示す如き特性となる。

【００３８】図３を参照して位相比較器３の位相比較特
性を説明すると、図のように位相比較器３は２つの入力
信号ＦｒとＦｖの位相差が０であるときに、ある電圧Ｖ
ｄを出力する。また、２つの入力信号ＦｒとＦｖの位相
差が２Δφであるときに、出力電圧が零となる特性を有
する。同期状態では２つの入力信号の位相差はΔφであ
り、そのとき位相比較器３の出力電圧ＶｐはＶｄ／２と
なる。このときの単位入力位相差に対する出力電圧の比
を位相比較感度と呼ぶ。単位は通常、Ｖ／ｒａｄが用い
られる。

【００３９】［動作］次に図１を参照して本実施例の動
作について説明する。 ［通常の動作モード］初めに同期状態での動作を説明す
る。

【００４０】シンセサイザがある周波数で同期している
場合、位相比較器３に入力される基準信号Ｆｒと比較信
号Ｆｖの２つの信号は周波数は同一で、かつ、ある位相
差Δφを持っている。このとき位相比較器３の出力端に
は位相差Δφに相当する電圧Ｖｐが出力されている。こ
の電圧は前述のように予め定められた電圧であり、例え
ば、位相差が零のときの出力電圧をＶｄとしたとき、Ｖ
ｄ／２である。この電圧Ｖｐはループフィルタ４で積分
され、電圧制御発振器（ＶＣＯ）５の制御電圧Ｖｃを発
生し、同期状態においては電圧制御発振器（ＶＣＯ）５
の発振周波数は常に安定している。

【００４１】［同期状態からＢＳモードへの移行］つぎ
に、同期状態から電源節約モード（ＢＳモード）への移
行を説明する。電源節約モードに移行する命令が外部よ
り制御部８に与えられると、まず制御部８はループスイ
ッチ７のオフ制御を実施し、ループスイッチ７を開放す
る。ループスイッチ７が開放されることによって、ルー
プフィルタ４と位相比較器３の接続が遮断される。ここ
で、ループフィルタ４の出力側に接続されている電圧制
御発振器（ＶＣＯ）５の制御電圧入力端子の入力インピ
ーダンスは非常に高いため、当該ループフィルタ４の出
力側も開放状態と見なせる。

【００４２】従って、電圧制御発振器（ＶＣＯ）５の制
御電圧Ｖｃはループフィルタ４のキャパシタＣによって
保持される。次に、基準分周器２、比較分周器６にカウ
ントを中止する命令を制御部８から送出する。これは具
体的には各々の分周器２，６の分周動作を司るカウンタ
に対してカウント・ディスイネーブル信号を制御部８か
ら送出することでこの命令を与える。この操作によっ
て、基準分周器２、比較分周器６はそれぞれ、そのとき
のカウント数を保持したまま動作を停止する。さらに、
制御部８からの命令によってスイッチ９を開放制御する
ことによって電圧制御発振器（ＶＣＯ）５の電源を切断
する。この結果、基準分周器２、比較分周器６はそれぞ
れ、そのときのカウント数を保持したまま動作停止状態
になり、スイッチ９の開放によって電圧制御発振器（Ｖ
ＣＯ）５の電源を切ってこれもまた動作停止とし、これ
らの動作停止によって電力消費は大幅に低減する。故
に、電源節約モード（ＢＳモード）では電力消費を大幅
に抑制して節電効果を得ることができるようになる。

【００４３】［ＢＳモードから同期状態への移行］つぎ
に、電源節約モード（ＢＳモード）を解除するときの動
作について説明する。電源節約モード解除の命令が制御
部８に与えられると、まず制御部８はスイッチ９をオン
させるべく制御し、スイッチ９を短絡させる。これによ
って電圧制御発振器（ＶＣＯ）５の電源をまず投入す
る。

【００４４】次いで制御部８は、カウントを中止してい
る基準分周器２、比較分周器６に対して、カウントを再
開する命令（カウント・イネーブル信号）を送出する。
これにより、基準分周器２、比較分周器６はそれぞれ保
持していたカウント数からカウントを再開する。最後
に、ループスイッチ７をオンさせるべく制御し、これに
よってループスイッチ７を短絡して閉ループを再形成す
る。

【００４５】基準分周器２、比較分周器６はそれぞれＢ
Ｓモードに突入した時点で保持していたカウント数から
カウントを再開することから、それぞれの出力する信号
Ｆｒと信号Ｆｖの位相差はＢＳモード突入前のそれと同
じである。

【００４６】この結果、上記の操作では、基準分周器
２、比較分周器６ともにカウントを中止する直前のカウ
ント数をそのまま再開するまで保持させておくことで、
電源節約モードが解除になった瞬間のループの状態は電
源節約モードになる直前の状態と全く同じ状態に再形成
される。これによって、電源節約モードから動作モード
に移行しても迅速に同期させることができる。

【００４７】［まとめ］以上述べたシンセサイザの動作
について、まとめの意味でもう一度説明する。まず通常
の同期状態から、電源節約モードに変化するときの操作
は次の通りである。

【００４８】1) ループスイッチ７を開放し、ループフ
ィルタ４内のコンデンサンサＣにＶＣＯ制御電圧を保持
する。 2) 基準分周器２、比較分周器６にカウント一時中止命
令を送出し、カウントを中止すると同時にそのときのカ
ウント数を保持する。

【００４９】3) 電圧制御発振器（ＶＣＯ）５の電源を
切断する。次に電源節約モードから引き込みモードを経
て同期モードに至るときの操作は次の通りである。

【００５０】11) 電圧制御発振器（ＶＣＯ）の電源を
投入する。 12) ループスイッチ７を短絡することで、ループフィ
ルタの容量Ｃに保持されていたＶＣＯの制御電圧を再び
印加する。

【００５１】13) 同時にカウントを止めていた基準分
周器２，比較分周器６のカウントを再開する。 ［ＢＳモードでの分周器２，６の節電能力］また、以上
述べた本実施例のシンセサイザは、電源節約モード（Ｂ
Ｓモード）時にＶＣＯのみ電源を切断するものである
が、シンセサイザの消費電力はその大部分がＶＣＯによ
って占められていると云う現状を考慮すると、その効果
は大きい。なお、上記比較分周器６は、通常、Ｃ‐ＭＯ
Ｓプロセスを用いた論理回路の集積回路素子で構成され
るため、そのクロック入力であるところの電圧制御発振
器（ＶＣＯ）の電源が切断されて入力がなくなるため、
電源節約モード時には消費電力はほぼ零とすることがで
きる。

【００５２】また、補足説明としてつぎにループフィル
タ４におけるキャパシタＣの保持電圧Ｖｃｏｎの漏洩に
ついて述べておく。以上の説明では、電圧制御発振器
（ＶＣＯ）５の制御電圧はループフィルタ４の容量素子
であるキャパシタＣに正確に保持されていると仮定した
が、実際には電圧制御発振器（ＶＣＯ）５の制御端子に
極僅かな電流が流れ出ること等を原因として変動する。
しかしながら、たとえキャパシタＣに保持されている電
圧が変動したとしても、従来電圧が０Ｖの状態からスタ
ートして同期状態に至るまでに要する時間に比べれば、
電圧変動を受けたキャパシタＣの電圧値からスタートし
て同期状態に至るまでに要する時間は遥かに短く、従っ
て、時間節減効果に対しては本発明の有効性を何等損な
うものではない。

【００５３】つぎに基準分周器２の節電効果を考えてみ
る。上記の本発明の第１の実施例の場合、基準分周器２
のカウント中止は、制御部８から分周器２に対して、カ
ウント・ディスイネーブル信号を送出することで行うよ
うにしていたが、その代わりに図４に示す如く、基準分
周器２の直前にスイッチ２１を設けることでも実現可能
である。この場合、制御部８からの信号によって、基準
発振器１の信号がそのまま基準分周器２に入力され、ま
た、基準分周器２への入力が遮断され、結果としてカウ
ントを中止した状態となる。

【００５４】このように基準分周器２を構成し、電源節
約モード時にはクロック入力（この場合は基準信号入
力）を遮断することで、基準分周器２がＣ‐ＭＯＳ型の
集積回路素子であれば、比較分周器６と同様に基準分周
器の消費電力をほぼ０とすることができ、節電効果は大
きい。なお、スイッチ２１はアンドゲート等をの汎用論
理素子を用いて簡単に実現できる。

【００５５】（第２の実施例）上述の比較分周器６はパ
ルススワロー方式を採用することができる。この場合比
較分周器６を図５に示すように、プログラマブル・カウ
ンタ６１、スワロー・カウンタ６２、２モジュラスプリ
スケーラ６３で構成する。このようなパルススワロー方
式とした場合について説明を加える。

【００５６】ここでプログラマブル・カウンタ６１、ス
ワロー・カウンタ６２、プリスケーラ６３は３つ合わせ
て図１に示す本発明の第１の実施例のシンセサイザの比
較分周器６と同じ役割を果たすものであり、一般にパル
ススワロー方式と呼ばれるものである。

【００５７】パルススワロー方式はＵＨＦ帯以上の周波
数を発振するシンセサイザでは極めて一般的な方式であ
り、従って、詳細な説明はここでは省略する。制御部８
からの制御信号によって電圧制御発振器（ＶＣＯ）５の
電源が切断されると、結果としてプリスケーラ６３の入
力がなくなるため、プログラマブル・カウンタ６１、ス
ワロー・カウンタ６２、プリスケーラ６３のカウントは
中止され、カウント数が保持されることによって電源節
約モードに移行することで、前記の第１の実施例と全く
同様の動作を実現できる。

【００５８】このようにパルススワロー方式で比較分周
器６を構成した場合においても、電源節約モード時には
プリスケーラ６３の入力（ＶＣＯ５からの信号）がなく
なるので、（プログラマブルカウンタ６１とスワローカ
ウンタがＣ‐ＭＯＳ型の半導体集積回路素子でつくられ
ていれば）プログラマブルカウンタ６１とスワローカウ
ンタ６２の消費電力をほぼ０とすることができる。

【００５９】ところでプリスケーラ６３は高速で動作さ
せる必要のあるものの場合は、一般にＣ‐ＭＯＳプロセ
スの半導体集積回路としてはつくられず、バイポーラト
ランジスタプロセスで集積回路を構成する。そして、バ
イポーラトランジスタの場合、消費電力は比較的大き
い。このような比較的高消費電力の素子によるプリスケ
ーラ６３を用いた場合、ＶＣＯの電源を切断して、プリ
スケーラ６３に対する入力をなくしても、プリスケーラ
６３の消費電力が低減されない。

【００６０】この点を解決する方法を第３の実施例とし
て次に述べる。 （第３の実施例）第３の実施例は、電源節約モードに移
行するときに、電圧制御発振器（ＶＣＯ）５のみなら
ず、比較的高消費電力の素子であるプリスケーラ６３の
電源をも切断する構成とするものである。このときの全
体の構成を図６に示す。この場合、図６のように、プリ
スケーラ６３の電源を切断するスイッチ１０が新たに設
けられる。そして、制御部８により当該スイッチ１０の
オン／オフ制御が成される構成とする。スイッチ１０を
オンさせた状態のときは動作モード時であり、オフさせ
た状態のときは電源節約モード時である。

【００６１】図６のようにシンセサイザを構成し、電源
節約モードに移行する時に、電圧制御発振器（ＶＣＯ）
５とプリスケーラ６３の電源を同時に切断することで、
消費電力の低減を実現し、かつ、プログラマブルカウン
タ６１とスワローカウンタ６２に対する入力が中止され
るために、これらの分周器６１，６２にはそのときのカ
ウント数が保持される。

【００６２】この場合、電源節約モード解除時に（一旦
電源を切断するため）プリスケーラ６３には最早、以前
のカウント数は保持されておらず、その分が誤差とな
る。しかし、この誤差は本発明の有効性を何等、損なう
ものではない。この点について次に具体例を挙げて説明
する。

【００６３】［具体的実施例］以上述べた第３の実施例
について具体的に現実的な数字を挙げて説明を加える。
例えば、基準発振器１の発振周波数を１９．２ＭＨｚと
する。そして、位相比較器６に入力される基準信号Ｆｒ
を５０ｋＨｚとすると、比較分周器６の分周数Ｒは １９．２ＭＨｚ÷５０ｋＨｚ＝３８４ である。また、電圧制御発振器（ＶＣＯ）５の出力中心
周波数を１８９７．５ＭＨｚとすると、比較分周器６の
分周数Ｎは １８９７．５ＭＨｚ÷５０ｋＨｚ＝３７９５０ である。比較分周器６の構成がパルススワロー方式であ
る場合、プログラマブルカウンタ６１の分周数をＭ、ス
ワローカウンタ６２の分周数をＡ、２モジュラスプリス
ケーラ６３の分周数をＰ／Ｐ＋１とすると、これらの間
にはＮ＝Ｍ・Ｐ＋Ａなる関係が存在し、ここでプリスケ
ーラ６３の分周数を、ＰについてはＰ＝１２８、すなわ
ち、１２８／１２９分周と仮定すると、Ｍは“２９
６”、Ａは“６２”となる。

【００６４】また、位相比較器６は２つの入力信号Ｆｒ
とＦｖの位相差Δφが０であるとき、所定の電圧Ｖｄを
出力し、２つの入力信号ＦｒとＦｖの位相差が生じる
と、その位相差Δφに応じた出力電圧Ｖｐ（Ｖｐ＜Ｖ
ｄ）に変化する。その変化特性はリニアなものとする。

【００６５】今、位相比較器６の位相比較感度を５Ｖ／
ｒａｄ、２つの入力信号ＦｒとＦｖの位相差が０である
ときの位相比較器６の出力電圧Ｖｄを５Ｖと仮定する
と、位相比較器３の出力電圧ＶｐがＶｐ／２である２．
５Ｖを示す場合の２つの入力信号Ｆｒ，Ｆｖの位相差Δ
φは、２．５÷５＝０．５ｒａｄ＝２８．６°である。

【００６６】これがこの位相比較器６を用いたときの同
期状態における基準信号Ｆｒと比較信号の位相差Δφで
ある。今、位相比較は５０ｋＨｚで行っているので、こ
のときの位相差Δφを時間τに換算すると、５０ｋＨｚ
の周波数の信号の周期は逆数をとって、２０μｓｅｃで
あるから、 τ＝２０μｓｅｃ×２８．６゜÷３６０゜＝１．６μｓｅｃ となる。すなわち、同期状態において、位相比較器６の
入力はτ＝１．６μｓｅｃの位相差を持っていることに
なり、基準信号Ｆｒの入力の１．６μｓｅｃ後に比較信
号Ｆｖが入力される状態である。

【００６７】次に、電源節約モードに移行する場合を説
明する。電源節約モードに移行する命令とその解除の命
令は、ループの動作には関係なしに、ランダムに入力さ
れる。従って、基準分周器２がカウントを中止した瞬間
の基準発振器１の位相と、基準分周器２がカウントを再
開した瞬間の基準発振器１の位相には最大１周期分の誤
差が生じる。これは時間にして１９．２ＭＨｚの逆数、
すなわち、５２ｎｓｅｃである。

【００６８】また、比較分周器６側は、プリスケーラ６
３の電源を切断する場合、上記と同じ理由による誤差
は、１８９７．５ＭＨｚ÷１２８＝１４．８ＭＨｚの逆
数である６７ｎｓｅｃとなる。従って、基準分周器２側
の誤差と比較分周器６側の誤差の合計は５２＋６７＝１
１９ｎｓｅｃとなる。

【００６９】従って、電源節約モード解除後、この位相
誤差分を修正し、引き込みを行うだけの時間で同期状態
に至るため、非常に高速で立ち上げることが可能とな
る。尚、本発明は上記し、かつ、図面に示した実施例に
限定するものではなく、その要旨を変更しない範囲内で
適宜変形して実施し得る。

【００７０】例えば、本発明では電圧制御発振器（ＶＣ
Ｏ）５の制御電圧を保持するために、ループフィルタ４
の持つキャパシタＣの容量保持能力をそのまま利用する
ようにしたが、これとは別に図７に示すように、通常動
作時におけるループフィルタ４の出力電圧を保持する制
御電圧保持回路１１を用いて制御電圧を保持する構成と
し、電源節約モード解除時にこの制御電圧保持回路１１
の保持した電圧を電圧制御発振器（ＶＣＯ）５に与えて
迅速に同期状態にもってゆくようにすることもできる。
制御電圧保持回路１１としては、例えば、特開昭58-664
22号公報（フェーズロックループ回路）、特開昭61-810
27号公報（ＰＬＬ回路）などに開示の技術が利用でき
る。

【００７１】以上、詳述したように、本発明のシンセサ
イザは、所定周波数の基準信号を発生する基準発振器
と、この基準信号をカウントして所要の分周数（除数Ｒ
で分周）で分周して出力する機能と、カウント動作を任
意に停止制御できる機能と、そのときのカウント数を保
持する機能およびカウント再開時には保持したカウント
数からカウントを再開する機能を有した第１の分周手段
（基準分周手段）と、入力された制御信号のレベル対応
の周波数で発振して出力する電圧制御発振器と、この電
圧制御発振器の出力信号を所要の分周数（除数Ｎで分
周）分周して出力する機能を有し、かつ、カウントを任
意に停止させることができる機能と、その停止時のカウ
ント数を保持する機能および、カウント再開時には停止
時に保持したカウント数から再開する機能とを有したプ
ログラム可能な第２の分周手段（比較分周手段）と、第
１の分周手段と第２の分周手段の出力を受けて両者の位
相差に対応した制御信号を発生する位相比較手段と、こ
の位相比較手段の出力を濾波して前記電圧制御発振器に
制御信号として与えるループフィルタと、前記位相比較
手段と前記ループフィルタの間の接続を開放・短絡する
ループ開閉スイッチと、前記電圧制御発振器の電源を開
閉する発振器電源開閉スイッチと、これらループ開閉ス
イッチと発振器電源開閉スイッチを節電動作モード時に
は開放し、通常動作モード時には短絡制御すると共に前
記第１および第２の分周手段に対して節電動作モード時
にはカウントを停止制御し、通常動作モード時には再開
制御する制御手段とを具備して構成した。

【００７２】このような構成の周波数シンセサイザは、
通常動作と節電動作のモードを有し、通常動作のモード
では前記第１および第２の分周手段の出力の差に対応し
た出力を位相比較手段により得て、これをフィルタによ
り濾波し、前記電圧制御発振器に制御電圧として与え
て、この電圧制御発振器を制御電圧対応の発振周波数で
発振させ、所要の発振出力を得て周波数シンセサイザと
して機能させ、前記節電動作のモード開始時には前記各
スイッチを開放して、フィルタの入力を断つとともに前
記電圧制御発振器の電源を切断し、前記第１および第２
の分周手段のカウント動作を停止させ、電力消費の多く
を占める前記電圧制御発振器を停止状態にして電力節減
を図るようにしたものである。そして、節電動作のモー
ドから通常動作のモードに移行する際には、上記各スイ
ッチを投入して前記電圧制御発振器の動作を開始させる
と共に、前記各分周手段の計数を再開すべく制御して各
分周手段のカウント動作を再開させる。各分周手段はカ
ウンタを用いた分周器であり、カウント停止時における
カウント数を保持する機能を有すると共に、カウント再
開時には保持していたカウント数からカウントを始める
機能を有しているから、これらの分周手段の位相差はカ
ウント停止制御時での状態を維持している。そして、前
記電圧制御発振器は高入力インピーダンスであり、ルー
プフィルタはフィルタを構成するキャパシタにより、カ
ウント停止制御時での位相比較器の出力レベルを保持し
ているから、動作再開の時点で前記電圧制御発振器には
制御電圧としてカウント停止制御時でのレベルをただち
に与えてそのレベルから動作を開始させることができる
ことになる。故に位相比較器がある位相差Δφで同期す
る形式のものである場合、高速で電源節約モードから同
期状態に移行させることが可能となる。

【００７３】

【発明の効果】以上詳述したように本発明は、基準信号
と比較信号がある位相差Δφで同期する形式のシンセサ
イザにおいて、電源節約モード移行時にＶＣＯ制御電圧
を保持した後ループを開放し、そのときの基準分周器と
比較分周器のカウント数を保持し、電源節約モード解除
時に保持していたカウント数から基準分周器と比較分周
器のカウントを再開し、その後、保持していたＶＣＯ制
御電圧を印加したのち閉ループを形成する。以上の操作
によって、同期時の位相差Δφ分が電源節約モード解除
時に再形成されるため、高速で同期に至ることが可能で
あると云う効果がある。

【００７４】そして、このシンセサイザを用いること
で、間欠的にシンセサイザの動作を行い、ＶＣＯ等の消
費電力の大きいものの電源供給を停止できるため、低消
費電力化を図ることが可能になる。

【図面の簡単な説明】

【図１】本発明の実施例を説明するための図であって、
本発明の第１実施例に係る周波数シンセサイザの構成を
示すブロック図。

【図２】本発明の実施例を説明するための図であって、
本発明の第１実施例に係る周波数シンセサイザに用いら
れるループフィルタ４の具体的回路例を示す図。

【図３】本発明の実施例を説明するための図であって、
本発明の第１実施例に係る周波数シンセサイザに用いら
れる位相比較器３の位相比較特性示す図。

【図４】本発明の実施例を説明するための図であって、
本発明の周波数シンセサイザにおいて、基準分周器２の
直前にスイッチ２１を設ける構成として節電効果を得る
ようにした実施例を示すブロック図。

【図５】本発明の実施例を説明するための図であって、
本発明の第２の実施例に係る周波数シンセサイザに用い
られる比較分周器６の構成を示すブロック図。

【図６】本発明の実施例を説明するための図であって、
本発明の第３の実施例に係る周波数シンセサイザに用い
られるパルススワロー方式を採用した比較分周器６の省
エネ化を図る構成例を示すブロック図。

【図７】本発明の実施例を説明するための図であって、
本発明の別の実施例を示す図であって、通常動作時にお
けるループフィルタ４の出力電圧を保持する制御電圧保
持回路１１を用いて制御電圧を保持する構成とした例を
示すブロック図。

【図８】従来例を説明するための図であって、従来のＰ
ＬＬ周波数シンセサイザの基本構成を示すブロック図。

【図９】従来例を説明するための図であって、従来のＰ
ＬＬ周波数シンセサイザにおける立ち上げ時の発振周波
数の時間経過に対する変化の様子を示す図。

【符号の説明】

１…基準発振器 ２…基準分周器 ３…位相比較器 ４…ループフィルタ ５…電圧制御発振器（ＶＣＯ） ６…比較分周器 ７…ループスイッチ ８…制御部 ９，１０，２１…スイッチ １１…制御電圧保持回路 ６１…プログラマブル・カウンタ ６２…スワロー・カウンタ ６３…プリスケーラ Ｃ…キャパシタ Ｒ１，Ｒ２…抵抗器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定周波数の基準信号を発生する基準発
   振手段と、 この基準発振手段の出力する基準信号をカウントして所
   要の分周数で分周し、出力する機能および指令によりカ
   ウント動作を停止／再開制御可能であってカウント動作
   停止制御時のカウント数を保持する機能およびカウント
   再開時に、前記保持したカウント数からカウントを再開
   する機能とを有した第１の分周手段と、 入力された制御信号に対応した周波数で発振して出力す
   る電圧制御発振手段と、 この電圧制御発振手段の出力信号を所要の分周数で分周
   して出力すると共に、指令によりカウント動作を停止／
   再開制御可能であってカウント動作停止制御時のカウン
   ト数を保持する機能およびカウント再開時に、前記保持
   したカウント数からカウントを再開する機能とを有した
   プログラム可能な第２の分周手段と、 第１および第２の分周手段の出力を受けて両者の位相差
   に対応した制御信号を発生する位相比較手段と、 この位相比較手段の出力を濾波して前記電圧制御発振手
   段に制御信号として与えるループフィルタと、 前記位相比較手段と前記ループフィルタの間の接続を開
   放・短絡するループ開閉スイッチと、 前記電圧制御発振手段の電源を開閉する発振器電源開閉
   スイッチと、 これらループ開閉スイッチと発振器電源開閉スイッチ
   を、節電動作モード時には開放制御し、通常動作モード
   時には短絡制御すると共に前記第１および第２の分周手
   段に対して節電動作モード時にはカウントを停止制御
   し、通常動作モード時には再開制御する指令を与える制
   御手段と、 を具備して構成したことを特徴とする間欠動作周波数シ
   ンセサイザ装置。