JPH0537373A - チヨツパ型コンパレータおよびアナログ−デジタル変換器 - Google Patents

Abstract

(57)【要約】 【目的】 周波数の高い信号を扱うことが可能な複数の
被比較入力を有するチョッパ型コンパレータおよびＡ／
Ｄ変換器を実現する。 【構成】 ４つのコンパレータが被比較入力端子を２つ
づつ備え、それぞれが被比較入力端子ｖ１、ｖ２に接続
されている。被比較入力電圧を取り込む時にスイッチ制
御用入力端子ｒ１、ｒ２のいずれかを高レベルに切り替
えることによって被比較入力端子ｖ１、ｖ２に印加され
た電圧のいずれかを選択してＡ／Ｄ変換することがで
き、各被比較入力は各々１つのスイッチを介してコンデ
ンサ２３〜２６の一方の共通電極に接続されている。 【効果】 被比較入力からコンデンサの電極に至るまで
に介するスイッチ数は１つで１入力の場合と等しいの
で、入力抵抗値が変わらず、入力抵抗の増加に起因する
周波数の高い信号の変換誤差をなくすことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチョッパ型コンパレータ
およびアナログ−デジタル変換器に関するものである。

【０００２】

【従来の技術】従来のアナログ−デジタル変換器（以下
Ａ／Ｄ変換器と称する）に用いられているチョッパ型コ
ンパレータを図４に示す。

【０００３】図４において、３４〜３６はスイッチ、３
７は反転増幅器、３８はコンデンサ，ｇは被比較入力端
子、ｈは比較基準電圧入力端子、ｉはチョッパ型コンパ
レータの出力端子である。

【０００４】このチョッパ型コンパレータにおいて、ま
ずスイッチ３４、３６がオン状態でスイッチ３５がオフ
状態である時，ｋ点の電圧は反転増幅器３７の入力と出
力とが等しいレベルとなる電圧Ｖｓ（以降スイッチング
電圧と称する）となっている。被比較入力端子ｇに被比
較電圧Ｖａが入力されると、ｊ点の電圧がＶａと等しく
なり、コンデンサ３８には電荷Ｑがチャージされる。コ
ンデンサ３８の容量値をＣとすると、このときの電荷Ｑ
は次式で表わされる。

【０００５】Ｑ＝（Ｖｓ−Ｖａ）Ｃ 次に、スイッチ３４〜３６がオフ状態になった後スイッ
チ３５がオンとなると、ｊ点の電圧は比較基準電圧Ｖｒ
となる。このときコンデンサ３８に蓄えられている電荷
は変わらないので、ｋ点の電圧をＶｋとすると次式が成
り立つ。

【０００６】Ｑ＝（Ｖｋ−Ｖｒ）Ｃ＝（Ｖｓ−Ｖａ）Ｃ したがって Ｖｋ＝Ｖｓ−（Ｖａ−Ｖｒ） となり、ｋ点の電圧Ｖｋは被比較入力の電圧Ｖａと比較
基準電圧Ｖｒとの差だけ反転増幅器のスイッチング電圧
Ｖｓよりずれることになる。このときコンパレータの出
力端子ｉは反転増幅器３７の増幅作用により（Ｖａ−Ｖ
ｒ）の値を反転増幅して出力する。

【０００７】次に、従来のチョッパ型コンパレータを用
いた被比較入力を２つ有する２ビットＡ／Ｄ変換器の例
を図５に示す。

【０００８】図５において、３９〜５２はスイッチ、５
３〜５６はコンデンサ、５７〜６０は反転増幅器、６１
〜６３は抵抗、ｖ３は基準電圧の高電圧側の入力端子、
ｖ４は基準電圧の低電圧側の入力端子、ｖ１，ｖ２は被
比較入力端子、ｑ１〜ｑ５はスイッチ制御用入力端子、
ｙ０〜ｙ３はＡ／Ｄ変換器の出力端子である。

【０００９】この２ビットＡ／Ｄ変換器は４つのチョッ
パ型コンパレータからなっている。基準電圧の入力端子
ｖ３、ｖ４間は抵抗６１〜６３により分圧されており、
分圧された電圧値が４つのコンパレータの比較基準入力
としてそれぞれ供給される。４つのコンパレータの被比
較入力側には、スイッチ３９または同４０を介して被比
較入力端子ｖ１または同ｖ２の２つの被比較入力のうち
いずれか一方が接続され、被比較入力を選択することが
できる。すなわち、被比較入力用スイッチ３９、４０を
切り換えることにより、時分割で２つの被比較入力信号
をデジタル変換することができる。

【００１０】この２ビットＡ／Ｄ変換器の動作タイミン
グチャートを図６に示す。以下、図６のタイミングチャ
ートを用いて、図５に示した構成の２ビットＡ／Ｄ変換
器の動作について説明する。

【００１１】各スイッチは制御信号スイッチ制御用入力
端子ｑ１〜ｑ５が高レベルのとき（以降Ｈレベルと記
す）にオン状態になり、低レベルのとき（以降Ｌレベル
と記す）にオフ状態になる。まずスイッチ制御用入力端
子ｑ１がＨレベルで、同ｑ２がＬレベルの状態では、被
比較入力端子ｖ１，ｖ２のうち被比較入力端子ｖ１がチ
ョッパ型コンパレータの被比較入力に接続され、被比較
入力端子ｖ２が切り離されている。スイッチ制御用入力
端子ｑ３，ｑ５がＨレベルで、同ｑ４がＬレベルとなる
と、被比較入力端子ｖ１の被比較電圧がコンデンサ５３
〜５６の一方の端子に印加され、他方の端子には反転増
幅器５７〜６０のスイッチング電圧が印加される。次
に、スイッチ制御用入力端子ｑ３，ｑ５がＬレベルで、
同ｑ４がＨレベルとなると、コンデンサ５３〜５６の一
方の端子には、スイッチ４２、４４、４６、４８を介し
て基準電圧の入力端子ｖ３、ｖ４間を分圧して作られた
比較基準電圧が印加され、４つのチョッパ型コンパレー
タの出力端子ｙ０〜ｙ３には、被比較入力端子ｖ１から
の被比較電圧と各比較基準電圧の大小比較結果が出力さ
れる。

【００１２】次に、スイッチ制御用入力端子ｑ１がＬレ
ベルで、スイッチ制御用入力端子ｑ２がＨレベルの状態
では、被比較入力被比較入力端子ｖ１，ｖ２のうち被比
較入力端子ｖ２がチョッパ型コンパレータの被比較入力
に接続され、被比較入力端子ｖ１は切り離されている。
スイッチ制御用入力端子ｑ３，ｑ５がＨレベルで、同ｑ
４がＬレベルとなると、被比較入力端子ｖ２の被比較電
圧がコンデンサ５３〜５６の一方の端子に印加され、他
方の端子には反転増幅器５７〜６０のスイッチング電圧
が印加される。次に、スイッチ制御用入力端子ｑ３，ｑ
５がＬレベルで、同ｑ４がＨレベルとなると、コンデン
サ５３〜５６の一方の端子には、スイッチ４２、４４、
４６、４８を介して基準電圧の入力端子ｖ３、ｖ４間を
分圧して作られた比較基準電圧が印加され、４つのチョ
ッパ型コンパレータの出力端子ｙ０〜ｙ３には、被比較
入力端子ｖ２からの被比較電圧と各比較基準電圧の大小
比較結果が出力される。

【００１３】以上のようにして、被比較入力端子ｖ１の
被比較入力のＡ／Ｄ変換と被比較入力端子ｖ２の被比較
入力のＡ／Ｄ変換を繰り返すことができる。

【００１４】

【発明が解決しようとする課題】従来のチョッパ型コン
パレータを用いた複数の被比較入力を有するＡ／Ｄ変換
器は、被比較入力側に直列に被比較入力選択用のスイッ
チを入れているが、たとえばＭＯＳトランジスタでスイ
ッチを形成した場合、スイッチのオン抵抗はゼロではな
いので、選択用のスイッチの抵抗値だけ被比較入力から
コンデンサ電極に至るまでの入力抵抗値が増大する。そ
のため、比較入力選択用のスイッチの抵抗を下げようと
すると、トランジスタのゲート幅を大きくしなければな
らず、チップ面積が広くなり、またトランジスタの寄生
容量も大きくなるので、周波数の高い信号を扱うとき
に、オフセット等の変換誤差が大きくなるという欠点が
あった。

【００１５】本発明は前記課題を解決するもので、周波
数の高い信号を扱うことが可能な複数の被比較入力を有
するＡ／Ｄ変換器を実現することを目的とする。

【００１６】

【課題を解決するための手段】前記目的を達成するため
に、本発明のチョッパ型コンパレータは被比較入力を複
数備え、各被比較入力は各々１つのスイッチを介してコ
ンデンサの一方の共通電極に接続される構造を有してい
る。また本発明のアナログ−デジタル変換器は上記構成
のチョッパ型コンパレータを用いている。

【００１７】

【作用】本発明のチョッパ型コンパレータを用いた構成
にすれば、複数の被比較入力を有するＡ／Ｄ変換器にお
いて被比較入力からコンデンサの電極に至るまでに介在
するスイッチ数は１つで１入力の場合と等しく入力抵抗
値は変わらないので、入力抵抗の増加に起因する周波数
の高い信号の変換誤差をなくすことができる。

【００１８】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００１９】図１は本発明の一実施例であるチョッパ型
コンパレータである。図１において１〜４はスイッチ、
５は反転増幅器、６はコンデンサである。ａ，ｂは被比
較入力端子、ｃは比較基準電圧入力端子、ｄは出力であ
る。

【００２０】まず、被比較入力端子ａからの入力を比較
する場合について述べる。スイッチ１、４がオンでスイ
ッチ２、３はオフとし、しかるのちにスイッチ１、４を
オフ状態としスイッチ３をオン状態とすれば、出力端子
ｄには被比較入力端子ａからの被比較入力電圧と比較基
準電圧入力端子ｃからの比較基準入力電圧との比較結果
が出力される。

【００２１】次に、被比較入力端子ｂからの入力を比較
する場合について述べる。スイッチ２、４がオンでスイ
ッチ１、３はオフとし、しかるのちにスイッチ２、４を
オフ状態としスイッチ３をオン状態とすれば、出力端子
ｄには被比較入力端子ｂからの被比較入力電圧と基準電
圧入力端子ｃからの比較基準入力電圧との比較結果が出
力される。

【００２２】以上のようにして、スイッチ１をオンさせ
るかスイッチ２をオンさせるかにより、被比較入力端子
ａに印加された電圧を比較対象とするか、被比較入力端
子ｂに印加された電圧を比較対象とするかを選択するこ
とができる。

【００２３】図２は本発明のチョッパ型コンパレータを
用いた２入力２ビットＡ／Ｄ変換器の例を示す図であ
る。図２において、７〜２２はスイッチ、２３〜２６は
コンデンサ、２７〜３０は反転増幅器、３１〜３３は抵
抗、ｖ３は基準電圧の高電圧側の入力端子、ｖ４は基準
電圧の低電圧側の入力端子、ｖ１，ｖ２は被比較入力端
子、ｒ１〜ｒ４はスイッチ制御用入力端子、ｙ０〜ｙ３
はＡ／Ｄ変換器の出力端子である。

【００２４】この２ビットＡ／Ｄ変換器は４つのチョッ
パ型コンパレータからなっている。基準電圧の高電圧側
入力端子ｖ３とその低電圧側入力端子ｖ４との間は抵抗
３１〜３３により分圧されており、分圧された電圧値が
４つのコンパレータの比較基準入力として供給される。
４つのコンパレータは被比較入力端子を２つづつ備え
て、それぞれが被比較入力端子ｖ１，ｖ２に接続されて
いる。被比較入力電圧を取り込む時に、スイッチ制御用
入力端子ｒ１をＨレベルとするか、同ｒ２をＨレベルと
するかによって、被比較入力端子ｖ１に印加された電圧
をＡ／Ｄ変換するか、または同ｖ２に印加された電圧を
Ａ／Ｄ変換するかを切り換えることができる。図２の回
路では被比較入力端子ｖ１，ｖ２からコンデンサ２３〜
２６への入力はスイッチを１つしか介していないので、
入力抵抗を従来例におけるよりも低くすることができ
る。

【００２５】本発明のチョッパ型コンパレータを用いた
被比較入力を２つ有する２ビットＡ／Ｄ変換器の動作タ
イミングチャートを図３に示す。

【００２６】まず、スイッチ制御用入力端子ｒ１，ｒ４
がＨレベルで、同ｒ２，ｒ３がＬレベルでは、コンデン
サ２３〜２６の一方の端子には被比較入力端子ｖ１から
の入力電圧が印加され、他方の端子には反転増幅器２７
〜３０のスイッチング電圧が入力される。スイッチ制御
用入力端子ｒ１，ｒ２，ｒ４がＬレベルで、同ｒ３がＨ
レベルの状態になると、コンデンサ２３〜２６には基準
電圧の入力端子ｖ３、ｖ４間の電圧を分圧して作られた
比較基準電圧が入力され、４つのチョッパ型コンパレー
タ出力端子ｙ０〜ｙ３には、被比較入力端子ｖ１の被比
較電圧と各比較基準電圧の大小比較結果が出力される。

【００２７】次に、スイッチ制御用入力端子ｒ２，ｒ４
がＨレベルで、同ｒ１，ｒ３がＬレベルでは、コンデン
サ２３〜２６の一方の端子に被比較入力端子ｖ２からの
入力電圧が印加され、他方の端子に反転増幅器２７〜３
０のスイッチング電圧が入力される。スイッチ制御用入
力端子ｒ１，ｒ２，ｒ４がＬレベルで、同ｒ３がＨレベ
ルの状態になると、コンデンサ２３〜２６には基準電圧
の入力端子ｖ３、ｖ４間の電圧を分圧して作られた比較
基準電圧が入力され、４つのチョッパ型コンパレータ出
力端子ｙ０〜ｙ３には被比較入力端子ｖ２の被比較電圧
と各比較基準電圧の大小比較結果が出力される。

【００２８】以上のようにして、被比較入力端子ｖ１の
被比較入力のＡ／Ｄ変換と被比較入力端子ｖ２の被比較
入力のＡ／Ｄ変換とを繰り返すことができる。

【００２９】

【発明の効果】以上説明したように本発明のチョッパ型
コンパレータによれば、複数の被比較入力を有する場合
でも１入力の場合と同じく被比較入力からチョッパ型コ
ンパレーターのコンデンサ電極までのスイッチ数が１つ
であるので、入力抵抗値が変わらないＡ／Ｄ変換器が構
成でき、複数の被比較入力を有する周波数の高い信号を
扱えるＡ／Ｄ変換器を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるチョッパ型コンパレー
タの回路図

【図２】本発明のチョッパ型コンパレータを用いた２入
力２ビットＡ／Ｄ変換器の例を示す図

【図３】本発明のチョッパ型コンパレータを用いた被比
較入力を２つ有する２ビットＡ／Ｄ変換器の動作タイミ
ングチャート

【図４】従来のチョッパ型コンパレータの一例の回路図

【図５】従来のチョッパ型コンパレータを用いた２入力
２ビットＡ／Ｄ変換器の例を示す図

【図６】従来のチョッパ型コンパレータを用いた被比較
入力を２つ有する２ビットＡ／Ｄ変換器の動作タイミン
グチャート

【符号の説明】

１〜４ スイッチ ５ 反転増幅器 ６ コンデンサ ａ、ｂ 被比較入力端子 ｃ 比較基準電圧入力端子 ｄ 出力

Claims (2)

【特許請求の範囲】
1. 【請求項１】スイッチとコンデンサと増幅器からなるチ
   ョッパ型コンパレータにおいて一つの比較基準入力に対
   して複数の被比較入力を有し、前記比較基準入力と前記
   複数の被比較入力が各々１つのスイッチを介してコンデ
   ンサの一方の共通電極に接続され、前記コンデンサの他
   方の電極が増幅器の入力に接続されていることを特徴と
   するチョッパ型コンパレータ。
2. 【請求項２】請求項１のチョッパ型コンパレータを用
   い、複数の被比較入力を有していることを特徴とするア
   ナログ−デジタル変換器。