JPH0543316B2 - - Google Patents
Info
- Publication number
- JPH0543316B2 JPH0543316B2 JP61130136A JP13013686A JPH0543316B2 JP H0543316 B2 JPH0543316 B2 JP H0543316B2 JP 61130136 A JP61130136 A JP 61130136A JP 13013686 A JP13013686 A JP 13013686A JP H0543316 B2 JPH0543316 B2 JP H0543316B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- circuit board
- thermal expansion
- multilayer circuit
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C3/00—Glass compositions
- C03C3/04—Glass compositions containing silica
- C03C3/062—Glass compositions containing silica with less than 40% silica by weight
- C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
- C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C3/00—Glass compositions
- C03C3/04—Glass compositions containing silica
- C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
- C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
- C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
- C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
〔産業上の利用分野〕
本発明は、新規なセラミツクス多層回路基板に
係り、特に高密度実装に適するセラミツクス多層
回路板に関する。 〔従来の技術〕 大型電子計算機の演算速度の高速化には、半導
体素子とそれを実装する系での信号伝播速度の高
速化が必要である。近年、半導体素子は、高集積
技術の発達により大幅な高速高集積化が実現し、
実装技術が演算速度の高速化に大きな影響を与え
るようになつてきている。実装技術としては、半
導体素子を高密度に実装し、電気信号の遅延を小
さくするために、セラミツクス多層回路基板が用
いられるようになつた。従来よりセラミツクス多
層回路基板の絶縁材料としては、一般にアルミナ
が使用されている。しかし、さらに高性能化する
ために、近年、特公昭59−22399「多層セラミツク
ス基板」に記載されているような低温焼結基板材
料や、特開昭59−11700「セラミツクス多層配線回
路板」に記載されているようなSiO2をガラスで
結合した低誘電率・低温焼結材料が研究開発され
ている。これらの回路板材料は、内部にできるだ
け気孔を含まないように緻密に焼結させたもので
あるが、演算速度の高速化に大きな影響を及ぼす
比誘電率は、４〜５程度が限界であつた。 また、従来より断熱・保温性、軽量化、防音な
どの目的で、例えば、特開昭57−89212「複合セラ
ミツクス電子材料」や特開昭59−83985「発泡セラ
ミツクス板の製造方法」に記載されているように
セラミツクス内部に気孔を含んだ基板が得られて
いる。しかし、信号伝播速度の高速化が要求され
る大型電子計算機の基板材料としては、配慮がな
されていなかつた。 一方、半導体素子は、高速化、高密度化に伴つ
て、放熱や素子の高速化を計るためにセラミツク
ス多層回路基板上に直損半導体素子を実装する方
式が用いられるようになつてきている。しかしな
がら、この実装方式においては、半導体素子のサ
イズが大きくなるにつれて、半導体素子材料とセ
ラミツクス多層配線回路基板材料との間で実装温
度変化によつて生ずる応力が大きくなるという問
題があつた。そのため、セラミツクス多層配線回
路基板材料の熱膨張係数を半導体素子のそれに近
づけようとしていた。しかし、配線導体材料とし
て抵抗の小さい金、銅又は銀などを高密度配線す
るためには、セラミツクス絶縁材料の熱膨張係数
をこれらの導体材料に近づけなければならない。
このように、セラミツクス絶縁材料としては、半
導体素子材料及び導体材料の熱膨張係数に近くす
ることが要求されている。しかし、これらの相反
する状態での実装技術については配慮さていなか
つた。 〔発明が解決しようとする問題点〕 セラミツクス多層回路基板において、絶縁材料
の誘電率は、信号伝播速度の高速化に対してでき
るだけ小さいものが要求されている。また、導体
材料には、電気抵抗の小さい材料を用いる必要が
ある。例えば、特開昭59−11700「セラミツクス多
層配線回路板」に記載されているように、低誘電
率であるシリカをガラスで結合した基板材料で、
比誘電率が４〜５のものが得られている。さらに
この材料は1000℃以下の温度で焼成可能なため、
導体材料として電気抵抗の小さい金、銅又は銀な
どか適用可能である。また、セラミツクス多層回
路基板材料の熱膨張係数は、半導体素子のそれに
できるだけ近づいており、導体材料のそれとの差
が大きくなつている。そのため、内部回路を高密
度に配線し、しかも半導体素子を高密度に信頼性
良く搭載することに対し、あまり配慮がなされて
いない。 本発明の目的は、より低誘電率をセラミツクス
絶縁材料に導体材料として金、銅又は銀のような
抵抗の低い材料を高密度に配線したセラミツクス
多層回路基板とし、しかも、半導体素子を高密度
に信頼性良く搭載することができる実装技術を提
供することにある。 〔問題点を解決するための手段〕 本発明は、セラミツクス層と配線導体層とを交
互に積層したセラミツクス多層回路板において、
前記セラミツクス層はその熱膨張係数が前記配線
導体層の熱膨張係数より小さく且つ前記配線導体
層の熱膨張係数の２分の１以上であり、前記配線
導体層の融点以下で軟化するガラスよりなること
を特徴とするセラミツクス多層回路板にある。 セラミツクス層の熱膨張係数は7.2×1-6／℃以
上及び1MHzにおける比誘電率が4.5以下であり、
前記配線像対層は金、銅又は銀のいずれかであ
る。 更に、本発明のセラミツクス多層回路板はセラ
ミツクス層中に粒径100μｍ以下の中空シリカを
分散させたもので、より低誘電率とすることがで
きる。中空シリカの含有量はセラミツクス層の35
〜60体積％が好ましい。 上記目的の１つであるセラミツクス絶縁材料の
比誘電率を下げるためには、低誘電率のフイラを
ガラスで結合したものが考えられるが、低誘電率
のフイラとしては、無機材料中最も誘電率が小さ
いものがシリカであり、シリカの比誘電率は約４
であるので比誘電率が４以下のセラミツクス絶縁
材料を作ることは従来のセラミツクスを緻密に焼
結する方法では困難である。そこで、比誘電率を
４よりさらに下げるためには、空気の比誘電率が
約１であるため、セラミツクス絶縁材料中に気孔
を含ませればよいと考えた。従来から、断熱、防
音などの目的で構造材料に気孔をたくさん含ませ
たものは知られているが、一般にこのような材料
に含まれている気孔は、数mm程度と大きく、多層
回路板には適用し難い。そこで、多層回路板に使
用するためには、内部配線が非常に高集積化さ
れ、短絡や断線の危険があるために少なくとも気
孔の径は100μｍ以下に微細化する必要がある。 セラミツクス内部に気孔を含んだ絶縁材料を作
製するには、例えばセラミツクス粉末と発泡剤を
いつしよに混合し、焼成中に発泡させて気孔を含
むセラミツクスを作る方法や、内部が中空になつ
ている中空微小球をセラミツクス粉末に混合して
焼結する方法等が考えられるが、発泡剤を利用す
る方法は、均一で微細な気孔をセラミツクス中に
多数分散させるのは困難であるため、中空微小球
とセラミツクスを複合する方法を採用した。この
中空微小空は、比誘電率をできるだけ小さくする
ために、無機材料中最も誘電率の小さいシリカを
主成分とした中空のシリカ微小球を採用し、粒径
は100μｍ以下のものを選んだ。また、中空のシ
リカ微小球を結合するセラミツクスとしては、
金、銅当は銀などの配線導体材料の融点以下で焼
結させる必要があるので、これらの融点以下の温
度で軟化するガラス又は結晶化ガラスで結合し
た。結晶化ガラスとは、加熱すると非晶質の状態
から結晶相が析出するものであり、低温焼結性と
強度を有している。 本発明で使用する中空のシリカ微小球は、
100μｍ以下程度の微細なものが必要であるため、
以下のようにして作製したものを使用した。つま
りNaを含有したシリカをスプレードライ法で中
空の造粉粒とし、これを急速加熱して中空とし、
冷却後酸処理、水洗等を行つてNa含有量を2wt
％以下としたものを使用した。Na含有量が2wt
％以下であれば、1000℃以下の温度では軟化現象
がなく、十分な耐熱温度を有している。 他の目的である低抵抗の導体材料を高密度に配
線するためには、セラミツクス絶縁材料を導体材
料の熱膨張係数差を小さくする必要がある。ま
た、導体材料としても、電気抵抗をできるだけ小
さくするために、純金属に近い程望ましい。すな
わち、金、銅又は銀の熱膨張係数が、各々1.44×
10-5／℃、1.68×10-5／℃又は1.92×10-5／℃と
大きいため、応力解析の結果よりセラミツクス絶
縁材料としてもこれらの熱膨張係数の２分の１以
上でなければならない。このことより、金を導体
材料に使用する場合には、セラミツクス絶縁材料
の熱膨張係数は、7.2×10-6／℃以上でなければ
ならない。また、銅を導体材料に使用する場合に
は、セラミツクス絶縁材料の熱膨張係数は、8.4
×10-6／℃以上でなければならない。このことか
ら、従来からセラミツクス絶縁材料の熱膨張係数
を半導体素子であるシリコンに近づけようとして
いたが、高密度配線とするためには、逆に導体材
料の熱膨張係数は近いように大きくする必要があ
る。そのため、セラミツクス多層回路板として
は、熱膨張係数が比較的大きくなるため、半導体
素子であるシリコンを直接搭載することは困難で
ある。半導体素子であるシリコンを高密度に実装
するためには、新しい実装方法を考えなければな
らない。そこで、セラミツクス多層回路基板と半
導体素子の間にキヤリア基板を設け、セラミツク
ス多層回路板と半導体素子との熱膨張係数差を緩
和することを考えた。まず、半導体素子をキヤリ
ア基板にはんだバンプで直接搭載した。次に、半
導体素子とキヤリア基板の間に、はんだと同等の
熱膨張係数をもつ有機材料を主成分とする材料を
挿入した。その後、セラミツクス多層回路基板上
にはんだバンプで接続し、モジユールとした。こ
の場合、キヤリア基板とセラミツクス多層回路基
板は、はんだのみで接続されているため、その接
続部の信頼性の面から、キヤリア基板とセラミツ
クス多層回路基板の熱膨張係数は、ほぼ同じでな
ければならない。応力解析及び熱サイクル試験の
結果から、キヤリア基板とセラミツクス多層回路
基板の熱膨張係数の差は、１×10-6／℃以下でな
ければいけない。一方、半導体素子とキヤリア基
板の熱膨張係数の差による熱応力は、その間に挿
入する有機材料を主成分とする材料により緩和さ
れ、その熱膨張係数差が１×10-5／℃まで、接続
部の信頼性が保持できることを、熱サイクル試験
及び応力解析により確認した。このことにより、
半導体素子より熱膨張係数が大きいセラミツクス
多層回路基板が使用できる実装方式とすることが
できた。また、これらの接続に使用するはんだ材
料は、プロセス上、異なる融点でなければならな
い。すなわち、半導体素子とキヤリア基板の接続
に用いるはんだ材料は、キヤリア基板とセラミツ
クス多層回路板の接続に用いるはんだ材料より高
融点でなければならない。 有機樹脂中には、ゴム粒子及びセラミツクス粉
を混入することが好ましく、前者は樹脂100重量
部に対し、５〜10重量部が混入され、後者は全体
として35〜60体積％混入するのが好ましい。 前記ゴム粒子はポリブタジエン及びシリコンゴ
ムの１種以上、及び前記セラミツクス粉は石英、
炭化シリコン、窒化シリコン、炭酸カルシウム、
ベリリウムを含有する炭化シリコンの１種以上か
らなるのが好ましい。 キヤリア基板及び多層回路板としてセラミツク
ス層は次の組成（重量％）のガラスからなるもの
が好ましい。 重量でSiO220〜95％にAl2O325％以下、
MgO15〜25％、B2O350％以下、ZnO15〜25％、
CaO10〜25％及びLi2O4〜20％の少なくとも１種
を含むものが好ましい。より具外的には次の通り
である。 (1) SiO250〜70％、Al2O315〜25％及びMgO15
〜25％。 更に、これにB2O3、K2O、P2O5、ZrO2、
CaF2、AlN、Cs2A、V2O5の１種以上を５％以
下含むことができる。 (2) SiO270〜95％、Li2O4〜15、Al2O31〜10％、
K2O、MgO及びB2O3の１種以上を５％以下。 更に、これにP2O5、ZrO2、CaF2、AlN、
Cs2O、V2O5の少なくとも１種を５％以下含む
ことができる。 (3) SiO230〜50％、B2O330〜50％、CaO10〜25
％及びLa2O10〜20％。 更に、これにK2O、MgO、CaF2、P2O5、
ZrO2、AlN、Cs2O及びV2O5の１種以上を５％
以下含むことができる。 (4) SiO255〜82％、B2O315〜25％、Li2O2〜15％
及びAl2O31〜10％。 更に、CaF2、P2O5、ZrO2、AlN、Cs2O、
V2O5、MgO、K2Oの１種以上を５％以下含む
ことができる。 (5) SiO255〜64％、ZnO15〜25％、Al2O3、Li2O
及びK2Oの少なくとも２種を10％以下。 更に、B2O3、CaF2、MgO、K2O、P2O5、
ZrO2、AlN、Cs2O、V2O5の少なくとも１種を
５％以下含むことができる。 (6) SiO220〜30％、Li2O10〜15％、B2O340〜50
％及びCaO15〜25％。 更に、CaF2、Al2O3、K2O、P2O5、ZrO2、
AlN、Cs2O、V2O5の少なくとも１種を５％以
下含むことができる。 〔作用〕 比誘電率が3.0〜4.5のセラミツクス絶縁材料
と、抵抗の小さい金、銅又は銀を主成分とする配
線導体材料を高密度配線したセラミツクス多層回
路基板は熱膨張係数が、半導体素意の熱膨張係数
より、大きいために、半導体素子とセラミツクス
多層回路基板の間にセラミツクス多層回路基板と
同等の熱膨張係数をもつキヤリア基板を設けはん
だにより接続し、かつ、半導体素子とキヤリア基
板の間に、はんだと同等の熱膨張係数をもつ有機
材料を主成分とする材料を挿入することにより、
はんだ接続部の信頼性が向上した。このように、
熱膨張係数が比較的大きいセラミツクス多層回路
基板においても、半導体素子を高密度でしかも接
続部の信頼性が高い実装方式が得られた。また、
半導体素子を搭載したキヤリア基板とセラミツク
ス多層回路基板を接続しているはんだ部で、離着
が可能であり、半導体素子表面を保護することが
できた。 〔実施例〕 以下、本発明の一実施例を説明する。なお、以
下の記載中、特に断らない限り、部とあるのは重
量部を、％とあるのは重量％を意味する。 実施例 １ 平均粒径28μｍの中空シリカ微小球40部に第１
表に示すガラス組成粉末（平均粒径1μｍ）60部
を配合し、平均重合度1000のポリビニルブチラー
ル樹脂12.5部、ブチラフタリルグリコール酸ブチ
ル4.0部、トリクロロエチレン62.0部、テトラク
ロロエチレン16.0部、ｎ−ブチルアルコール22.
部を加え、湿式ボールミルで８時間混合し、スラ
リを作製した。次に、撹拌真空脱気装置により、
ボールミル時に混入した気泡を除去するととも
に、適当な粘度に調節した。次に、スラリをドク
ターブレード法を用いて、シリコーン処理したポ
リエステルフイルム支持体上に0.2mmの厚さに塗
布し、乾燥炉内で溶媒を除去し、グリーンシート
を作製した。
係り、特に高密度実装に適するセラミツクス多層
回路板に関する。 〔従来の技術〕 大型電子計算機の演算速度の高速化には、半導
体素子とそれを実装する系での信号伝播速度の高
速化が必要である。近年、半導体素子は、高集積
技術の発達により大幅な高速高集積化が実現し、
実装技術が演算速度の高速化に大きな影響を与え
るようになつてきている。実装技術としては、半
導体素子を高密度に実装し、電気信号の遅延を小
さくするために、セラミツクス多層回路基板が用
いられるようになつた。従来よりセラミツクス多
層回路基板の絶縁材料としては、一般にアルミナ
が使用されている。しかし、さらに高性能化する
ために、近年、特公昭59−22399「多層セラミツク
ス基板」に記載されているような低温焼結基板材
料や、特開昭59−11700「セラミツクス多層配線回
路板」に記載されているようなSiO2をガラスで
結合した低誘電率・低温焼結材料が研究開発され
ている。これらの回路板材料は、内部にできるだ
け気孔を含まないように緻密に焼結させたもので
あるが、演算速度の高速化に大きな影響を及ぼす
比誘電率は、４〜５程度が限界であつた。 また、従来より断熱・保温性、軽量化、防音な
どの目的で、例えば、特開昭57−89212「複合セラ
ミツクス電子材料」や特開昭59−83985「発泡セラ
ミツクス板の製造方法」に記載されているように
セラミツクス内部に気孔を含んだ基板が得られて
いる。しかし、信号伝播速度の高速化が要求され
る大型電子計算機の基板材料としては、配慮がな
されていなかつた。 一方、半導体素子は、高速化、高密度化に伴つ
て、放熱や素子の高速化を計るためにセラミツク
ス多層回路基板上に直損半導体素子を実装する方
式が用いられるようになつてきている。しかしな
がら、この実装方式においては、半導体素子のサ
イズが大きくなるにつれて、半導体素子材料とセ
ラミツクス多層配線回路基板材料との間で実装温
度変化によつて生ずる応力が大きくなるという問
題があつた。そのため、セラミツクス多層配線回
路基板材料の熱膨張係数を半導体素子のそれに近
づけようとしていた。しかし、配線導体材料とし
て抵抗の小さい金、銅又は銀などを高密度配線す
るためには、セラミツクス絶縁材料の熱膨張係数
をこれらの導体材料に近づけなければならない。
このように、セラミツクス絶縁材料としては、半
導体素子材料及び導体材料の熱膨張係数に近くす
ることが要求されている。しかし、これらの相反
する状態での実装技術については配慮さていなか
つた。 〔発明が解決しようとする問題点〕 セラミツクス多層回路基板において、絶縁材料
の誘電率は、信号伝播速度の高速化に対してでき
るだけ小さいものが要求されている。また、導体
材料には、電気抵抗の小さい材料を用いる必要が
ある。例えば、特開昭59−11700「セラミツクス多
層配線回路板」に記載されているように、低誘電
率であるシリカをガラスで結合した基板材料で、
比誘電率が４〜５のものが得られている。さらに
この材料は1000℃以下の温度で焼成可能なため、
導体材料として電気抵抗の小さい金、銅又は銀な
どか適用可能である。また、セラミツクス多層回
路基板材料の熱膨張係数は、半導体素子のそれに
できるだけ近づいており、導体材料のそれとの差
が大きくなつている。そのため、内部回路を高密
度に配線し、しかも半導体素子を高密度に信頼性
良く搭載することに対し、あまり配慮がなされて
いない。 本発明の目的は、より低誘電率をセラミツクス
絶縁材料に導体材料として金、銅又は銀のような
抵抗の低い材料を高密度に配線したセラミツクス
多層回路基板とし、しかも、半導体素子を高密度
に信頼性良く搭載することができる実装技術を提
供することにある。 〔問題点を解決するための手段〕 本発明は、セラミツクス層と配線導体層とを交
互に積層したセラミツクス多層回路板において、
前記セラミツクス層はその熱膨張係数が前記配線
導体層の熱膨張係数より小さく且つ前記配線導体
層の熱膨張係数の２分の１以上であり、前記配線
導体層の融点以下で軟化するガラスよりなること
を特徴とするセラミツクス多層回路板にある。 セラミツクス層の熱膨張係数は7.2×1-6／℃以
上及び1MHzにおける比誘電率が4.5以下であり、
前記配線像対層は金、銅又は銀のいずれかであ
る。 更に、本発明のセラミツクス多層回路板はセラ
ミツクス層中に粒径100μｍ以下の中空シリカを
分散させたもので、より低誘電率とすることがで
きる。中空シリカの含有量はセラミツクス層の35
〜60体積％が好ましい。 上記目的の１つであるセラミツクス絶縁材料の
比誘電率を下げるためには、低誘電率のフイラを
ガラスで結合したものが考えられるが、低誘電率
のフイラとしては、無機材料中最も誘電率が小さ
いものがシリカであり、シリカの比誘電率は約４
であるので比誘電率が４以下のセラミツクス絶縁
材料を作ることは従来のセラミツクスを緻密に焼
結する方法では困難である。そこで、比誘電率を
４よりさらに下げるためには、空気の比誘電率が
約１であるため、セラミツクス絶縁材料中に気孔
を含ませればよいと考えた。従来から、断熱、防
音などの目的で構造材料に気孔をたくさん含ませ
たものは知られているが、一般にこのような材料
に含まれている気孔は、数mm程度と大きく、多層
回路板には適用し難い。そこで、多層回路板に使
用するためには、内部配線が非常に高集積化さ
れ、短絡や断線の危険があるために少なくとも気
孔の径は100μｍ以下に微細化する必要がある。 セラミツクス内部に気孔を含んだ絶縁材料を作
製するには、例えばセラミツクス粉末と発泡剤を
いつしよに混合し、焼成中に発泡させて気孔を含
むセラミツクスを作る方法や、内部が中空になつ
ている中空微小球をセラミツクス粉末に混合して
焼結する方法等が考えられるが、発泡剤を利用す
る方法は、均一で微細な気孔をセラミツクス中に
多数分散させるのは困難であるため、中空微小球
とセラミツクスを複合する方法を採用した。この
中空微小空は、比誘電率をできるだけ小さくする
ために、無機材料中最も誘電率の小さいシリカを
主成分とした中空のシリカ微小球を採用し、粒径
は100μｍ以下のものを選んだ。また、中空のシ
リカ微小球を結合するセラミツクスとしては、
金、銅当は銀などの配線導体材料の融点以下で焼
結させる必要があるので、これらの融点以下の温
度で軟化するガラス又は結晶化ガラスで結合し
た。結晶化ガラスとは、加熱すると非晶質の状態
から結晶相が析出するものであり、低温焼結性と
強度を有している。 本発明で使用する中空のシリカ微小球は、
100μｍ以下程度の微細なものが必要であるため、
以下のようにして作製したものを使用した。つま
りNaを含有したシリカをスプレードライ法で中
空の造粉粒とし、これを急速加熱して中空とし、
冷却後酸処理、水洗等を行つてNa含有量を2wt
％以下としたものを使用した。Na含有量が2wt
％以下であれば、1000℃以下の温度では軟化現象
がなく、十分な耐熱温度を有している。 他の目的である低抵抗の導体材料を高密度に配
線するためには、セラミツクス絶縁材料を導体材
料の熱膨張係数差を小さくする必要がある。ま
た、導体材料としても、電気抵抗をできるだけ小
さくするために、純金属に近い程望ましい。すな
わち、金、銅又は銀の熱膨張係数が、各々1.44×
10-5／℃、1.68×10-5／℃又は1.92×10-5／℃と
大きいため、応力解析の結果よりセラミツクス絶
縁材料としてもこれらの熱膨張係数の２分の１以
上でなければならない。このことより、金を導体
材料に使用する場合には、セラミツクス絶縁材料
の熱膨張係数は、7.2×10-6／℃以上でなければ
ならない。また、銅を導体材料に使用する場合に
は、セラミツクス絶縁材料の熱膨張係数は、8.4
×10-6／℃以上でなければならない。このことか
ら、従来からセラミツクス絶縁材料の熱膨張係数
を半導体素子であるシリコンに近づけようとして
いたが、高密度配線とするためには、逆に導体材
料の熱膨張係数は近いように大きくする必要があ
る。そのため、セラミツクス多層回路板として
は、熱膨張係数が比較的大きくなるため、半導体
素子であるシリコンを直接搭載することは困難で
ある。半導体素子であるシリコンを高密度に実装
するためには、新しい実装方法を考えなければな
らない。そこで、セラミツクス多層回路基板と半
導体素子の間にキヤリア基板を設け、セラミツク
ス多層回路板と半導体素子との熱膨張係数差を緩
和することを考えた。まず、半導体素子をキヤリ
ア基板にはんだバンプで直接搭載した。次に、半
導体素子とキヤリア基板の間に、はんだと同等の
熱膨張係数をもつ有機材料を主成分とする材料を
挿入した。その後、セラミツクス多層回路基板上
にはんだバンプで接続し、モジユールとした。こ
の場合、キヤリア基板とセラミツクス多層回路基
板は、はんだのみで接続されているため、その接
続部の信頼性の面から、キヤリア基板とセラミツ
クス多層回路基板の熱膨張係数は、ほぼ同じでな
ければならない。応力解析及び熱サイクル試験の
結果から、キヤリア基板とセラミツクス多層回路
基板の熱膨張係数の差は、１×10-6／℃以下でな
ければいけない。一方、半導体素子とキヤリア基
板の熱膨張係数の差による熱応力は、その間に挿
入する有機材料を主成分とする材料により緩和さ
れ、その熱膨張係数差が１×10-5／℃まで、接続
部の信頼性が保持できることを、熱サイクル試験
及び応力解析により確認した。このことにより、
半導体素子より熱膨張係数が大きいセラミツクス
多層回路基板が使用できる実装方式とすることが
できた。また、これらの接続に使用するはんだ材
料は、プロセス上、異なる融点でなければならな
い。すなわち、半導体素子とキヤリア基板の接続
に用いるはんだ材料は、キヤリア基板とセラミツ
クス多層回路板の接続に用いるはんだ材料より高
融点でなければならない。 有機樹脂中には、ゴム粒子及びセラミツクス粉
を混入することが好ましく、前者は樹脂100重量
部に対し、５〜10重量部が混入され、後者は全体
として35〜60体積％混入するのが好ましい。 前記ゴム粒子はポリブタジエン及びシリコンゴ
ムの１種以上、及び前記セラミツクス粉は石英、
炭化シリコン、窒化シリコン、炭酸カルシウム、
ベリリウムを含有する炭化シリコンの１種以上か
らなるのが好ましい。 キヤリア基板及び多層回路板としてセラミツク
ス層は次の組成（重量％）のガラスからなるもの
が好ましい。 重量でSiO220〜95％にAl2O325％以下、
MgO15〜25％、B2O350％以下、ZnO15〜25％、
CaO10〜25％及びLi2O4〜20％の少なくとも１種
を含むものが好ましい。より具外的には次の通り
である。 (1) SiO250〜70％、Al2O315〜25％及びMgO15
〜25％。 更に、これにB2O3、K2O、P2O5、ZrO2、
CaF2、AlN、Cs2A、V2O5の１種以上を５％以
下含むことができる。 (2) SiO270〜95％、Li2O4〜15、Al2O31〜10％、
K2O、MgO及びB2O3の１種以上を５％以下。 更に、これにP2O5、ZrO2、CaF2、AlN、
Cs2O、V2O5の少なくとも１種を５％以下含む
ことができる。 (3) SiO230〜50％、B2O330〜50％、CaO10〜25
％及びLa2O10〜20％。 更に、これにK2O、MgO、CaF2、P2O5、
ZrO2、AlN、Cs2O及びV2O5の１種以上を５％
以下含むことができる。 (4) SiO255〜82％、B2O315〜25％、Li2O2〜15％
及びAl2O31〜10％。 更に、CaF2、P2O5、ZrO2、AlN、Cs2O、
V2O5、MgO、K2Oの１種以上を５％以下含む
ことができる。 (5) SiO255〜64％、ZnO15〜25％、Al2O3、Li2O
及びK2Oの少なくとも２種を10％以下。 更に、B2O3、CaF2、MgO、K2O、P2O5、
ZrO2、AlN、Cs2O、V2O5の少なくとも１種を
５％以下含むことができる。 (6) SiO220〜30％、Li2O10〜15％、B2O340〜50
％及びCaO15〜25％。 更に、CaF2、Al2O3、K2O、P2O5、ZrO2、
AlN、Cs2O、V2O5の少なくとも１種を５％以
下含むことができる。 〔作用〕 比誘電率が3.0〜4.5のセラミツクス絶縁材料
と、抵抗の小さい金、銅又は銀を主成分とする配
線導体材料を高密度配線したセラミツクス多層回
路基板は熱膨張係数が、半導体素意の熱膨張係数
より、大きいために、半導体素子とセラミツクス
多層回路基板の間にセラミツクス多層回路基板と
同等の熱膨張係数をもつキヤリア基板を設けはん
だにより接続し、かつ、半導体素子とキヤリア基
板の間に、はんだと同等の熱膨張係数をもつ有機
材料を主成分とする材料を挿入することにより、
はんだ接続部の信頼性が向上した。このように、
熱膨張係数が比較的大きいセラミツクス多層回路
基板においても、半導体素子を高密度でしかも接
続部の信頼性が高い実装方式が得られた。また、
半導体素子を搭載したキヤリア基板とセラミツク
ス多層回路基板を接続しているはんだ部で、離着
が可能であり、半導体素子表面を保護することが
できた。 〔実施例〕 以下、本発明の一実施例を説明する。なお、以
下の記載中、特に断らない限り、部とあるのは重
量部を、％とあるのは重量％を意味する。 実施例 １ 平均粒径28μｍの中空シリカ微小球40部に第１
表に示すガラス組成粉末（平均粒径1μｍ）60部
を配合し、平均重合度1000のポリビニルブチラー
ル樹脂12.5部、ブチラフタリルグリコール酸ブチ
ル4.0部、トリクロロエチレン62.0部、テトラク
ロロエチレン16.0部、ｎ−ブチルアルコール22.
部を加え、湿式ボールミルで８時間混合し、スラ
リを作製した。次に、撹拌真空脱気装置により、
ボールミル時に混入した気泡を除去するととも
に、適当な粘度に調節した。次に、スラリをドク
ターブレード法を用いて、シリコーン処理したポ
リエステルフイルム支持体上に0.2mmの厚さに塗
布し、乾燥炉内で溶媒を除去し、グリーンシート
を作製した。
【表】
グリーンシートを210mm角に切断し、100℃で５
Kgｆ／cm2の圧力でプレス処理を行い、グリーンシ
ート上の凹凸を除去した。次に、パンチ器を用い
て、200mm角に切断し、ガイド用の穴を施こした。
その後、このガイド用の穴を利用してグリーンシ
ートを固定し、電子ビーム法により所定位置に径
0.1mmのスルーホールをあけた。さらに、金粉
末：ニトロセルロース：エチルセルロース：ポリ
ビニルブチラール：トリクロロエチレン＝100：
３：１：２：23（重量比）の導体ペーストをグリ
ーンシートにあけたスルーホールを充填し、次
に、スクリーン印刷法により所定回路パターンに
したがつて上記導体ペーストを印刷法する。これ
らのグリーンシートをガイド用の穴の位置を合わ
せて50枚積層し、120℃で25Kgｆ／cm2の圧力で積
層した。次に、外形切断し、150mm角のグリーン
シート積層板とし、大気雰囲気焼成炉内にセツト
した。最高温度850〜960℃で、１時間保持し焼成
した。このようにして、120mm角、厚さ７mmのセ
ラミツクス多層回路基板を作製した。 キヤリア基板は、セラミツクス多層回路基板と
同様の方法で作製した。異なる点は、スルーホー
ル位置、配線パターン、積層枚数７枚で、焼成後
のキヤリア基板の寸法が11mm角、厚さ１mmである
ことである。 キヤリア基板に10mm角の半導体素子（シリコ
ン）を95％鉛−５％スズはんだで接続した。次
に、キヤリア基板と半導体素子の間に、エポキシ
樹脂（EP−828）100部とポリフダジエン
（CTBN1300×９）５〜10部の混合有機物に、平
均粒径1μｍの石英粉末を35〜60体積％混合した
はんだ材料と同等の熱膨張係数である材料を挿入
した。次に、コバールピンを金−ゲルマニウムろ
うで接続したセラミツクス多層回路基板上に、９
×９＝81個のキヤリア基板（半導体素子を接続
し、有機材料を主成分とした材料を挿入したも
の）を60％鉛−40％スズはんだで接続し、半導体
モジユールを作製した。 作製したセラミツクス多層回路基板の特性とモ
ジユール基板におけるはんだ接続部の信頼性につ
いて第２表に示す。セラミツクス多層回路基板に
使用したセラミツクス絶縁材料は、比誘電率3.0
〜4.5（1MHz）であり、電気信号の遅延時間は5.7
〜7.0nsであつた。これは、アルミナを主成分と
したセラミツクス多層回路基板においては、比誘
電率が9.5と大きく、電気信号の遅延時間が
10.2nsであつたため、これに比べて、31〜44％高
速化ができた。また、No.20のセラミツクス多層回
路基板は、熱膨張係数が7.0〜9.0×10-6／℃であ
つたため、一部の材料系で、内部配線導体材料の
金とセラミツクス絶縁材料との熱膨張係数差によ
り、内部にクラツクが発生したものがあつた。し
かし、No.21〜38のセラミツクス多層回路基板は、
熱膨張係数が8.0〜13.0×10-6／℃であるため、内
部配線導体材料である金とのマツチングが良く基
板内部にクラツクの発生は無かつた。一方、半導
体モジユールにおいては、−55℃〜150℃の熱サイ
クルを3000回繰り返しても全くはんだ接続部に
Kgｆ／cm2の圧力でプレス処理を行い、グリーンシ
ート上の凹凸を除去した。次に、パンチ器を用い
て、200mm角に切断し、ガイド用の穴を施こした。
その後、このガイド用の穴を利用してグリーンシ
ートを固定し、電子ビーム法により所定位置に径
0.1mmのスルーホールをあけた。さらに、金粉
末：ニトロセルロース：エチルセルロース：ポリ
ビニルブチラール：トリクロロエチレン＝100：
３：１：２：23（重量比）の導体ペーストをグリ
ーンシートにあけたスルーホールを充填し、次
に、スクリーン印刷法により所定回路パターンに
したがつて上記導体ペーストを印刷法する。これ
らのグリーンシートをガイド用の穴の位置を合わ
せて50枚積層し、120℃で25Kgｆ／cm2の圧力で積
層した。次に、外形切断し、150mm角のグリーン
シート積層板とし、大気雰囲気焼成炉内にセツト
した。最高温度850〜960℃で、１時間保持し焼成
した。このようにして、120mm角、厚さ７mmのセ
ラミツクス多層回路基板を作製した。 キヤリア基板は、セラミツクス多層回路基板と
同様の方法で作製した。異なる点は、スルーホー
ル位置、配線パターン、積層枚数７枚で、焼成後
のキヤリア基板の寸法が11mm角、厚さ１mmである
ことである。 キヤリア基板に10mm角の半導体素子（シリコ
ン）を95％鉛−５％スズはんだで接続した。次
に、キヤリア基板と半導体素子の間に、エポキシ
樹脂（EP−828）100部とポリフダジエン
（CTBN1300×９）５〜10部の混合有機物に、平
均粒径1μｍの石英粉末を35〜60体積％混合した
はんだ材料と同等の熱膨張係数である材料を挿入
した。次に、コバールピンを金−ゲルマニウムろ
うで接続したセラミツクス多層回路基板上に、９
×９＝81個のキヤリア基板（半導体素子を接続
し、有機材料を主成分とした材料を挿入したも
の）を60％鉛−40％スズはんだで接続し、半導体
モジユールを作製した。 作製したセラミツクス多層回路基板の特性とモ
ジユール基板におけるはんだ接続部の信頼性につ
いて第２表に示す。セラミツクス多層回路基板に
使用したセラミツクス絶縁材料は、比誘電率3.0
〜4.5（1MHz）であり、電気信号の遅延時間は5.7
〜7.0nsであつた。これは、アルミナを主成分と
したセラミツクス多層回路基板においては、比誘
電率が9.5と大きく、電気信号の遅延時間が
10.2nsであつたため、これに比べて、31〜44％高
速化ができた。また、No.20のセラミツクス多層回
路基板は、熱膨張係数が7.0〜9.0×10-6／℃であ
つたため、一部の材料系で、内部配線導体材料の
金とセラミツクス絶縁材料との熱膨張係数差によ
り、内部にクラツクが発生したものがあつた。し
かし、No.21〜38のセラミツクス多層回路基板は、
熱膨張係数が8.0〜13.0×10-6／℃であるため、内
部配線導体材料である金とのマツチングが良く基
板内部にクラツクの発生は無かつた。一方、半導
体モジユールにおいては、−55℃〜150℃の熱サイ
クルを3000回繰り返しても全くはんだ接続部に
【表】
断線を生じなかつた。これは、大形電子計算機に
要求されている寿命を十分に満足するものであつ
た。 実施例 ２ 下記の点を変更した以外は上記実施例１と同様
にして半導体モジユールを作製した。 ●平均重合度1000のポリビニルブチラール樹脂の
代りにポリメタクリレート樹脂を使用。 ●ブチルフタリルグリコール酸ブチルの代りにフ
タル酸ジエチルを使用。 ●金粉末の代りに銅粉末を使用。 ●ポリビニルブチラールの代りにポリメチクリレ
ートを使用。 ●大気雰囲気焼成炉の代りに窒素雰囲気焼成炉を
使用。 作製したセラミツクス多層回路基板の特性とモ
ジユール基板におけるはんだ接続部の信頼性につ
いて第３表に示す。セラミツクス多層回路基板に
使用したセラミツクス絶縁材料は、比誘電率3.0
〜4.5（1MHz）であり、電気信号の遅延時
要求されている寿命を十分に満足するものであつ
た。 実施例 ２ 下記の点を変更した以外は上記実施例１と同様
にして半導体モジユールを作製した。 ●平均重合度1000のポリビニルブチラール樹脂の
代りにポリメタクリレート樹脂を使用。 ●ブチルフタリルグリコール酸ブチルの代りにフ
タル酸ジエチルを使用。 ●金粉末の代りに銅粉末を使用。 ●ポリビニルブチラールの代りにポリメチクリレ
ートを使用。 ●大気雰囲気焼成炉の代りに窒素雰囲気焼成炉を
使用。 作製したセラミツクス多層回路基板の特性とモ
ジユール基板におけるはんだ接続部の信頼性につ
いて第３表に示す。セラミツクス多層回路基板に
使用したセラミツクス絶縁材料は、比誘電率3.0
〜4.5（1MHz）であり、電気信号の遅延時
本発明によれば、セラミツクス絶縁材料の熱膨
張係数が比較的大きいために、抵抗の小さい金、
銅又は銀を主成分とする配線導体材料が高密度に
配線することができる。また、半導体素子とセラ
ミツクス多層回路基板の間にキヤリア基板を設
け、はんだで接続し、かつ、半導体素子とキヤリ
ア基板の間にはんだと同等の熱膨張係数をもつ有
機材料を主成分とする材料を挿入することによ
り、熱膨張係数が比較的大きいセラミツクス多層
回路基板においても、半導体素子を高密度でしか
も接続部の信頼性がよい実装方式とすることがで
きた。
張係数が比較的大きいために、抵抗の小さい金、
銅又は銀を主成分とする配線導体材料が高密度に
配線することができる。また、半導体素子とセラ
ミツクス多層回路基板の間にキヤリア基板を設
け、はんだで接続し、かつ、半導体素子とキヤリ
ア基板の間にはんだと同等の熱膨張係数をもつ有
機材料を主成分とする材料を挿入することによ
り、熱膨張係数が比較的大きいセラミツクス多層
回路基板においても、半導体素子を高密度でしか
も接続部の信頼性がよい実装方式とすることがで
きた。
第１図及び第２図は本発明の一実施例を示す半
導体モジユールの縦断面図である。 １，１０……半導体素子、２，１１……有機材
料を主成分とした材料、３，１２……キヤリア基
板、４，１３……はんだ、５，１６……スルーホ
ール導体材料、６，１７……配線導体材料、７，
１８……セラミツクス絶縁材料、８，１９……金
−ゲルマニウムろう、９，２０……コバールピ
ン、１４……ポリイミド樹脂、１５……銅導体配
線材料。
導体モジユールの縦断面図である。 １，１０……半導体素子、２，１１……有機材
料を主成分とした材料、３，１２……キヤリア基
板、４，１３……はんだ、５，１６……スルーホ
ール導体材料、６，１７……配線導体材料、７，
１８……セラミツクス絶縁材料、８，１９……金
−ゲルマニウムろう、９，２０……コバールピ
ン、１４……ポリイミド樹脂、１５……銅導体配
線材料。
Claims (1)
- 【特許請求の範囲】 １ セラミツクス層と配線導体層とを交互に積層
したセラミツクス多層回路板において、前記セラ
ミツクス層はその熱膨張係数が前記配線導体層の
熱膨張係数より小さく且つ前記配線導体層の熱膨
張係数の２分の１以上であり、更に前記配線導体
層の融点以下で軟化するガラス中に粒径100μｍ
以下の中空シリカが分散してなることを特徴とす
るセラミツクス多層回路板。 ２ 前記中空シリカの含有量は前記セラミツクス
層の35〜60体積％である特許請求の範囲第１項に
記載のセラミツクス多層回路板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130136A JPS62287658A (ja) | 1986-06-06 | 1986-06-06 | セラミックス多層回路板 |
| KR1019870005624A KR930000881B1 (ko) | 1986-06-06 | 1987-06-03 | 세라믹 다층 회로판 및 반도체 모듈 |
| US07/058,255 US4821142A (en) | 1986-06-06 | 1987-06-04 | Ceramic multilayer circuit board and semiconductor module |
| CN87104031.XA CN1005241B (zh) | 1986-06-06 | 1987-06-05 | 多层陶瓷线路板和半导体组件 |
| US07/683,199 USRE34887E (en) | 1986-06-06 | 1991-04-10 | Ceramic multilayer circuit board and semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130136A JPS62287658A (ja) | 1986-06-06 | 1986-06-06 | セラミックス多層回路板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1242082A Division JPH02119164A (ja) | 1989-09-20 | 1989-09-20 | 半導体モジユール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62287658A JPS62287658A (ja) | 1987-12-14 |
| JPH0543316B2 true JPH0543316B2 (ja) | 1993-07-01 |
Family
ID=15026818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61130136A Granted JPS62287658A (ja) | 1986-06-06 | 1986-06-06 | セラミックス多層回路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4821142A (ja) |
| JP (1) | JPS62287658A (ja) |
| KR (1) | KR930000881B1 (ja) |
| CN (1) | CN1005241B (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248593A (ja) * | 1988-03-30 | 1989-10-04 | Ngk Insulators Ltd | セラミック多層配線基板 |
| DE3823469A1 (de) * | 1988-07-11 | 1990-01-18 | Bodenseewerk Geraetetech | Filteranordnung |
| US4943845A (en) * | 1988-08-02 | 1990-07-24 | Northern Telecom Limited | Thick film packages with common wafer aperture placement |
| JPH0268992A (ja) * | 1988-09-02 | 1990-03-08 | Nec Corp | 多層配線基板 |
| US5136271A (en) * | 1989-01-09 | 1992-08-04 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit mountings |
| EP0441180B1 (en) * | 1989-01-09 | 1999-07-07 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuits containing microwave circuits |
| US5080958A (en) * | 1989-08-01 | 1992-01-14 | E. I. Du Pont De Nemours And Company | Multilayer interconnects |
| US5077451A (en) * | 1990-01-17 | 1991-12-31 | Aptix Corporation | Custom tooled printed circuit board |
| US5055973A (en) * | 1990-01-17 | 1991-10-08 | Aptix Corporation | Custom tooled printed circuit board |
| US5132648A (en) * | 1990-06-08 | 1992-07-21 | Rockwell International Corporation | Large array MMIC feedthrough |
| JP3021586B2 (ja) * | 1990-09-17 | 2000-03-15 | 富士通株式会社 | 低誘電率セラミック基板とグリーンシートの製造方法 |
| JP2906282B2 (ja) * | 1990-09-20 | 1999-06-14 | 富士通株式会社 | ガラスセラミック・グリーンシートと多層基板、及び、その製造方法 |
| US5379191A (en) * | 1991-02-26 | 1995-01-03 | Microelectronics And Computer Technology Corporation | Compact adapter package providing peripheral to area translation for an integrated circuit chip |
| JPH04314394A (ja) * | 1991-04-12 | 1992-11-05 | Fujitsu Ltd | ガラスセラミック回路基板とその製造方法 |
| EP0585376A4 (en) * | 1991-05-23 | 1994-06-08 | Motorola Inc | Integrated circuit chip carrier |
| EP0518701A3 (en) * | 1991-06-14 | 1993-04-21 | Aptix Corporation | Field programmable circuit module |
| JP2610375B2 (ja) * | 1992-02-27 | 1997-05-14 | 富士通株式会社 | 多層セラミック基板の製造方法 |
| US5483421A (en) * | 1992-03-09 | 1996-01-09 | International Business Machines Corporation | IC chip attachment |
| US5313366A (en) * | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
| US5925444A (en) | 1992-12-09 | 1999-07-20 | Hitachi, Ltd. | Organic binder for shaping ceramic, its production method and product employing the same |
| US5785789A (en) * | 1993-03-18 | 1998-07-28 | Digital Equipment Corporation | Low dielectric constant microsphere filled layers for multilayer electrical structures |
| US5617131A (en) * | 1993-10-28 | 1997-04-01 | Kyocera Corporation | Image device having a spacer with image arrays disposed in holes thereof |
| US5548486A (en) * | 1994-01-21 | 1996-08-20 | International Business Machines Corporation | Pinned module |
| US5537108A (en) * | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
| US5917229A (en) * | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
| US5834824A (en) * | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5726482A (en) * | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
| US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
| US5808351A (en) * | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
| US5572409A (en) * | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
| US5489465A (en) * | 1994-06-03 | 1996-02-06 | International Business Machines Corporation | Edge seal technology for low dielectric/porous substrate processing |
| DE69535391T2 (de) * | 1994-08-19 | 2007-10-31 | Hitachi, Ltd. | Mehrlagenschaltungssubstrat |
| WO1996009645A1 (en) | 1994-09-20 | 1996-03-28 | Hitachi, Ltd. | Semiconductor device and its mounting structure |
| US6423571B2 (en) | 1994-09-20 | 2002-07-23 | Hitachi, Ltd. | Method of making a semiconductor device having a stress relieving mechanism |
| US5962815A (en) * | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
| US5878483A (en) * | 1995-06-01 | 1999-03-09 | International Business Machines Corporation | Hammer for forming bulges in an array of compliant pin blanks |
| JP3330468B2 (ja) * | 1995-06-30 | 2002-09-30 | 富士通株式会社 | 配線基板及び半導体装置 |
| US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
| US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5872338A (en) * | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| DE19646369B4 (de) * | 1996-11-09 | 2008-07-31 | Robert Bosch Gmbh | Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung |
| US6034427A (en) * | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
| US6239485B1 (en) | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
| US6430058B1 (en) * | 1999-12-02 | 2002-08-06 | Intel Corporation | Integrated circuit package |
| US6413849B1 (en) | 1999-12-28 | 2002-07-02 | Intel Corporation | Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor |
| JP3407716B2 (ja) * | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | 複合積層電子部品 |
| JP3785903B2 (ja) * | 2000-07-21 | 2006-06-14 | 株式会社村田製作所 | 多層基板及びその製造方法 |
| JP3669255B2 (ja) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
| US6399892B1 (en) | 2000-09-19 | 2002-06-04 | International Business Machines Corporation | CTE compensated chip interposer |
| US6726996B2 (en) | 2001-05-16 | 2004-04-27 | International Business Machines Corporation | Laminated diffusion barrier |
| WO2003020468A1 (fr) * | 2001-08-30 | 2003-03-13 | Sumida Corporation | Alliage de brasage sans plomb et parties electroniques utilisant ledit alliage |
| DE10234364B4 (de) * | 2002-07-27 | 2007-12-27 | Robert Bosch Gmbh | Glas-Keramik-Verbundwerkstoff, dessen Verwendung als keramische Folie, Schichtverbund oder Mikrohybrid und Verfahren zu dessen Herstellung |
| US7135767B2 (en) * | 2003-07-29 | 2006-11-14 | Agilent Technologies, Inc. | Integrated circuit substrate material and method |
| CN101416570B (zh) * | 2006-06-02 | 2012-05-09 | 株式会社村田制作所 | 多层陶瓷基板及其制造方法以及电子器件 |
| CN101402514B (zh) * | 2007-10-03 | 2011-09-07 | 日立金属株式会社 | 氧化物接合用焊料合金和使用了它的氧化物接合体 |
| US9125301B2 (en) * | 2011-10-18 | 2015-09-01 | Integrated Microwave Corporation | Integral heater assembly and method for carrier or host board of electronic package assembly |
| CN102548197B (zh) * | 2012-01-30 | 2016-08-03 | 华为技术有限公司 | 一种高速印制电路板 |
| CN102869207B (zh) * | 2012-09-24 | 2014-08-13 | 胜宏科技（惠州）股份有限公司 | 一种多层led混合材料线路板的层压方法 |
| TW201641461A (zh) * | 2015-04-28 | 2016-12-01 | 賀利氏貴金屬北美康舍霍肯有限責任公司 | 介電物帶組合物 |
| JP2024148356A (ja) * | 2023-04-05 | 2024-10-18 | イビデン株式会社 | 配線基板 |
| CN120698801B (zh) * | 2025-08-27 | 2025-11-18 | 军瓷电子材料河北有限公司 | 一种低介电损耗氮化铝陶瓷基板及其制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL232500A (ja) * | 1957-10-22 | |||
| US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
| US4374391A (en) * | 1980-09-24 | 1983-02-15 | Bell Telephone Laboratories, Incorporated | Device fabrication procedure |
| JPS5789212A (en) * | 1980-11-25 | 1982-06-03 | Tdk Electronics Co Ltd | Composite ceramic electronic material |
| JPS599992A (ja) * | 1982-07-08 | 1984-01-19 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| JPS5911700A (ja) * | 1982-07-12 | 1984-01-21 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| JPS5922399A (ja) * | 1982-07-29 | 1984-02-04 | ソニー株式会社 | プリント基板収納装置 |
| JPS5983985A (ja) * | 1982-10-30 | 1984-05-15 | 松下電工株式会社 | 発泡セラミツク板の製造方法 |
| JPS59107596A (ja) * | 1982-12-13 | 1984-06-21 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| JPS59151443A (ja) * | 1983-02-17 | 1984-08-29 | Fujitsu Ltd | 半導体装置 |
| JPS6028296A (ja) * | 1983-07-27 | 1985-02-13 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| JPS60136294A (ja) * | 1983-12-23 | 1985-07-19 | 株式会社日立製作所 | セラミック多層配線回路板 |
| US4650923A (en) * | 1984-06-01 | 1987-03-17 | Narumi China Corporation | Ceramic article having a high moisture proof |
| JPS6156493A (ja) * | 1984-08-28 | 1986-03-22 | 日本電気株式会社 | 多層回路基板の電源配線構造 |
| JPS6183674A (ja) * | 1984-10-01 | 1986-04-28 | 株式会社日立製作所 | セラミツク配線基板及びその製造方法 |
| JPH0634452B2 (ja) * | 1985-08-05 | 1994-05-02 | 株式会社日立製作所 | セラミツクス回路基板 |
| JPS6273799A (ja) * | 1985-09-27 | 1987-04-04 | 日本電気株式会社 | 多層セラミツク配線基板 |
| JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
| US5024883A (en) * | 1986-10-30 | 1991-06-18 | Olin Corporation | Electronic packaging of components incorporating a ceramic-glass-metal composite |
| JPH06183674A (ja) * | 1992-12-21 | 1994-07-05 | Toshiba Corp | エレベータ |
-
1986
- 1986-06-06 JP JP61130136A patent/JPS62287658A/ja active Granted
-
1987
- 1987-06-03 KR KR1019870005624A patent/KR930000881B1/ko not_active Expired - Fee Related
- 1987-06-04 US US07/058,255 patent/US4821142A/en not_active Ceased
- 1987-06-05 CN CN87104031.XA patent/CN1005241B/zh not_active Expired
-
1991
- 1991-04-10 US US07/683,199 patent/USRE34887E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62287658A (ja) | 1987-12-14 |
| US4821142A (en) | 1989-04-11 |
| KR930000881B1 (ko) | 1993-02-08 |
| USRE34887E (en) | 1995-03-28 |
| CN1005241B (zh) | 1989-09-20 |
| KR880001052A (ko) | 1988-03-31 |
| CN87104031A (zh) | 1987-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000881B1 (ko) | 세라믹 다층 회로판 및 반도체 모듈 | |
| US4672152A (en) | Multilayer ceramic circuit board | |
| US4861646A (en) | Co-fired metal-ceramic package | |
| US4620264A (en) | Multi-layer ceramic wiring circuit board and process for producing the same | |
| JPH0361359B2 (ja) | ||
| JP3426926B2 (ja) | 配線基板およびその実装構造 | |
| JP3226281B2 (ja) | 支持基板上のセラミック多層回路基板用導電性バイア充填インク | |
| US5206190A (en) | Dielectric composition containing cordierite and glass | |
| EP0532842A1 (en) | Low dielectric inorganic composition for multilayer ceramic package | |
| JPH0524107B2 (ja) | ||
| JP3061282B2 (ja) | セラミック多層回路板および半導体モジュール | |
| US4963187A (en) | Metallizing paste for circuit board having low thermal expansion coefficient | |
| JPH0544190B2 (ja) | ||
| JPH03105954A (ja) | 半導体装置 | |
| JP2872273B2 (ja) | セラミツク基板材料 | |
| KR102967225B1 (ko) | 열팽창계수 조절이 가능한 다층 글래스 세라믹 기판 및 그 제조방법 | |
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| JP3047985B2 (ja) | 多層セラミック配線基板の製造方法 | |
| JPS6112091A (ja) | 多層回路基板及びその製造方法 | |
| KR20250161260A (ko) | 열팽창계수 조절이 가능한 다층 글래스 세라믹 기판 및 그 제조방법 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 | |
| JPH0450141A (ja) | ガラス―セラミック基体 | |
| JPS6332751B2 (ja) | ||
| JPH10154767A (ja) | 配線基板及びその製造方法 | |
| JP4632472B2 (ja) | 銅導体組成物及びこれを用いた配線基板 |