JPS6159723A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6159723A JPS6159723A JP59179341A JP17934184A JPS6159723A JP S6159723 A JPS6159723 A JP S6159723A JP 59179341 A JP59179341 A JP 59179341A JP 17934184 A JP17934184 A JP 17934184A JP S6159723 A JPS6159723 A JP S6159723A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- amorphous layer
- heat treatment
- region
- annealing heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、よシ詳しくはイオン
注入による不純物導入およびその後のアニール熱処理に
関するものである。特に、本発明を−ぐイポーラトラン
ジスタのベース領域およびエミッタ領域の形成に適用す
ることは好ましい。
注入による不純物導入およびその後のアニール熱処理に
関するものである。特に、本発明を−ぐイポーラトラン
ジスタのベース領域およびエミッタ領域の形成に適用す
ることは好ましい。
従来の技術
バイポーラトランジスタの製造においては、ベース形成
（例えば、ベースのためのイオン注入そしてアニール熱
処理）次にエミッタ形成（例えば、エミッタのためのイ
オン注入そしてアニール熱処理）の工程が広く採用され
ている。特に、ベース幅を薄くする浅い接合形成のため
に、ベースのためのイオン注入、次にエミッタのための
イオン注入、そして−回のアニール熱処理という工程も
行なわれている。このようなアニール熱処理は通常９０
０ないし１０００℃の高温アニール熱処理でありて、導
入した不純物の拡散によってベース領域およびエミッタ
領域が拡大する傾向があるので、アニール熱処理温度の
低温化が検討されてきた。
（例えば、ベースのためのイオン注入そしてアニール熱
処理）次にエミッタ形成（例えば、エミッタのためのイ
オン注入そしてアニール熱処理）の工程が広く採用され
ている。特に、ベース幅を薄くする浅い接合形成のため
に、ベースのためのイオン注入、次にエミッタのための
イオン注入、そして−回のアニール熱処理という工程も
行なわれている。このようなアニール熱処理は通常９０
０ないし１０００℃の高温アニール熱処理でありて、導
入した不純物の拡散によってベース領域およびエミッタ
領域が拡大する傾向があるので、アニール熱処理温度の
低温化が検討されてきた。
そこで、イオン注入による結晶の損傷によって単結晶が
アモルファス化し、このアモルファス層を５００ないし
６００℃の低温にて固相エピタキシャル成長させると単
結晶に回復できることを利用して低温化が図れる。ただ
メロンのイオン注入ではドーズ量がＩ Ｘ １０ ”ｃ
ｍ−２程度でもアモルファス化しにくいために、シリコ
ン単結晶基板（又はエピタキシャル成長層）にシリコン
のイオン注入を行なって深いアモルファス層をあらかじ
め形成しておき、次にこのアモルファス層内にボロンの
イオン注入を行なうならば、低温アニール熱処理が可能
となる。例えば、Ｂ−Ｙ、Ｔｓａｕｒ ａｎｄ Ｃ，Ｈ
。
アモルファス化し、このアモルファス層を５００ないし
６００℃の低温にて固相エピタキシャル成長させると単
結晶に回復できることを利用して低温化が図れる。ただ
メロンのイオン注入ではドーズ量がＩ Ｘ １０ ”ｃ
ｍ−２程度でもアモルファス化しにくいために、シリコ
ン単結晶基板（又はエピタキシャル成長層）にシリコン
のイオン注入を行なって深いアモルファス層をあらかじ
め形成しておき、次にこのアモルファス層内にボロンの
イオン注入を行なうならば、低温アニール熱処理が可能
となる。例えば、Ｂ−Ｙ、Ｔｓａｕｒ ａｎｄ Ｃ，Ｈ
。
Ａｎｄｅｒｓｏｎ＋ Ｊｒ、ｔ ”Ｄｕａｌ ｔ
ｏｎ ｉｍｐｌａｎｔａｔｉｏｎｔｅｃｈｎｉｑｕｅ
ｆｏｒ ｆｏｒｍａｔｉｏｎ ｏｆ ｓｈａｌｌｏｗ
ｐ ／ｎｊｕｎｃｔｉｏｎ ｉｎ ５ｉｌｉｃｏｎ’、
Ｊ、Ａｐｐｌ、Ｐｈｙｓ、５４（１１）＋１９８３、
ｐ、６３３６−６３３９およびＢ−Ｙ、Ｔｓａｕｒ
ａｎｄＪ、Ｄ、Ｗｏｏｄｈｏｕｓｅ、 ”Ｔｒｌｐｌ
ｅ ｔｏｎ ｉｍｐｌａｎｔａｔｉｏｎｔｅｃｈｎｉ
ｑｕｅ ｆｏｒ ｆｏｒｍａｔｉｏｎ ｏｆ ｓｈ
ａｌｌｏｗ ｎｐｎｂｉｐｏｌａｒ ｔｒａｎａｉｓｔ
ｏｒ ５ｔｒｕｃｔｕｒｅｓ Ｉｎ ５ｉｌｉｃｏｎ
” 。
ｏｎ ｉｍｐｌａｎｔａｔｉｏｎｔｅｃｈｎｉｑｕｅ
ｆｏｒ ｆｏｒｍａｔｉｏｎ ｏｆ ｓｈａｌｌｏｗ
ｐ ／ｎｊｕｎｃｔｉｏｎ ｉｎ ５ｉｌｉｃｏｎ’、
Ｊ、Ａｐｐｌ、Ｐｈｙｓ、５４（１１）＋１９８３、
ｐ、６３３６−６３３９およびＢ−Ｙ、Ｔｓａｕｒ
ａｎｄＪ、Ｄ、Ｗｏｏｄｈｏｕｓｅ、 ”Ｔｒｌｐｌ
ｅ ｔｏｎ ｉｍｐｌａｎｔａｔｉｏｎｔｅｃｈｎｉ
ｑｕｅ ｆｏｒ ｆｏｒｍａｔｉｏｎ ｏｆ ｓｈ
ａｌｌｏｗ ｎｐｎｂｉｐｏｌａｒ ｔｒａｎａｉｓｔ
ｏｒ ５ｔｒｕｃｔｕｒｅｓ Ｉｎ ５ｉｌｉｃｏｎ
” 。
Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、４４（１０） 、 １
５Ｍａｙ １９８４ 。
５Ｍａｙ １９８４ 。
ｐ、１００５−１００７参照。
発明が解決しようとする問題点
中性不純物（たとえばＳｉ ）による深いアモルファス
層の形成を必要とせずに、Ｎ＋−Ｐ接合を低温熱処理で
形成できるようにすることである。
層の形成を必要とせずに、Ｎ＋−Ｐ接合を低温熱処理で
形成できるようにすることである。
また、イオン注入で比較的深い不純物導入領域を形成す
るためには、イオン注入エネルギーをそれだけ高くする
ので、結晶の損傷も大きくなってしまう。このような結
晶の損傷（結晶欠陥）の発生を軽減することである。
るためには、イオン注入エネルギーをそれだけ高くする
ので、結晶の損傷も大きくなってしまう。このような結
晶の損傷（結晶欠陥）の発生を軽減することである。
問題点を解決するための手段
本発明は上述した問題点を解決した半導体装置の製造方
法を提供するものであシ、この方法とは、のアモルファ
ス層を通過するようなイオン注入によって第２不純物導
入領域を形成し、そしてアニール熱処理を行なってアモ
ルファス層を単結晶化しかつ第１不純物導入領域および
それよシも深い第２不純物導入領域を活性化することを
特徴とする半導体装置の製造方法である。
法を提供するものであシ、この方法とは、のアモルファ
ス層を通過するようなイオン注入によって第２不純物導
入領域を形成し、そしてアニール熱処理を行なってアモ
ルファス層を単結晶化しかつ第１不純物導入領域および
それよシも深い第２不純物導入領域を活性化することを
特徴とする半導体装置の製造方法である。
作用
一般に、１×１０ ｃｔｎ 以上の高濃度のドーズ量の
イオン注入（第１回目）を行なうならば、アモルファス
層が形成され、その幅（深さ）はイオンの平均飛程距離
ＲＰのほぼ２〜３倍程度と考えられる（ ｓｂ ＋ Ａ
ｓ ＋Ｇａなどの場合で）。本発明に係る半導体装置の
製造方法では、このアモルファス層を通過するような２
回目のイオン注入を行なうわけであシ、２回目のイオン
注入によるイオンの飛程距離はアモルファス層＠（すな
わち、高濃度イオン注入による平均飛程距離の約２倍）
よシも太きい。この２回目イオン注入での結晶損傷は既
に形成きれているアモルファス層によって緩和されるこ
とになる。そして、アモルファス層が存在スるので固相
エピタキシャル成長を利用して低温アニールでもってア
モルファス層の単結晶化と同時に不純物導入領域の活性
化が図れる。
イオン注入（第１回目）を行なうならば、アモルファス
層が形成され、その幅（深さ）はイオンの平均飛程距離
ＲＰのほぼ２〜３倍程度と考えられる（ ｓｂ ＋ Ａ
ｓ ＋Ｇａなどの場合で）。本発明に係る半導体装置の
製造方法では、このアモルファス層を通過するような２
回目のイオン注入を行なうわけであシ、２回目のイオン
注入によるイオンの飛程距離はアモルファス層＠（すな
わち、高濃度イオン注入による平均飛程距離の約２倍）
よシも太きい。この２回目イオン注入での結晶損傷は既
に形成きれているアモルファス層によって緩和されるこ
とになる。そして、アモルファス層が存在スるので固相
エピタキシャル成長を利用して低温アニールでもってア
モルファス層の単結晶化と同時に不純物導入領域の活性
化が図れる。
実施例
以下、本発明の好ましい実施態様例によって本発明をよ
シ詳しく説明する。
シ詳しく説明する。
例１
本発明に係る半導体装置の製造方法をバイポーラトラン
ジスタの製造に適用してベースおよびエミッタを下記の
よう形成する。
ジスタの製造に適用してベースおよびエミッタを下記の
よう形成する。
ｐ型シリコン基板（ウェハ）上にエピタキシャル成長に
よって形成されたｎ型シリコン単結晶層にエミッタのだ
めのイオン注入（Ａｓ＋イオン、８０ ｋｅＶの注入エ
ネルギー、５ Ｘ １０ ”ｃｍ７２のドーズ量）を行
なう。この場合には、イオンの平均飛程距離ＲＰは約４
８ ａｖＩであり、約１００〜１５０ｖ＋幅のアモルフ
ァス層ができていると思われる。
よって形成されたｎ型シリコン単結晶層にエミッタのだ
めのイオン注入（Ａｓ＋イオン、８０ ｋｅＶの注入エ
ネルギー、５ Ｘ １０ ”ｃｍ７２のドーズ量）を行
なう。この場合には、イオンの平均飛程距離ＲＰは約４
８ ａｖＩであり、約１００〜１５０ｖ＋幅のアモルフ
ァス層ができていると思われる。
次に、エミッタのイオン注入での窓をそのまま利用して
、ベースのためのイオン注入（Ｂ イオン、３０ｋｅｖ
の注入エネルギー、１×１０ ｃｒｎ のドーズ量）を
行なう。この場合、イオンの平均飛程距離ＲＰは約１０
０ｆｉ？１１であ弘第１図に示すような不純物濃度プロ
フィルが得られる。
、ベースのためのイオン注入（Ｂ イオン、３０ｋｅｖ
の注入エネルギー、１×１０ ｃｒｎ のドーズ量）を
行なう。この場合、イオンの平均飛程距離ＲＰは約１０
０ｆｉ？１１であ弘第１図に示すような不純物濃度プロ
フィルが得られる。
そして、５００ないし６００℃の低温アニール熱処理（
例えば、５５０℃×２時間）を施こすことによって、固
相エピタキシャル成長によりてアモルファス層が単結晶
に回復し、同時にベース領域およびエミッタ領域が活性
化される。このように低温熱処理を用いることで、注入
したイオンの再分布がほとんど起きず浅い接合が形成で
き、またエミッタ補償効果によるｈｆｅの低下などを抑
制することが可能となる。
例えば、５５０℃×２時間）を施こすことによって、固
相エピタキシャル成長によりてアモルファス層が単結晶
に回復し、同時にベース領域およびエミッタ領域が活性
化される。このように低温熱処理を用いることで、注入
したイオンの再分布がほとんど起きず浅い接合が形成で
き、またエミッタ補償効果によるｈｆｅの低下などを抑
制することが可能となる。
上述の例１では、イオン注入によってイオンを直接にシ
リコン単結晶層に導入しているが、薄い二酸化珪素（Ｓ
ｉＯ２）あるいは多結晶シリコン（ポ１Ｊｓｉ）の層を
通してシリコン単結晶層に導入してもよい。また、低温
アニールに続いて９００ない・し１０００℃程度の高温
アニールを行なって、深い拡散層を形成することもでき
る。
リコン単結晶層に導入しているが、薄い二酸化珪素（Ｓ
ｉＯ２）あるいは多結晶シリコン（ポ１Ｊｓｉ）の層を
通してシリコン単結晶層に導入してもよい。また、低温
アニールに続いて９００ない・し１０００℃程度の高温
アニールを行なって、深い拡散層を形成することもでき
る。
例２
本発明に係る半導体装置の製造方法をｐ型ウェルの形成
に適用する。
に適用する。
ｐ型シリコン基板上にエピタキシャル成長によって形成
されたｎｆｉシリコン単結晶層にアモルファス層形成の
ためのイオン注入（Ｓｔ イオン、１００ｋｅＶの注
入エネルギー、２×１０１５ｃｒｎ−２のドーズ量）を
行なう。この場合には、イオンの平均飛程距離ＲＰは約
１２０ｎｍでおシ、約３００ｎｍ幅のアモルファス層が
できていると思われる。
されたｎｆｉシリコン単結晶層にアモルファス層形成の
ためのイオン注入（Ｓｔ イオン、１００ｋｅＶの注
入エネルギー、２×１０１５ｃｒｎ−２のドーズ量）を
行なう。この場合には、イオンの平均飛程距離ＲＰは約
１２０ｎｍでおシ、約３００ｎｍ幅のアモルファス層が
できていると思われる。
次に、ｐ型ウェル形成のためのイオン注入（ｎ＋イオン
、１４０１ｃｅＶの注入エネルギー、５ Ｘ １０”ｃ
ｍ−２のドーズ量）を行なう。この場合、イオンの平均
飛程距離ＲＰけ約４００ｎｍであシ、第２回に示すよう
な不純物濃度プロフィルが得られるＯ そして、低温アニール熱処理（例えば、５５０℃×２時
間）とそれに続く高温アニール熱処理（たとえは、１１
５０℃、３０分）を施こすことによって、固相エピタキ
シャル成長によってアモルファス層が単結晶に回復し、
同時に活性化と所定の深さくたとえば、２μｍ）までの
拡散を行なうことができる。このようにして、２回目の
イオン注入による結晶損傷をアモルファス層によって緩
和することができる。その結果、゛欠陥の少ないｐ型ウ
ェルが形成でき、Ｐ＋／ＮダイオードあるいはＰチャン
ネルＭＯ８）ランジスタに応用すれば、素子特性が向上
する。
、１４０１ｃｅＶの注入エネルギー、５ Ｘ １０”ｃ
ｍ−２のドーズ量）を行なう。この場合、イオンの平均
飛程距離ＲＰけ約４００ｎｍであシ、第２回に示すよう
な不純物濃度プロフィルが得られるＯ そして、低温アニール熱処理（例えば、５５０℃×２時
間）とそれに続く高温アニール熱処理（たとえは、１１
５０℃、３０分）を施こすことによって、固相エピタキ
シャル成長によってアモルファス層が単結晶に回復し、
同時に活性化と所定の深さくたとえば、２μｍ）までの
拡散を行なうことができる。このようにして、２回目の
イオン注入による結晶損傷をアモルファス層によって緩
和することができる。その結果、゛欠陥の少ないｐ型ウ
ェルが形成でき、Ｐ＋／ＮダイオードあるいはＰチャン
ネルＭＯ８）ランジスタに応用すれば、素子特性が向上
する。
発明の効果
上述したように本発明に係る製造方法では、アモルファ
ス層の低温アニール熱処理を用いた固相エピタキシャル
成長による単結晶への回復を利用しかつアモルファス層
を通して２回目のイオン注入を行なうので、結晶欠陥の
軽減、パイポーラトランノヌタでの浅い接合形成および
エミッタ補償効果の抑制などが可能となυ、それだけ素
子特性が向上する。
ス層の低温アニール熱処理を用いた固相エピタキシャル
成長による単結晶への回復を利用しかつアモルファス層
を通して２回目のイオン注入を行なうので、結晶欠陥の
軽減、パイポーラトランノヌタでの浅い接合形成および
エミッタ補償効果の抑制などが可能となυ、それだけ素
子特性が向上する。
第１図および第２図は、本発°明に係る半導体装置の製
造方法にしたがってイオン注入を行なったときの注入し
た不純物濃度プロフィル（分布）を示す線図である。
造方法にしたがってイオン注入を行なったときの注入し
た不純物濃度プロフィル（分布）を示す線図である。
Claims (1)
- 【特許請求の範囲】 １、単結晶半導体層に高濃度イオン注入によってアモル
ファス層を有する第１不純物導入領域を形成し、このア
モルファス層を通過するようなイオン注入によって第２
不純物導入領域を形成し、そしてアニール熱処理を行な
って前記アモルファス層を単結晶化しかつ前記第１不純
物導入領域およびそれよりも深い前記第２不純物導入領
域を活性化することを特徴とする半導体装置の製造方法
。 ２、前記イオン注入によるイオンの平均飛程距離Ｒ＿Ｐ
が前記高濃度イオン注入により形成されたアモルファス
層内に存在することを特徴とする特許請求の範囲第１項
記載の方法。 ３、活性化した前記第１不純物導入領域がエミッタ領域
であり、および活性化した前記第２不純物導入領域がベ
ース領域であることを特徴とする特許請求の範囲第１項
記載の方法。 ４、前記アニール熱処理が５００ないし６００℃の温度
の低温アニール熱処理であることを特徴とする特許請求
の範囲第１項記載の方法。 ５、前記アニール熱処理が前記低温アニール熱処理と９
００ないし１２００℃の温度の高温アニール熱処理とか
らなることを特徴とする特許請求の範囲第１項記載の方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179341A JPS6159723A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59179341A JPS6159723A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159723A true JPS6159723A (ja) | 1986-03-27 |
Family
ID=16064145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59179341A Pending JPS6159723A (ja) | 1984-08-30 | 1984-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159723A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219221A (ja) * | 1989-02-20 | 1990-08-31 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2005129930A (ja) * | 2003-10-17 | 2005-05-19 | Interuniv Micro Electronica Centrum Vzw | 半導体基盤に活性化不純物の階層構造を提供する方法 |
| JP2013258288A (ja) * | 2012-06-13 | 2013-12-26 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法及びレーザアニール装置 |
-
1984
- 1984-08-30 JP JP59179341A patent/JPS6159723A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219221A (ja) * | 1989-02-20 | 1990-08-31 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2005129930A (ja) * | 2003-10-17 | 2005-05-19 | Interuniv Micro Electronica Centrum Vzw | 半導体基盤に活性化不純物の階層構造を提供する方法 |
| JP2013258288A (ja) * | 2012-06-13 | 2013-12-26 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法及びレーザアニール装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5879996A (en) | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth | |
| US7687329B2 (en) | Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers | |
| US4969031A (en) | Semiconductor devices and method for making the same | |
| US4775641A (en) | Method of making silicon-on-sapphire semiconductor devices | |
| US20060258123A1 (en) | Wafer gettering using relaxed silicon germanium epitaxial proximity layers | |
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| JPH06342805A (ja) | 珪素からなる半導体装置の製造方法 | |
| JPS6159723A (ja) | 半導体装置の製造方法 | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| JPH0384960A (ja) | 半導体装置 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS63249377A (ja) | シヨツトキバリア・ゲ−ト電界効果トランジスタ | |
| JPH03185712A (ja) | 半導体装置の製造方法 | |
| JPH03138927A (ja) | 半導体装置の製造方法 | |
| JPH0547693A (ja) | 半導体素子の製造方法 | |
| JPS6157714B2 (ja) | ||
| JPH0310230B2 (ja) | ||
| JPS61136258A (ja) | 半導体装置の製造方法 | |
| JPH0414815A (ja) | 半導体装置の製造方法 | |
| JPH0396279A (ja) | 半導体装置の製造方法 | |
| JPH02266559A (ja) | 半導体装置 | |
| JPH0322526A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS6051259B2 (ja) | 半導体装置の製造方法 |